【課題】 強制終了に対応した個別機能テストを行うための技術を提供すること。また、LSIまたはそれを含んだシステムの論理検証を自動化しつつ、検証対象論理回路の構成に着目したテストパターンをも意図的に作り出す、高品質かつ効率的な論理回路検証手法を提供すること。
【解決手段】 機能テストを行う前段で、機能ブロックが用いるハードウェア資源に係る情報を登録し、機能テストの実行中に強制終了指示を検知した場合には、登録した情報を解放し、機能テストの実行を強制終了させる。 （もっと読む）

【課題】集積回路設計をテストするための改良された技術を提供する。
【解決手段】マイクロプロセッサ(322)のアーキテクト状態の変更を表すシグネチャ(334)を生成する技術が開示される。目標マイクロプロセッサの複数のアーキテクト状態を表す複数の信号を結合させて目標マイクロプロセッサの目標アーキテクト状態シグネチャを生成する。目標マイクロプロセッサを実際の又はシミュレートされたものとし、複数のアーキテクト状態を実際の又はシミュレートされた状態とすることが可能。テストマイクロプロセッサ(322)の複数のアーキテクト状態を表す複数の信号(324)を結合させてテストマイクロプロセッサ(322)のテストアーキテクト状態シグネチャ(334)を生成することが可能。目標シグネチャをテストシグネチャ(334)と比較して(336)テストマイクロプロセッサ(322)が故障しているか否かを判定可能。 （もっと読む）

【課題】 メモリＬＳＩとロジックＬＳＩとを同一のパッケージ内に搭載した半導体装置において、追加するテスト回路の規模を最小限に抑えつつ、メモリＬＳＩとロジックＬＳＩとを同時にテストすること。
【解決手段】 同一パッケージ１０１内に搭載されているメモリＬＳＩ１０３とロジックＬＳＩ１０５において、メモリＬＳＩ１０３のテストに関しては、ロジックＬＳＩ１０５に搭載されたＣＰＵ１０９とメモリＬＳＩ１０３との間をテスト用のプログラム１２７に基づいて通常動作と同様に動作させ、ロジックＬＳＩ１０５（特に論理回路１０７）のテストに関しては、ＳＣＡＮ回路１１３とＢＩＳＴ回路１１５を駆使して動作させて、メモリＬＳＩ１０３とロジックＬＳＩ１０５の双方に対して同時に有効なバーンインストレスを与える。
（もっと読む）

【課題】メモリ検査装置において、書込みエラーを生じるメモリを不良品として判定することができ、メモリ検査の信頼性を向上させることを可能にする。
【解決手段】メモリ検査装置は、同一の被検査メモリ１０を複数回検査するための複数組の検査用データを生成してメモリ２０ａに記憶する。検査用データは、「０」からアドレス数ＡＤ−１の範囲内で循環する数列であって、各組ごとおよび各ブロックごとにそれぞれ対応する記憶アドレスに記憶されるデータ値に対して「１」ずつ増加するデータ値である。そして、メモリ検査装置は、メモリ２０ａに記憶されている検査用データを各組ごとに被検査メモリ１０に書き込むとともに同被検査メモリ１０から検査用データを読み出して、書き込んだ検査用データと読み出した検査用データとを照合し、両データ値の一致または不一致を判定する。 （もっと読む）

【課題】マイクロコンピュータ及び偏向制御回路を内蔵した集積回路の検査を効率的に行うためには、内蔵されたカウンタ等の順序回路の出力を代替する検査信号を、外部より入力する。従来の技術ではこの検査信号用の端子が通常動作時の端子とは別途必要で、ピン数の増加からパッケージコストが増大し、端子ピッチの狭小化によりディップ半田槽が使えない等の課題があった。
【解決手段】マイクロコンピュータのバス入出力端子を入力とし、別の単独の端子より透過・保持の制御が可能なデータ保持回路を設け、前記データ保持回路の出力を、内蔵回路に対する検査信号とする。よって、マイクロコンピュータのバス入出力端子と検査信号の入力端子とを、同じ端子で共用することができるため、端子ピン数の増加、端子ピッチの狭小化を抑制し、パッケージのコストの削減と、生産設備の制限を緩和した集積回路を提供することができる。 （もっと読む）

複数のテスト・アクセス・ポート（１２２，１２８，１３０）のうちの少なくとも１つのテスト・アクセス・ポートを備える試験経路を規定する制御器（１０８）を備える集積回路（１００）であって、複数のテスト・アクセス・ポートのうちの少なくとも１つをバイパスして、上記試験経路の長さに影響を及ぼす少なくとも１つのマルチビット・バイパス・ロジック（１２０，１７０，１７３，１８０）を更に備えることを特徴とする集積回路である。試験経路の長さが、当該試験経路の構成の変化に拘わらず実質的に固定されたままであることが都合良い。集積回路を試験する方法（３００）は、試験信号を試験経路にわたって伝搬させるステップ（３２０）を含む。当該方法は、試験経路の構成を規定するステップ（３１０）を備え、当該試験経路が、少なくとも１つのテスト・アクセス・ポート及び少なくとも１つのバイパス・アクセス・ロジックのうちの少なくとも１つの構成要素を備え、少なくとも１つのマルチビット・バイパス・ロジックが、複数のテスト・アクセス・ポートのうちの少なくとも１つをバイパスして、当該試験経路の長さに影響を与えることを特徴とする。
（もっと読む）

【課題】 駆動能力の切換え可能な回路に対する駆動能力の毎回リセットによる不都合を抑制する。
【解決手段】 出力の駆動能力を切り換え可能な外部出力バッファ（２０）と、前記駆動能力を切り換えるための制御データを書き換え可能に保持する記憶回路（２１）と、記憶回路が保持する制御データを初期化するための制御論理回路（２２）とを有する。制御論理は、実動作モードにおいて半導体集積回路のパワーオンによるリセット指示、又は外部信号によるリセット指示の双方に対して制御データの初期化を行い、テストモードにおいて半導体集積回路のパワーオンによるリセット指示に対してだけ前記制御データの初期化を行う。テストモードでは、外部リセット信号によるリセット指示、外部スタンバイ信号によるスタンバイ解除指示に起因するリセット指示では出力バッファの駆動能力は初期化されずに前の設定状態を維持する。 （もっと読む）

【課題】ＬＳＩのばらつきにより周波数仕様未達や電力仕様未達となり、不良品として破棄されていたＬＳＩを救済する。
【解決手段】各ＬＳＩの性能を検出する性能検出部と、前記性能検出部の検出結果に基づいて前記ＬＳＩの最適動作電圧に関する値を決定する最適電圧決定部と、前記ＬＳＩへの供給電圧を制御する制御信号を前記最適電圧決定部の決定に基づいて生成する電圧制御信号生成部と、を備え、標準電源電圧が印加されたとき、前記ＬＳＩの動作周波数又は消費電力が規定範囲外となる場合に、前記制御信号のデューティ比によって前記電圧可変電源の出力電圧を変更し、前記ＬＳＩに接続される電圧可変電源は、前記制御信号によって、前記標準印加電圧とは異なる印加電圧を前記ＬＳＩに供給する。 （もっと読む）

【課題】 端子間の短絡を容易にチェックすることができる半導体装置を実現する。
【解決手段】 本発明の半導体装置は、外部との信号授受に使用される複数の被検端子１１ａ〜１１ｃと、短絡チェックモード時にそれぞれの端子に対応したテストデータＴＤａ〜ＴＤｃを生成するテスト信号生成回路１２と、短絡チェックモード時にＴＤａ〜ＴＤｃを端子１１ａ〜１１ｃへそれぞれ出力し、ノーマルモード時には出力が端子１１ａ〜１１ｃから電気的に切り離される出力バッファ２１と、短絡チェックモード時に端子１１ａ〜１１ｃの論理レベルとＴＤａ〜ＴＤｃとを比較し、端子１１ａ〜１１ｃの短絡を判定する判定回路２６を有する。 （もっと読む）

【課題】 ソケットのコンタクト部への電圧印加に起因する接触抵抗の増加を適切に推測することができるＬＳＩアダプタおよびその制御方法を実現する。
【解決手段】 本発明のＬＳＩアダプタおよびその制御方法は、半導体装置の着脱が可能なソケット１５と、ソケット１５に装着されるＯＴＰマイコン１３の外部端子に接触するようソケット１５に設けられたコンタクト部１４と、外部端子との間で授受される信号がコンタクト部１４を流れる累積時間を計測して、当該累積時間の状態を外部に通知するモニタ部１６を有する。 （もっと読む）

集積回路は、シリアルスキャンチェーンまたはデバッグバスアクセス回路のような診断回路を備え、その診断回路との伝送は、外部の診断装置への双方向シリアルリンクと接続されたインターフェイス回路を用いて確立される。双方向シリアルリンクは、データと制御信号を伝達する。シリアルプロトコルは、ペーシング信号についての供給を含み、これにより、診断回路は、外部診断装置に、更なるデータを受信する準備ができたとき、及び／又は特定の診断動作を完了したときを指示することができる。この自己ペーシングは、とても有益である。外部診断装置によって生成されたトレーニング信号は、初期化でインターフェイス回路によって検出され、そしてサンプリングポイントのタイミングを駆動するために使用されてもよい。従って、別個のクロック信号を供給する必要性が、このような環境において回避される。
（もっと読む）

集積回路は、バスからデータ語と文脈語とを取り込む診断データ取り込み回路の形態で診断データ取り込み／出力システムを備える。バスは、集積回路内の機能回路を接続する機能バス、又は、１つ又は複数の機能回路を診断データ取り込み回路に直接リンクする専用バスであってよい。取り込んだ診断データは、先入れ先出しバッファ内にバッファ処理し、そして、シリアル化して出力される。また診断データ領域は、関連する診断データ領域を取り込んだ時間及び取り込みに失敗した診断データ領域がないかを示す時間値も含む。
（もっと読む）

ＤＵＴ（被試験デバイス）の出力データをＤＵＴから出力されるクロックの立ち上がり及び立ち下がりの両エッジタイミングで取得し、ＤＤＲ型デバイスの出力データをクロックに同期させて取り込む。ＤＵＴ１からのクロックを入力して一定のタイミング間隔の複数のストローブにより取得し、時系列のレベルデータとして出力するクロック側タイムインターポレータ２０と、ＤＵＴ１からの出力データを入力して一定のタイミング間隔の複数のストローブにより取得し、時系列のレベルデータとして出力するデータ側タイムインターポレータ２０と、タイムインターポレータ２０で取得される時系列のレベルデータを切り替えて、当該レベルデータの立ち上がり及び／又は立ち下がりエッジを示すレベルデータを選択的に出力するエッジセレクタ３０を備える。
（もっと読む）

【課題】 半導体集積回路装置の作成前、又は出荷する前にその論理機能や動作特性を検証する段階で、搭載されている個々のＩ／Ｏセルの種別を事前に確認可能とする半導体集積回路装置を提供する。
【解決手段】 複数のＩ／Ｏセルを搭載する半導体集積回路装置であって、各Ｉ／Ｏセル内に設けられ、そのＩ／Ｏセルを識別するためのセル識別情報を保持するセル識別情報保持部と、半導体集積回路装置に設けられ、外部より入力される制御信号に応じて各Ｉ／Ｏセルの識別情報保持部に対し、そのＩ／Ｏセルのセル識別情報を出力させる制御部とを備え、外部のシミュレータ又はテスタを用いてピン番号情報を外部より入力して、各Ｉ／Ｏセルの識別情報保持部からセル識別情報を読み出し、ピン番号情報との対応を確認可能とした。 （もっと読む）

【課題】真のクリティカルパスで最高動作周波数が簡単に測定化可能な集積回路装置、クリティカルパスのテスト方法を目的とする。
【解決手段】集積回路装置からクリティカルパスとなるクリティカルパス回路を検出し、入り口フィリップフロップと出口フィリップフロップをスキャンチェーンで接続し、前記出口フィリップフロップに、当該フィリップフロップの値を外部に出力するための出力回路を接続するステップと、スキャンイネーブル信号を第１の状態にしてスキャンイン入力を行い、スキャンチェーン回路の前記入り口フィリップフロップと前記出口フィリップフロップに所定の値を設定し、前記出口フィリップフロップ及び前記入り口フィリップフロップに所定の値が設定されたタイミングでスキャンイネーブル信号を、第１の状態から第２の状態に切り替え、前記出口フィリップフロップがクリティカルパス回路の出力を設定可能な状態にし、前記出力回路の出力値がスキャンイネーブル信号の切り替えに対応して反転したか否かを検出する集積回路装置のクリティカルパステスト方法。 （もっと読む）

【課題】 ユーザが有効活用可能なピン数を増すことができるようにする。
【解決手段】 マイクロコンピュータ１は、低消費電力モードでは入出力端子１ａに復帰指示信号が与えられると低消費電力モードから通常動作モードに復帰制御し、通常動作モードでは入出力端子１ａを通じてユーザデータを入出力制御するため、入出力端子１ａを強制復帰用途およびユーザデータ入出力用途として共用して用いることができる。 （もっと読む）

【課題】 ＣＰＵ等を内蔵したＬＳＩの実機試験を内蔵ＣＰＵを利用して行い、試験の効率化、実機デバッグ作業の効率化並びに、実機評価治具の低コスト化を図ること。
【解決手段】 ＣＰＵ内蔵ＬＳＩ、もしくは、該ＬＳＩ群を搭載したユニットにおいて、内蔵ＣＰＵコア２ｃ，３ｃから入力インタフェース部２ａ，３ａ、出力インタフェース部２ｂ，３ｂ、内部メモリにアクセスする手段とＣＰＵ相互で通信するための通信手段を設ける。そして、上記ＬＳＩもしくは上記ＬＳＩ群のＣＰＵコア２ｃ，３ｃに試験プログラムおよび試験パターン生成プログラムをダウンロードし、上記試験パターン生成プログラムにより、試験パターンを発生させ、内部の機能ブロック等の診断を行う。また、上記機能ブロックが正常に動作しないとき、上記内部メモリに格納された中間変数を読出して、トレースすることにより、デバッグを行なう。 （もっと読む）

【課題】シーケンス項目の管理と実行のためのテストシーケンサソフトウェアアプリケーションを提供する。
【解決手段】本テストシーケンサは、管理モジュールと実行モジュールを含む。管理モジュールは、多数のシーケンス項目定義を得る機能、構成情報を得る機能、シーケンス項目定義から順番に並んだシーケンス項目の多数のリストを作成する機能、およびシーケンス項目の各リストを構成情報からの多数のシーケンスエンジンのうちの１つに別々にリンクする機能を有する。実行モジュールはシーケンサコントローラモジュール２２５と多数のシーケンスエンジン２３０を含む。シーケンスコントローラモジュール２２５は、あらかじめ選択された順序で多数のシーケンスエンジン２３０を各々起動し、各シーケンスエンジン２３０はそのシーケンスエンジン２３０にリンクされた各リスト２３５内の順番に並んだシーケンス項目２４０を実行する。 （もっと読む）

【課題】 パッケージの端子数を抑えつつ、パッケージ内の複数のチップのテストを短時間で実行可能な半導体装置を提供する。
【解決手段】 パッケージ１ａに収納されたテスト対象チップ３ａ、パッケージ１ａに収納され、テスト対象チップ３ａに対してテストベクタ及びテストベクタの応答データをパラレルデータとして送受信し、テスト対象チップ３ａにおける故障の有無を判定して判定結果ＴＲをシリアルデータとしてパッケージ１ａの外部に転送するテスト回路４ａを少なくとも搭載するチップ２ａを備える。 （もっと読む）

電子的ハッキングから感知可能情報を保護するためのプロセッサ、走査コントローラおよび方法。プロセッサ内に存在する感知可能データのセキュリティを維持するために、走査コントローラは、プロセッサの走査観察可能部分からデータが除去されるまで、走査チェーンへのアクセスを拒否し、次に試験モードから抜け出す前に走査チェーンを再びクリアし、通常動作を再開する。試験モードへおよび／またはから遷移する場合に、プロセッサの走査観察可能部分内に記憶しているデータを除去または他の方法で修正すると、許可を受けていない人が、走査チェーンから機密保護データを簡単にシフトするのが防止され、感知可能状態情報を設定しようとする際に、通常動作の前に走査チェーン内にデータが予め負荷されるのが防止される。
（もっと読む）