【課題】酸化物半導体膜を用いたトランジスタに安定した電気的特性を付与し、信頼性の高い半導体装置を作製する。
【解決手段】酸化物半導体膜を活性層に用いるトランジスタにおいて、チャネル領域と隣接するソース領域およびドレイン領域に微小な空洞を設ける。酸化物半導体膜に形成されるソース領域およびドレイン領域に微小な空洞を設けることによって、微小な空洞に酸化物半導体膜のチャネル領域に含まれる水素を捕獲させることができる。 （もっと読む）

【課題】ダミー画素部に黒色のベタ状の画像を表示させた場合、ダミー画素電極には最大（又は最小）の電圧が印加され続けられる。一方、画素電極には、平均すれば中間調の電圧が印加される。この電位差によって発生する横方向電界により液晶層中に含まれるイオン性不純物が移動して偏在し、シミ状の表示むらが発生するという課題があった。
【解決手段】基板上に設けられ、画素電極が配列した表示画素部と、前記表示画素部を平面視で囲うように配列したダミー画素電極と、を備え、前記ダミー画素電極は、電気的にフローティング状態を取り、前記ダミー画素電極と前記画素電極との間隙は、前記画素電極間の間隔よりも小さい。そのため、ダミー画素電極の電位は、隣り合う画素電極の電位に近づく。そのため、横方向電界を緩和でき、シミ状の表示むらの発生を防ぐことができる。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体層を含むトランジスタの作製工程において、酸化シリコン膜上に、酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている非晶質酸化物半導体層を形成し、該非晶質酸化物半導体層上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体層の少なくとも一部を結晶化させて、表面に概略垂直なｃ軸を有している結晶を含む酸化物半導体層を形成する。 （もっと読む）

【課題】 光リーク電流を低減し、画質を向上させる。
【解決手段】 本開示に係る液晶表示装置は、複数の層間絶縁膜３１０が積層されており、複数の層間絶縁膜３１０のうち、信号線２２及びトランジスタが設けられた非開口領域２５と、信号線２２及びトランジスタが設けられていない開口領域２３とを有する駆動素子基板１２と、液晶１６を介して駆動素子基板１２と対向するように設けられた対向基板１１と、を備え、駆動素子基板１２は、非開口領域２５と開口領域との間であって層間絶縁膜３１０に設けられ、層間絶縁膜３１０と屈折率が異なる絶縁部３１１と、絶縁部３１１と、対向基板１１との間に設けられた遮光膜３０５と、を有する。 （もっと読む）

【課題】絶縁膜の穴内に設けたプラグ電極によって導電層同士の導通を行うにあたって、研磨時間やプラグ電極形成用導電膜の成膜時間を短縮することのできる電気光学装置の製造方法、電気光学装置、投射型表示装置、および電子機器を提供すること。
【解決手段】液晶装置の素子基板において、第２電極層７ａと画素電極９ａとを層間絶縁膜４８の穴４８ａ内に設けたプラグ電極８ａを介して電気的に接続するにあたって、第１絶縁膜４６に設けたコンタクトホール４６ａを埋めるようにプラグ電極８ａを形成した後、第２絶縁膜４７を成膜する。そして、第２絶縁膜４７を表面側から研磨してプラグ電極８ａを露出させた後、第２絶縁膜４７の表面側に画素電極９ａを形成する。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を提供する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、酸化物半導体膜に酸素ドープ処理を行い、その後、酸化物半導体膜及び酸化物半導体膜上に設けられた酸化アルミニウム膜に対して熱処理を行うことで、化学量論的組成比を超える酸素を含む領域を有する酸化物半導体膜を形成する。該酸化物半導体膜を用いたトランジスタは、バイアス−熱ストレス試験（ＢＴ試験）前後においてもトランジスタのしきい値電圧の変化量が低減されており、信頼性の高いトランジスタとすることができる。 （もっと読む）

【課題】テトラエトキシシラン等のシラン系有機材料を用いたプラズマＣＶＤ法によりシリケートガラスを形成した場合でも、シリケートガラスから半導体層へのフッ素の侵入を防止することのできる電気光学装置の製造方法を提供すること。
【解決手段】液晶装置の製造方法において、ゲート電極３ｃの形成工程、低濃度不純物導入工程、および高濃度不純物導入工程を行った後、シランガス等のシラン系無機原料を用いたＣＶＤ法により第１絶縁膜４１１を形成する。次に、第１アニール工程において第１絶縁膜４１１をアニールした後、テトラエトキシシラン等のシラン系有機原料を用いたプラズマＣＶＤ法によりシリケートガラスからなる第２絶縁膜４１２を形成する。 （もっと読む）

【課題】情報処理と光制御とを一括して光制御基板１枚で処理する場合、例えば低リークを必要とするＴＦＴと、高速動作するＴＦＴ等、特性の異なるＴＦＴを同一基板上に形成することが必要となってくる。しかしながら、フォトマスク数を増やすことで特性の異なるＴＦＴを形成すると、ＴＡＴが延び、価格も高騰するという課題があった。
【解決手段】第１ＬＤＤと、第２ＬＤＤの２水準の濃度を持つＬＤＤを一つのハーフトーンマスクでレジストを形成した。レジスト膜厚は、第１ＬＤＤには低加速エネルギーでは不純物が透過せず、高加速エネルギーでは不純物が通る設定とし、第２ＬＤＤではレジストを開口させた。低加速エネルギーでイオン注入することで、第２ＬＤＤにはこのイオン注入で１回めのイオン注入が行われる。次に、高加速エネルギーでイオン注入することで第１ＬＤＤには高加速エネルギー分の不純物が入り、第２ＬＤＤには２回分の不純物が入る。 （もっと読む）

【課題】特性の異なるＴＦＴを同一基板上に形成する場合、フォトマスク数を増やすことで特性の異なるＴＦＴを形成すると、ＴＡＴが延び、価格も高騰するという課題があった。
【解決手段】１つのハーフトーンマスクを用いて、第２領域１５６とチャネル前駆体１６１ａとソース・ドレイン前駆体１６５ａとで膜厚の異なる段差レジストを形成する。ＮＭＯＳＴＦＴのチャネル前駆体１６１ａには低加速エネルギーでは不純物が透過せず、高加速エネルギーでは不純物が通るレジスト膜厚の設定とし、ソース・ドレイン前駆体１６５ａではレジストを開口させた。まず低加速エネルギーでソース・ドレイン前駆体１６５ａにイオン注入し、次に、高加速エネルギーでチャネル前駆体１６１ａにイオン注入する。第２領域１５６では２回の注入で、不純物が透過しないレジスト膜厚に設定する。 （もっと読む）

【課題】隣接する画素の間に設ける絶縁膜は、バンク、隔壁、障壁、土手などとも呼ばれ
、薄膜トランジスタのソース配線や、薄膜トランジスタのドレイン配線や、電源供給線の
上方に設けられる。特に、異なる層に設けられたこれらの配線の交差部は、他の箇所に比
べて大きな段差が形成される。隣接する画素の間に設ける絶縁膜を塗布法で形成した場合
においても、この段差の影響を受けて、部分的に薄くなる箇所が形成され、その箇所の耐
圧が低下されるという問題がある。
【解決手段】段差が大きい凸部近傍、特に配線交差部周辺にダミー部材を配置し、その上
に形成される絶縁膜の凹凸形状を緩和する。また、上方配線の端部と下方配線の端部とが
一致しないように、上方配線と下方配線の位置をずらして配置する。 （もっと読む）

【課題】大面積化しても低消費電力を実現した半導体装置の構造およびその作製方法を提供する。
【解決手段】画面で使われる画素の薄膜トランジスタを作製する。その薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と薄膜トランジスタをつなぐ配線と、画素電極と薄膜トランジスタをつなぐ配線を同一工程で作製する。 （もっと読む）

【課題】マスクの枚数を増やすことなく、ストレージキャパシタの電極間から半導体パターンを除去して高画質化を実現させる表示装置及びその製造方法を提供する。
【解決手段】本発明によるＴＦＴパネルの製造では、半導体パターンとＴＦＴのドレイン電極とを、同じマスクを利用したエッチングで同時にパターニングする。一方、画素電極の直下に形成される絶縁膜のパターニングには別のマスクを利用する。ドレイン電極を覆う絶縁膜の領域では、中央部の全体を感光させ、周辺部を半分の厚みまで感光させる。ストレージ電極の上方を覆う絶縁膜の領域は薄い一部を残して感光させる。ドレイン電極を覆う誘電膜をエッチングしてドレイン電極を露出させるとき、絶縁膜のその薄い一部がその下地の誘電膜を保護する。その後、絶縁膜のその薄い一部を画素電極の一部に置換し、保護された誘電膜を隔ててストレージ電極と対向させる。 （もっと読む）

【課題】ＩＰＳにおける従来の技術は、工程数が多く、開口率が低いので、実用化できな
い。また、液晶層に最も近接している層に存在する配線及び電極が多く、画素表示部にお
ける個々の液晶にかかる電界が不均一であった。
【解決手段】本発明は、ゲイト線１０２、１０５とコモン線１０３、１０４を最初に同時
に形成し、層間膜形成後、画素電極１０８とコモン電極１１０、１１１とソ─ス線１０６
、１０７を同時に形成する。こうすることによって、電極パタ─ンを単純化でき、工程を
簡略化した。また、液晶層に最も近接している層に存在する配線及び電極を画素電極とコ
モン電極とソ─ス線とし、その形状を単純なものにした。 （もっと読む）

【課題】基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタ等を得る。
【解決手段】活性層の成膜工程での成膜室中の雰囲気の全圧に対する酸素分圧をＰo_２depo（％）とし、熱処理工程中の雰囲気の全圧に対する酸素分圧をＰo_２anneal（％）としたときに、熱処理工程時の酸素分圧Ｐo_２anneal（％）が、−２０／３Ｐo_２depo＋４０／３≦Ｐo_２anneal≦−８００／４３Ｐo_２depo＋５９００／４３の関係を満たすように成膜工程と熱処理工程とを行う。 （もっと読む）

【課題】アクティブマトリクス型基板において、薄膜トランジスタと、その端子接続部を
同時に作り込み、少ないマスク数で歩留まりの良い表示装置を提供する。
【解決手段】画素部および外部入力端子を有する表示装置であって、画素部は、ゲート電
極と、半導体膜と、ゲート電極上に形成された絶縁膜、および絶縁膜上に半導体膜と電気
的に接続された電極を有するＴＦＴを有し、外部入力端子は、ゲート電極と同じ層に形成
された第１の配線と、電極と同じ層に形成され、絶縁膜に形成されたコンタクトホールを
介し第１の配線と接続された第２の配線と、第２の配線に接続され、第２の配線上に形成
された透明導電膜と、第２の配線と透明導電膜が接続している位置で透明導電膜と電気的
に接続するフレキシブルプリント配線板を有する表示装置。 （もっと読む）

【課題】オン電流を確保しつつ、オフ電流を低減した薄膜トランジスタを有する表示装置を提供することを目的とする。
【解決手段】ゲート電極ＧＴと、ゲート電極ＧＴの上側に形成される結晶化された第１の半導体層ＭＳと、第１の半導体層ＭＳの上側に形成される、ソース電極ＳＴおよびドレイン電極ＤＴと、第１の半導体層ＭＳの側方から延伸して、ソース電極ＳＴ及びドレイン電極ＤＴのうちの一方と第１の半導体層ＭＳとの間に介在する第２の半導体層ＳＬと、を有する表示装置であって、第２の半導体層ＳＬは、第１の半導体層ＭＳと接触して結晶化されて形成される第１部分ＳＬａと、第１部分ＳＬａよりも結晶性が低い第２部分ＳＬｂを有する、ことを特徴とする表示装置。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜を生産性高く作製する方法を提供する。また、該微結晶半導体膜を用いて、電気特性が良好な半導体装置を生産性高く作製する方法を提供する。
【解決手段】反応室内に第１の電極及び第２の電極が備えられたプラズマＣＶＤ装置を用いて、堆積性気体及び水素を第１の電極及び第２の電極の間に配置された基板を含む反応室内に供給した後、第１の電極に高周波電力を供給することにより反応室内にプラズマを発生させて、基板に微結晶半導体膜を形成する。なお、プラズマが発生している領域において、基板端部と重畳する領域のプラズマ密度を、基板端部と重畳する領域より内側の領域のプラズマ密度より高くし、基板端部より内側の領域に微結晶半導体膜を形成する。また、上記微結晶半導体膜の作製方法を用いて、半導体装置を作製する。 （もっと読む）

【課題】ソースフォロワ出力の線形領域を従来より拡大する。
【解決手段】画素１０内のソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４は、ゲートが保持容量Ｃs1、Ｃs2に接続されて常にオン状態で使用されるため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのみが＋０.５Ｖに設定され、ノーマリーオン状態とされる。ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の電流値は定電流負荷トランジスタＴｒ７で制御し、オンオフは定電流負荷トランジスタＴｒ７とスイッチング用ＮＭＯＳトランジスタＴｒ５、Ｔｒ６で制御する。また、トランジスタＴｒ５、Ｔｒ６が介在し出力可能の電圧範囲が存在するため、ソースフォロワ用ＰＭＯＳトランジスタＴｒ１３及びＴｒ１４の閾値電圧Ｖthのシフトによって線形性を保つ領域が最大になるように最適化する。 （もっと読む）

【課題】同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マス
ク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。
【解決手段】ゲート配線上に絶縁膜を設けることで、ゲート配線が非選択の期間に液晶に
かかるゲート電圧の絶対値を減少させることができる。絶縁膜は遮光性樹脂膜、柱状スペ
ーサーで形成すると、マスク枚数の増加を抑えることができる。また、絶縁膜上に画素電
極を形成し、ゲート配線と画素電極が重なり合うようにすることで、画素電極の電界遮蔽
効果によって、液晶にかかるゲート電圧を減少させることができる。 （もっと読む）

【課題】オフ電流の極めて小さい酸化物半導体膜を用いたトランジスタを提供する。また、該トランジスタを適用することで、消費電力の極めて小さい半導体装置を提供する。
【解決手段】基板上に加熱処理により酸素を放出する下地絶縁膜を形成し、下地絶縁膜上に第１の酸化物半導体膜を形成し、基板を加熱処理する。次に、第１の酸化物半導体膜上に導電膜を形成し、該導電膜を加工してソース電極およびドレイン電極を形成する。次に、第１の酸化物半導体膜を加工して第２の酸化物半導体膜を形成した直後にソース電極、ドレイン電極および第２の酸化物半導体膜を覆うゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。 （もっと読む）