薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置
【課題】基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタ等を得る。
【解決手段】活性層の成膜工程での成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように成膜工程と熱処理工程とを行う。
【解決手段】活性層の成膜工程での成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように成膜工程と熱処理工程とを行う。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置に関する。
【背景技術】
【0002】
近年、In−Ga−Zn−O系(以下、IGZOと称す)の酸化物半導体薄膜を活性層(チャネル層)に用いた薄膜トランジスタの研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルな薄膜トランジスタを形成することが可能である。
【0003】
ここで、表1に各種トランジスタ特性の電界効果移動度やプロセス温度等の比較表を示す。
【0004】
【表1】
【0005】
表1に示すように、活性層がポリシリコンの薄膜トランジスタは100cm2/Vs程度の移動度を得ることが可能だが、プロセス温度が450℃以上と非常に高いために、耐熱性が高い基板にしか形成できず、安価、大面積、フレキシブル化には不向きである。また、活性層がアモルファスシリコンの薄膜トランジスタは300℃程度の比較的低温で形成可能なため、基板の選択性はポリシリコンに比べて広いが、せいぜい1cm2/Vs程度の移動度しか得られず高精細なディスプレイ用途には不向きである。一方、低温成膜という観点では活性層が有機物の薄膜トランジスタは100℃以下での形成が可能なため、耐熱性の低いプラスティックフィルム基板等を用いたフレキシブルディスプレイ用途等への応用が期待されているが、移動度はアモルファスシリコンと同程度の結果しか得られていない。
【0006】
製造プロセスにおいて、トランジスタの電気特性を向上させるために素子形成後に熱処理(ポストアニール処理)を行うことがしばしば見られる。酸化物半導体薄膜を活性層に用いた薄膜トランジスタにおいては、上述の通り低温形成によっても高移動度・高信頼性を示すデバイスを形成可能であり、熱処理時の温度を、低減させることが期待されている。
【0007】
IGZO系の酸化物半導体薄膜を活性層に用いた薄膜トランジスタにおいて、熱処理によって所望の電気特性に制御する手法が幾つか報告されている。
【0008】
特許文献1には、活性層がIGZO系の薄膜トランジスタにおいて、活性層形成後に250℃〜450℃の温度範囲で熱処理を行うことが記載されている。また、酸素ラジカル、オゾンを照射しながら150℃〜450℃の温度範囲で熱処理を行うことも記載されている。
【0009】
特許文献2には、活性層がIGZO系の薄膜トランジスタにおいて、活性層形成後に200℃〜500℃の温度範囲で熱処理を行うことが記載されている。そして、この方法の一例として、特許文献2の実施例3では、酸素濃度を1%としたアルゴンと酸素の混合ガス雰囲気下でIGZOからなる活性層を成膜し、その後に、100%の雰囲気中300℃で熱処理を行うことが記載されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2008−53356号公報
【特許文献2】特開2010−238770号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、特許文献1、2において、300℃以上の高温で熱処理する場合、耐熱性の観点から、プラスチック基板などのフレキシブル基板上に形成したトランジスタには用いる事が困難であるという問題点がある。また、300℃未満の低温で熱処理する場合、低抵抗化が起こり得るため、単に熱処理温度を調整しただけでは、ノーマリーオフ駆動のトランジスタを得ることは困難である。さらに、300℃未満の低温で熱処理する場合、電界効果移動度が、例えば7.1cm2/Vs程度(特許文献2の実験例3参照)となり、10cm2/Vs以上となっていない。さらにまた、特許文献1のように、酸素ラジカル、オゾンを照射しながら熱処理を行う場合、150℃〜450℃の温度範囲で高安定性が得られるが、プロセスが複雑化する。
【0012】
本発明は上記事実に鑑みてなされたものであり、基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の上記課題は下記の手段によって解決された。
<1>In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う、薄膜トランジスタの製造方法。
<2>前記成膜工程では、前記酸素分圧Po2depoを0.17%以上とする、<1>に記載の薄膜トランジスタの製造方法。
<3>前記成膜工程では、前記酸素分圧Po2depoを0.50%以上とする、<2>に記載の薄膜トランジスタの製造方法。
<4>前記成膜工程では、前記酸素分圧Po2depoを6.3%以下とする、<1>〜<3>の何れか1つに記載の薄膜トランジスタの製造方法。
<5>前記熱処理工程では、熱処理温度を150℃超とする、<1>〜<4>の何れか1つに記載の薄膜トランジスタの製造方法。
<6>の発明は、前記熱処理工程では、熱処理温度を250℃以下とする、<1>〜<5>の何れか1つに記載の薄膜トランジスタの製造方法。
<7>前記酸化物半導体は、In,Ga,Zn及びOで構成され、前記Inのモル比と前記Gaのモル比との合計に対する前記Gaのモル比が0.375≦Ga/(In+Ga)≦0.625の関係を満たす、<1>〜<6>の何れか1つに記載の薄膜トランジスタの製造方法。
<8>前記成膜工程では、前記活性層を、スパッタリング法で成膜する、<1>〜<7>の何れか1つに記載の薄膜トランジスタの製造方法。
<9><1>〜<8>の何れか1つに記載の薄膜トランジスタの製造方法を用いて作製した薄膜トランジスタであって、前記活性層は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である、薄膜トランジスタ。
<10>前記活性層は、可撓性を有する基板上に形成されている、<9>に記載の薄膜トランジスタ。
<11><9>又は<10>に記載の薄膜トランジスタを備えた表示装置。
<12><9>又は<10>に記載の薄膜トランジスタを備えたセンサ。
<13><12>に記載のセンサを備えたX線デジタル撮影装置。
【発明の効果】
【0014】
本発明によれば、基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置を提供することができる。
【図面の簡単な説明】
【0015】
【図1】実施形態の薄膜トランジスタを示す図であって、(A)はトップゲート−トップコンタクト型、(B)はトップゲート−ボトムコンタクト型、(C)はボトムゲート−トップコンタクト型、(D)はボトムゲート−ボトムコンタクト型の薄膜トランジスタの構成を模式的に示す断面図である。
【図2】実施形態の液晶表示装置の一部分を示す概略断面図である。
【図3】図2の液晶表示装置の電気配線の概略構成図である。
【図4】実施形態の有機EL表示装置の一部分を示す概略断面図である。
【図5】図4の有機EL表示装置の電気配線の概略構成図である。
【図6】実施形態のX線センサアレイの一部分を示す概略断面図である。
【図7】図6のX線センサアレイの電気配線の概略構成図である。
【図8】昇温脱離ガス分析の分析結果をグラフとして示す図であり、H2Oに相当するm/z=18の強度ピークについて、実験例1と比較例1とで比較した図である。
【図9】図9(A)は実験例2のTFTの平面図であり、(B)は図9(A)に示すTFTのA−A線矢視断面図である。
【図10】実験例2におけるVg−Id特性を示す図である。
【図11A】実験例3〜8(Po2depo=0.50%)におけるVg−Id特性を示す図である。
【図11B】実験例9〜14(Po2depo=2.0%)におけるVg−Id特性を示す図である。
【図11C】実験例15〜20(Po2depo=6.3%)におけるVg−Id特性を示す図である。
【図12】活性層成膜時の酸素分圧と熱処理時の酸素分圧との関係を示す図である。
【図13A】実験例22〜24(アニール温度150℃)におけるVg−Id特性を示す図である。
【図13B】実験例25〜27(アニール温度200℃)におけるVg−Id特性を示す図である。
【図13C】実験例28〜30(アニール温度250℃)におけるVg−Id特性を示す図である。
【発明を実施するための形態】
【0016】
以下、添付の図面を参照しながら、本発明の実施形態に係る薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置について具体的に説明する。なお、図中、同一又は対応する機能を有する部材(構成要素)には同じ符号を付して適宜説明を省略する。
【0017】
<薄膜トランジスタの概略>
まず、本発明の実施形態に係る薄膜トランジスタの製造方法により製造される薄膜トランジスタの概略について説明する。
本発明の実施形態に係る薄膜トランジスタ(以下、TFTと略す)は、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
【0018】
TFTの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造(ボトムゲート型とも呼ばれる)及びスタガ構造(トップゲート型とも呼ばれる)のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極(適宜、「ソース・ドレイン電極」という。)との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
【0019】
図1(A)は、本発明の実施形態に係るTFTであって、トップゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1(A)に示すTFT10では、基板12の一方の主面上に活性層14が積層されている。そして、この活性層14上にソース電極16及びドレイン電極18が互いに離間して設置され、更にこれらの上にゲート絶縁膜20と、ゲート電極22とが順に積層されている。
【0020】
図1(B)は、本発明の実施形態に係るTFTであって、トップゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1(B)に示すTFT30では、基板12の一方の主面上にソース電極16及びドレイン電極18が互いに離間して設置されている。そして、活性層14と、ゲート絶縁膜20と、ゲート電極22と、が順に積層されている。
【0021】
図1(C)は、本発明の実施形態に係るTFTであって、ボトムゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1(C)に示すTFT40では、基板12の一方の主面上にゲート電極22と、ゲート絶縁膜20と、活性層14と、が順に積層されている。そして、この活性層14の表面上にソース電極16及びドレイン電極18が互いに離間して設置されている。
【0022】
図1(D)は、本発明の実施形態に係るTFTであって、ボトムゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1(D)に示すTFT50では、基板12の一方の主面上にゲート電極22と、ゲート絶縁膜20と、が順に積層されている。そして、このゲート絶縁膜20の表面上にソース電極16及びドレイン電極18が互いに離間して設置され、更にこれらの上に、活性層14が積層されている。
【0023】
なお、本実施形態に係るTFTは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
【0024】
以下、各構成要素について詳述する。なお、代表例として図1(A)に示すトップゲート構造でトップコンタクト型のTFT10を製造する場合について具体的に説明するが、本発明は他の形態のTFTを製造する場合についても同様に適用することができる。
【0025】
<TFTの詳細構成>
−基板−
TFT10を形成するための基板12の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板12の構造は単層構造であってもよいし、積層構造であってもよい。
基板12としては、例えば、ガラスやYSZ(イットリウム安定化ジルコニウム)等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも1回の接合界面を有する積層プラスチック基板、無機層と有機層(既述の合成樹脂)を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理(例えば陽極酸化処理)を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
【0026】
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
【0027】
また、基板の厚みは50μm以上500μm以下であることが好ましい。基板の厚みが50μm以上であると、基板自体の平坦性がより向上する。基板の厚みが500μm以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板12を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μm以上500μm以下の範囲となる。
【0028】
−活性層−
活性層14は、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有している。なお、「主成分」とは、活性層14を構成する構成成分のうち、最も多く含有されている成分を表す。
【0029】
また、活性層(主に酸化物半導体)は、非晶質又は結晶質のいずれでもよいが、非晶質であることが好ましい。活性層が結晶質又は非晶質であるかどうかは、X線回折測定により確認することができる。すなわち、X線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その活性層は非晶質であると判断することができる。活性層が非晶質であれば、300℃未満の低温で成膜可能であるため、プラスチック基板のような可撓性のある樹脂基板に形成し易い。従ってTFT付プラスチック基板を用いたフレキシブルディスプレイへの適用がより容易となる。さらに、非晶質な膜は大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。
【0030】
また、活性層14は、層厚方向、あるいは層厚方向と垂直な面方向について組成分布を有していても良く、同様に層厚方向、層厚方向に垂直な面方向について酸素濃度分布を有していても良い。
【0031】
活性層14の抵抗率は、一般的に半導体として振舞う抵抗率であればよいが、特には、活性領域とする観点から、室温(20℃)での抵抗率が、1Ωcm以上1×106Ωcm以下であるのが好ましい。なお、本実施形態の抵抗率は、ResiTest8310(東陽テクニカ社製)によって測定した値である。
【0032】
活性層14の膜厚(総膜厚)は、特に限定されないが、10nm以上200nm以下であることが好ましい。
【0033】
なお、有機EL駆動用に用いられるTFTにおいては、有機ELに用いられる青色発光層がλ=450nm程度にピークを持つブロードな発光を示すことから、仮にIGZO膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。したがって、特に有機EL駆動用に用いられるTFTとしては、活性層14に用いる材料のバンドギャップが、3.0eVに対して大きいことが好ましい。
【0034】
活性層14は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下となることが好ましい。なお、「昇温脱離ガス分析により観測されるH2O分子の個数」とは、試料ステージ温度を800℃まで昇温し、脱離して観測されるM/z=18の分子の個数を指す。昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である活性層14は、膜中に含まれる余剰キャリアを誘起する水分が排除された酸化物半導体薄膜であり、良好な半導体特性を示す。
【0035】
−ソース・ドレイン電極−
ソース電極16およびドレイン電極18はいずれも高い導電性を有するもの(例えば活性層14よりも高いもの)であれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
【0036】
ソース電極16およびドレイン電極18を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、100nm以下とすることがより好ましい。
【0037】
−ゲート絶縁膜−
ゲート絶縁膜20としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜等から構成することができる。
なお、ゲート絶縁膜20はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜20の厚みは、材質にもよるが、10nm以上10μm以下が好ましく、50nm以上1000nm以下がより好ましく、100nm以上400nm以下が特に好ましい。
【0038】
−ゲート電極−
ゲート電極22としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
ゲート電極22を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、200nm以下とすることがより好ましい。
【0039】
<薄膜トランジスタ:TFTの製造方法>
次に、本発明の実施形態に係るTFTの製造方法について説明する。なお、代表例として図1(A)に示すトップゲート構造でトップコンタクト型のTFT10を製造する場合について具体的に説明するが、本発明は他の形態のTFTを製造する場合についても同様に適用することができる。
【0040】
本発明の実施形態に係るTFTの製造方法は、
In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層14を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層14を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、
前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う。
【0041】
以下、より具体的に説明する。
【0042】
−成膜工程−
まず、上述した材料の何れか1つからなる基板12を用意し、当該基板12を成膜室内に入れる。そして、成膜室内に少なくとも酸素を導入した後、当該成膜室内で、基板12の一方の主面上に、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層14を成膜する成膜工程を行う。
【0043】
活性層14の酸化物半導体は、In,Ga、Zn及びO(IGZO)で構成されるようにすることが好ましい。この構成の場合、Inのモル比とGaモル比との合計に対するGaのモル比が0.375≦Ga/(In+Ga)≦0.9の関係を満たすことが好ましい。上記組成範囲にあれば、ノーマリーオフ駆動のTFTが確実に得られる。また、Inのモル比とGaモル比との合計に対するGaのモル比が0.375≦Ga/(In+Ga)≦0.625であることがより好ましい。上記組成範囲にあれば、熱処理工程を行った場合に、例えば10cm2/Vs以上と良好な電界効果移動度を示すTFTが得られる。
さらに、酸化物半導体のZnの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、より深い井戸型ポテンシャル構造を得ることもできる。具体的には、Mgをドーピングすることにより膜のバンドギャップを大きくすることが可能である。
【0044】
活性層14の成膜方法は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等、導入酸素量を調整可能な真空成膜室内で行うものであれば特に限定は無いが、大面積化が可能であり、成膜レートも大きいことからスパッタリング法で形成することが好ましい。
【0045】
活性層14のキャリア密度は、酸素欠損量制御やカチオンドーピングにより任意に制御する。キャリア密度を増やしたい際には酸素欠損量を増やす、または相対的に価数の大きなカチオンになりやすい材料(例えばTi、Zr、Hf、Ta等)をドーピングすればよい。ただし、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度(酸素欠損量)により、キャリア密度を制御することが好ましい。
【0046】
そこで、成膜工程中の成膜室内の酸素分圧Po2depo(%)は、上述した熱処理工程時の酸素分圧Po2anneal(%)が−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように適宜調整する。
この範囲に調整することで、キャリア密度を制御し、電界効果移動度が高くノーマリーオフ駆動するTFTを実現できる。
ここで、一般に、酸化物半導体においては、キャリア密度を高めるために、酸素分圧Po2depoを低くして酸素欠損量を増やすことがなされ、特にIGZO系ではキャリア密度の増大と共に移動度が増大する振る舞いが報告されている。しかしながら、過剰な酸素欠損は同時にキャリアに対する散乱体となり、逆に移動度を低下させる要因となる。したがって、酸素分圧Po2depoを0.17%以上に調整することが好ましい。
【0047】
また、酸素分圧Po2depoを0.50%以上に調整することが好ましい。酸素分圧が0.50%以上であると、上記のような過剰な酸素欠損によるキャリアの散乱が少なく、高移動度で且つ、ノーマリーオフ駆動のTFTが得やすくなる。
【0048】
更に望ましくは、酸素分圧Po2depoは、6.3%以下であると良い。酸素分圧Po2depoが6.3%超であると、熱処理前の活性層における酸素空孔密度が相対的に低い状態となっており、ノーマリーオフ駆動のTFTではあるものの、キャリア濃度の低減により、移動度の低下を招きやすくなるからである。
【0049】
成膜中の雰囲気は、酸素を含有していれば特に限定されない。例えば、他にアルゴンや窒素を含有していていもよい。
【0050】
活性層14の成膜温度は、基板12の選択性を高めるという観点から300℃未満の低温であることが好ましく、非晶質にするという観点から、例えば200℃以下がより好ましく、コストや時間を省くという観点から、常温(25℃)であることがさらに好ましい。
【0051】
活性層14を成膜した後は、適宜、活性層14をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
【0052】
なお、活性層14の成膜中および/または活性層14の成膜後に、活性層14の成膜面に酸素含有ラジカルを照射して、活性層14中の酸素空孔密度を制御する工程を含んでいても良い。
また、活性層14の成膜中および/または活性層14の成膜後に、オゾン雰囲気中にて活性層14の成膜面に紫外線を照射して、活性層14中の酸素空孔密度を制御する工程を含んでいても良い。
【0053】
−熱処理工程−
活性層14成膜後、乾燥雰囲気下において活性層14を300℃未満で熱処理する熱処理工程を行う。ただし、活性層14成膜後とは活性層14成膜工程の後であればどの工程の後でも良く、例えば活性層14成膜直後や、後述する電極形成後でも良いし、TFTアレイが完成した後でも良い。
【0054】
乾燥雰囲気とした理由は、ノーマリーオフ駆動のTFTを実現するためである。なお、乾燥雰囲気とは、雰囲気全体に含まれる水分含有量が露点温度換算で−36℃以下(絶対湿度0.21g/m−3以下)であり、ほぼ水分を含有しない雰囲気である事を意味する。
【0055】
300℃未満とした理由は、基板の選択性を広げるためである。
【0056】
そして、熱処理工程では、上述したように、熱処理時の酸素分圧Po2annealが−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように調整する。この範囲に調整することで、電界効果移動度が高くノーマリーオフ駆動するTFTを実現できる。
【0057】
熱処理工程時の熱処理温度は、ノーマリーオフ駆動のTFTを確実に得るという観点から、150℃超とすることが好ましい。さらに、熱処理温度は、移動度を高めるという観点から、250℃以下とすることが好ましい。さらにまた、熱処理温度は、200℃以下とすることが好ましい。200℃以下の低温領域とすることで、前記熱処理を適用可能な基板12の選択性が大幅に増大し、プラスチック等のフレキシブル基板上に形成したTFT等にも熱処理が適用し易くなる。
【0058】
なお、熱処理時の雰囲気は、酸素を含有していれば、他にアルゴンや窒素を含んでいてもよい。
【0059】
−その他−
活性層14の成膜工程後、或いは熱処理工程後に、活性層14上にソース・ドレイン電極16、18を形成するための導電膜を形成する。次いで導電膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極16およびドレイン電極18を形成する。この際、ソース・ドレイン電極16、18および図示しない、これらの電極に接続する配線を同時にパターンニングすることが好ましい。
ソース電極16およびドレイン電極18の導電膜の成膜はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0060】
ソース・ドレイン電極16、18および配線を形成した後、ゲート絶縁膜20を形成する。ゲート絶縁膜20はフォトリソグラフィーおよびエッチングによって所定の形状にパターンニング形成される。
ゲート絶縁膜20の成膜も同様に、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0061】
ゲート絶縁膜20を形成した後、ゲート電極22を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極22を形成する。この際、ゲート電極22およびゲート配線を同時にパターンニングすることが好ましい。
ゲート電極22の成膜も同様に、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0062】
以上の手順により、図1(A)に示すTFT10を作製することができる。本発明の実施形態に係るTFTは、電界効果移動度10cm2/Vs超、ノーマリーオフ特性を示すTFTが得られる。
【0063】
<応用>
以上で説明した本実施形態のTFTの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機EL(Electro Luminescence)表示装置、無機EL表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のTFTは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、X線センサなどの各種センサ、MEMS(Micro Electro Mechanical System)等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
【0064】
<電気光学装置及びセンサ>
【0065】
本実施形態の電気光学装置又はセンサは、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置(例えば液晶表示装置、有機EL表示装置、無機EL表示装置、等)がある。
センサの例としては、CCD(Charge Coupled Device)又はCMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサや、X線センサ等が好適である。
本実施形態のTFTを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置(表示装置)の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機EL表示装置、X線センサについて説明する。
【0066】
<液晶表示装置>
図2に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図3にその電気配線の概略構成図を示す。
【0067】
図2に示すように、本実施形態の液晶表示装置100は、図1(A)に示したトップゲート構造でトップコンタクト型のTFT10と、TFT10のパッシベーション層102で保護されたゲート電極22上に画素下部電極104およびその対向上部電極106で挟まれた液晶層108と、各画素に対応させて異なる色を発色させるためのRGBカラーフィルタ110とを備え、TFT10の基板12側およびRGBカラーフィルタ110上にそれぞれ偏光板112a、112bを備えた構成である。
【0068】
また、図3に示すように、本実施形態の液晶表示装置100は、互いに平行な複数のゲート配線112と、該ゲート配線112と交差する、互いに平行なデータ配線114とを備えている。ここでゲート配線112とデータ配線114は電気的に絶縁されている。ゲート配線112とデータ配線114との交差部付近に、TFT10が備えられている。
【0069】
TFT10のゲート電極22は、ゲート配線112に接続されており、TFT10のソース電極16はデータ配線114に接続されている。また、TFT10のドレイン電極18はゲート絶縁膜20に設けられたコンタクトホール116を介して(コンタクトホール116に導電体が埋め込まれて)画素下部電極104に接続されている。この画素下部電極104は、接地された対向上部電極106とともにキャパシタ118を構成している。
【0070】
図2に示した本実施形態の液晶表示装置においては、トップゲート構造のTFT10を備えるものとしたが、本発明の表示装置である液晶表示装置において用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【0071】
本発明の実施形態に係るTFT10は高い移動度を有するため、液晶表示装置100において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、活性層のIGZOが非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。また、本発明によると、活性層14として低温(例えば300℃以下)での成膜が可能な非晶質IGZO膜を用いて薄膜トランジスタを作製することができるため、基板12としては樹脂基板(プラスチック基板)を用いることができる。従って、表示品質に優れフレキシブルな液晶表示装置を提供することができる。
【0072】
<有機EL表示装置>
図4に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機EL表示装置について、その一部分の概略断面図を示し、図5に電気配線の概略構成図を示す。
【0073】
有機EL表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の2種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を1本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
【0074】
本実施形態のアクティブマトリックス方式の有機EL表示装置200は、図1(A)に示したトップゲート構造のTFT10が、パッシベーション層202を備えた基板12上に、駆動用TFT204およびスイッチング用TFT206として備えられ、該TFT204および206上に下部電極208および上部電極210に挟まれた有機発光層212からなる有機EL発光素子214を備え、上面もパッシベーション層216により保護された構成となっている。
【0075】
また、図5に示すように、本実施形態の有機EL表示装置200は、互いに平行な複数のゲート配線220と、該ゲート配線220と交差する、互いに平行なデータ配線222および駆動配線224とを備えている。ここで、ゲート配線220とデータ配線222、駆動配線224とは電気的に絶縁されている。スイッチング用TFT10bのゲート電極22は、ゲート配線220に接続されており、スイッチング用TFT10bのソース電極16はデータ配線222に接続されている。また、スイッチング用TFT10bのドレイン電極18は駆動用TFT10のゲート電極22に接続されるとともに、キャパシタ226を用いることで駆動用TFT10aをオン状態に保つ。駆動用TFT10aのソース電極16は駆動配線224に接続され、ドレイン電極18は有機EL発光素子214に接続される。
【0076】
図4に示した本実施形態の有機EL装置においては、トップゲート構造のTFT10aおよび10bを備えるものとしたが、本発明の表示装置である有機EL装置において用いられるTFTは、トップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【0077】
本発明の実施形態に係るTFT10は高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明の実施形態によると、活性層14として低温(例えば300℃以下)での成膜が可能な非晶質IGZO膜を用いて薄膜トランジスタを作製することができるため、基板12として樹脂基板(プラスチック基板)を用いることができる。従って、表示品質に優れフレキシブルな有機EL表示装置を提供することができる。
【0078】
なお、図4に示した有機EL表示装置において、上部電極210を透明電極としてトップエミッション型としてもよいし、下部電極208およびTFTの各電極を透明電極とすることによりボトムエミッション型としてもよい。
【0079】
<X線センサ>
図6に、本発明のセンサの一実施形態であるX線センサについて、その一部分の概略断面図を示し、図7にその電気配線の概略構成図を示す。
【0080】
図6は、より具体的にはX線センサアレイの一部を拡大した概略断面図である。本実施形態のX線センサ300は基板12上に形成されたTFT10およびキャパシタ310と、キャパシタ310上に形成された電荷収集用電極302と、X線変換層304と、上部電極306とを備えて構成される。TFT10上にはパッシベーション膜308が設けられている。
【0081】
キャパシタ310は、キャパシタ用下部電極312とキャパシタ用上部電極314とで絶縁膜316を挟んだ構造となっている。キャパシタ用上部電極314は絶縁膜316に設けられたコンタクトホール318を介し、TFT10のソース電極16およびドレイン電極18のいずれか一方(図6においてはドレイン電極18)と接続されている。
【0082】
電荷収集用電極302は、キャパシタ310におけるキャパシタ用上部電極314上に設けられており、キャパシタ用上部電極314に接している。
X線変換層304はアモルファスセレンからなる層であり、TFT10およびキャパシタ310を覆うように設けられている。
上部電極306はX線変換層304上に設けられており、X線変換層304に接している。
【0083】
図7に示すように、本実施形態のX線センサ300は、互いに平行な複数のゲート配線320と、ゲート配線320と交差する、互いに平行な複数のデータ配線322とを備えている。ここでゲート配線320とデータ配線322は電気的に絶縁されている。ゲート配線320とデータ配線322との交差部付近に、TFT10が備えられている。
【0084】
TFT10のゲート電極22は、ゲート配線320に接続されており、TFT10のソース電極16はデータ配線322に接続されている。また、TFT10のドレイン電極18は電荷収集用電極302に接続されており、さらにこの電荷収集用電極302は、キャパシタ310に接続されている。
【0085】
本実施形態のX線センサ300において、X線は図6中、上部(上部電極306側)から照射され、X線変換層304で電子−正孔対を生成する。このX線変換層304に上部電極306によって高電界を印加しておくことにより、生成した電荷はキャパシタ310に蓄積され、TFT10を順次走査することによって読み出される。
【0086】
本発明の本実施形態に係るX線センサ300は、オン電流が高く、信頼性に優れたTFT10を備えるため、S/Nが高く、感度特性に優れているため、X線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本発明の本実施形態に係るX線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が1台で行えるX線デジタル撮影装置に用いるのが好適である。さらにTFTにおける活性層14のIGZOが非晶質である場合には均一性に優れた画像が得られる。
【0087】
なお、図6に示した本実施形態のX線センサにおいては、トップゲート構造のTFTを備えるものとしたが、本発明のセンサにおいて用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【実施例】
【0088】
以下に実験例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
【0089】
本発明者らは、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を用いた薄膜トランジスタの製造工程において、活性層成膜時の酸素分圧、及び成膜工程後に行う熱処理時の雰囲気、熱処理の温度を変化させ、300℃未満の熱処理における特定の条件範囲にて、良好な半導体特性が得られることを以下の実験を行い確認した。
【0090】
−酸化物半導体薄膜形成後の熱処理法の違いによる膜中水分量の違い−
<実験例1>
実験例1として、活性層として適用が可能なIGZOから成る酸化物半導体薄膜をノンドープのSi基板(三菱マテリアル社製)上にスパッタリング法により100nm成膜した。酸化物半導体薄膜のスパッタ条件は以下のとおりである。
【0091】
(酸化物半導体薄膜のスパッタ条件)
到達真空度;6×10−6Pa
成膜圧力;4.4×10−1Pa
成膜温度;室温
成膜室中の雰囲気の全圧に対する酸素分圧;0.50%
In2O3、Ga2O3、ZnOターゲットの投入電力比;31.0:61.0:20.0
【0092】
酸化物半導体薄膜を成膜後、酸素分圧制御炉中において全圧が大気圧で、アルゴンと酸素の分圧比Ar/O2=80/20(全体に対する酸素分圧Po2anneal=20%)の雰囲気下で200℃の熱処理を行った酸化物半導体薄膜を作製した。
【0093】
なお、上記熱処理における雰囲気はアルゴンと酸素はガスボンベから供給されており、実質的に水蒸気を含まない、雰囲気全体に含まれる水分含有量が露点温度換算で−36℃以下(絶対湿度0.21g/m−3以下)の乾燥雰囲気下での熱処理(ドライアニールと称す)に相当する。
【0094】
<比較例1>
比較例1として、熱処理条件以外は実験例1と同じ方法で酸化物半導体薄膜を作製した。具体的には、実験例1と同じ方法で酸化物半導体薄膜を成膜し、その後、当該酸化物半導体薄膜を、温度23℃で湿度66%の大気中(雰囲気全体に含まれる水分含有量が露点温度換算で16℃(絶対湿度13.6g/m−3))で、200℃の熱処理(ウェットアニールと称す)をした。
【0095】
<評価>
実験例1及び比較例1の酸化物半導体薄膜について、電子科学株式会社製昇温脱離ガス分析装置EMD−WA1000Sを用いて、室温から基板温度800℃までの昇温脱離ガス分析を行った。
【0096】
図8は、昇温脱離ガス分析の分析結果をグラフとして示す図であり、H2Oに相当するm/z=18の強度ピークについて、実験例1と比較例1とで比較した図である。
【0097】
図8に示すように、H2Oの脱離に相当する100℃〜200℃で観測される強度ピークが、ドライアニールをした実験例1の酸化物半導体薄膜の方が、ウェットアニールした比較例1のものと比較して、65%(2/3)程度に減少していることが分かった。即ち、実験例1の酸化物半導体薄膜の方が、膜中水分量が低いことが分かった。
【0098】
そこで、実験例1及び比較例1の酸化物半導体薄膜について、図8に示すグラフから、膜中水分量を算出した。算出では、実験例1及び比較例1の酸化物半導体薄膜から脱離するH2O分子の個数(M/z=18)の個数を検出した。その結果を表2に示す。
【0099】
【表2】
【0100】
表2より、比較例1より実験例1の方が膜中H2O分子が多いことが分かる。
【0101】
即ち、酸化物半導体薄膜形成後の熱処理の方法によって酸化物半導体薄膜中のH2O分子の個数に差が生じる事が分かった。特に、実験例1と比較例1においては、熱処理雰囲気が水分を含むか否かの違いがあることから、アニール雰囲気に含まれる水分量によって酸化物半導体膜中に含まれるH2O分子に差が生じることを意味している。
【0102】
−活性層膜中水分量の違いによるTFT特性の変化−
膜中の水分が異なる酸化物半導体薄膜を、TFTの活性層に用いたときにTFT特性にどのような影響を与えるか以下の実験を行い検証した。
【0103】
<実験例2>
実験例2として、ボトムゲート構造でトップコンタクト型のTFTを評価用サンプルとして作製した。
【0104】
図9(A)は実験例2のTFTの平面図であり、(B)は図9(A)に示すTFTのA−A線矢視断面図である。
【0105】
実験例2のTFT500は、具体的に以下のように作製した。
基板502として、100nmのSiO2の酸化膜504が表面上に形成された高濃度ドープされたp型シリコン基板(三菱マテリアル社製)を用いた。活性層506として基板502上にIn:Ga:Zn=1:1:1組成のIGZO層を45nm成膜した。IGZO層はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)法にて行った。IGZO層の詳細なスパッタ条件は実験例1の酸化物半導体薄膜の条件と同じである。
【0106】
活性層506形成後に、酸素分圧制御炉中において全圧が大気圧で、アルゴンと酸素の分圧比Ar/O2=80/20(全体に対する酸素分圧Po2anneal=20%)の雰囲気下において200℃でアニール処理を行った。アルゴンと酸素はガスボンベから供給されており、乾燥雰囲気下で熱処理を行っている。熱処理後、メタルマスクを介してTi/Au電極をそれぞれ10nm/40nmの厚みになるよう蒸着し、ソース・ドレイン電極510,512を形成した。以上により、チャネル長180μm、チャネル幅1mmの実験例2に係るボトムゲート型薄膜トランジスタ500を得た。即ち、実験例2は実験例1と同じく膜中にH2O分子を4.2×1020cm−3個含む酸化物半導体薄膜を活性層に備えた薄膜トランジスタである。
【0107】
<比較例2>
比較例2のTFTとして、熱処理を大気中(湿度66%)で行い、それ以外は全て同じ方法で作製したものを用意した。即ち、比較例2は比較例1と同じく膜中にH2O分子を4.4×1020cm−3個含む酸化物半導体薄膜を活性層に備えたTFTである。
【0108】
<評価>
上記実験例2及び比較例2のTFTについて、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用い、トランジスタ特性(Vg−Id特性)および電界効果移動度μの測定を行った。測定結果を図10に示した。Vg−Id特性の測定は、ドレイン電圧(Vd)を10Vに固定し、ゲート電圧(Vg)を−15V〜+15Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにて行った。また、上記測定方法は以下の実験例においても同様に適用した。
【0109】
測定結果から算出した、実験例2及び比較例2のTFTの閾値電圧(Vth)及び電界効果移動度を表3に示す。閾値電圧(Vth)は飽和領域の電流値Idsatを計測し、Idsat=WCμsat(Vgs―Vth)2/2Lの式を用い算出した。ここで、Wは活性層のチャネル幅、Lは活性層のチャネル長さ、Cはゲート絶縁膜の単位面積あたりの静電容量、Vgsはゲート−ソース電極間にかかる電圧、μsatは飽和移動度である。また、移動度値は、Vd=1Vに固定し、ゲート電圧(Vg)を−15V〜+15Vの範囲内で掃引して測定したIdから、線形移動度を算出し記載している。
【0110】
【表3】
【0111】
図10及び表3から実験例2及び比較例2のTFTは共に、On/Off比が105を上回る良好なスイッチング特性を示している他、両者とも10cm2/Vsを超える高い移動度を示している。一方で、比較例2では閾値電圧が−10.5Vとノーマリーオン特性を示すことがわかった。
【0112】
一般的に低消費電力の観点から、ノーマリーオン駆動よりも、ノーマリーオフ駆動のTFTの方がより好ましいとされており、実験例1の方がより好ましい半導体特性を示すTFTであることが分かった。
【0113】
このような両者の特性の差異は熱処理の方法によるものであり、上記結果は熱処理雰囲気に含まれる水分が活性層に余剰キャリアを誘起する事を示唆するものである。
【0114】
従って、乾燥雰囲気下において熱処理することが所望の半導体特性を得るために極めて有効であることが分かった。
【0115】
また、実験例2及び比較例2のTFTの活性層膜中H2O分子個数の比較から、活性層膜中のH2O分子が4.4×1020cm−3個以上であるとノーマリーオン特性になることが分かった。従って、高移動度・ノーマリーオフ駆動を同時に実現するためには、乾燥雰囲気下において熱処理を行い、膜中H2O分子が4.2×1020cm−3個以下の酸化物半導体薄膜を活性層に用いることが有効であることが分かった。
【0116】
−アニール時の酸素分圧と活性層成膜時の導入酸素分圧−
次に、乾燥雰囲気下において行う熱処理において、熱処理時の酸素分圧及び、活性層成膜時の導入酸素分圧を系統的に変化させ、TFT特性の評価を行った。具体的には以下のサンプルを作製し、TFT特性の評価を行った。
【0117】
<実験例3〜8>
実験例1とはアニール条件のみが異なっており、熱処理時のAr/O2分圧を100/0、95/5、90/10、85/15、80/20、0/100(つまり酸素分圧Po2annealが0、5、10、15、20、100%。左から順に実験例3〜8)と系統的に変化させた6試料を作製した。
【0118】
<比較例3>
また、実験例3と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例3とした。
【0119】
<実験例9〜14>
実験例9〜14では、実験例1とは活性層成膜時の酸素分圧と、熱処理時の酸素分圧を変化させている。活性層成膜時の酸素分圧を2.0%にし、その他組成等の条件は変化させていない。スパッタ条件は実験例1と同じである。
【0120】
その上で、熱処理時の酸素分圧を0、5、10、15、20、100%(左から順に実験例9〜14)と系統的に変化させた6試料を作製した。
【0121】
<比較例4>
また、実験例9と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例4とした。
【0122】
<実験例15〜20>
実験例15〜20では、同様に、活性層成膜時の導入酸素分圧と、熱処理時の酸素分圧を変化させている。活性層成膜時の酸素分圧を6.3%にし、その他組成等の条件は変化させていない。スパッタ条件は実験例1と同じである。
【0123】
その上で、熱処理時の酸素分圧を0、5、10、15、20、100%(左から順に実験例15〜20)と系統的に変化させた6試料を作製した。
【0124】
<比較例5>
また、実験例15と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例5とした。
【0125】
<評価>
これら実験例3〜20及び比較例3〜5においてVg−Id特性の測定を行ったものを図11A〜11Cに示す。また、熱処理時の酸素分圧及び、活性層成膜時の酸素分圧の条件、サンプル名、閾値電圧、及び電界効果移動度についてまとめたものを表4に示す。
【0126】
【表4】
【0127】
図11A〜C、表4より、幅広い酸素分圧範囲でノーマリーオフ駆動の素子が得られている事から、プロセスマージンが広い特性制御手法であることが分かった。特に、活性層の成膜条件によっては熱処理雰囲気に酸素を含まなくてもノーマリーオフ駆動の素子が得られた。これは乾燥雰囲気下での熱処理が、低温プロセスにおいて本質的に有効であることを意味している。
【0128】
具体的に、表4に示す結果から、ノーマリーオフ駆動で且つ電界効果移動度が10cm2/Vs以上のTFTは、図12に示す点線で囲まれる範囲であることが分かった。なお、図12は活性層成膜時の酸素分圧と熱処理時の酸素分圧との関係を示す図であり、本発明の実験例のうち図中○は、実施例となり、×は比較例となる。
そして、この範囲は、成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の範囲で表されることが分かった。
【0129】
また、特に成膜時の酸素分圧Po2depo(%)が0.50%以上であると、ノーマリーオフ駆動が得られる酸素分圧条件が十分広く、プロセスマージンの観点から好ましい。
【0130】
また、活性層成膜時の酸素分圧Po2depo(%)が6.3%の時には全てノーマリーオフ駆動が得られているものの、アニール時の酸素分圧が100%の時には移動度が低減することが分かった。従って活性層成膜時の酸素分圧Po2depo(%)は6.3%以下であることがより好ましい。
【0131】
−活性層成膜時の酸素分圧の下限値−
次に、活性層成膜時の酸素分圧Po2depo(%)の下限値について、IGZO膜のホール移動度を測定して決定した。
【0132】
<実験例21>
実験例21では、上記のようにTFTは作製せず、基板上に、成膜室中の雰囲気の全圧に対する酸素分圧Po2depo(%)を0.17%未満にして、組成比がIn:Ga:Zn=1:1:1のIGZO膜を成膜した。そして、この成膜した膜のホール移動度を測定した。同様に、上記のようにTFTは作製せず、基板上に、成膜室中の雰囲気の全圧に対する酸素分圧Po2depo(%)を0.50%にして、組成比がIn:Ga:Zn=1:1:1のIGZO膜を成膜した。そして、この成膜した膜のホール移動度を測定した。
2つのIGZO膜について、ホール移動度を測定した結果を表5に示す。
【0133】
【表5】
【0134】
表5より、成膜時酸素分圧が0.17%未満で成膜した場合、酸素分圧が0.50%で成膜した場合と比較して、同じ組成でもホール移動度が半分以下になることが分かった。そのため、成膜時酸素分圧は0.17%以上であることが好ましく、更にキャリア濃度制御と移動度の観点から、成膜時酸素分圧は0.50%以上であることがより好ましいことが確認できた。
【0135】
−熱処理時の温度依存性−
熱処理が異なる温度範囲においても有効であることを実証するため、熱処理時の温度を系統的に変化させたサンプルを作製し、Vg−Id特性の評価を行った。
【0136】
<実験例22〜24>
熱処理条件以外は実験例2と同様であり、熱処理の温度は150℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例22、23、24とした。
【0137】
<実験例25〜27>
熱処理条件以外は実験例2と同様であり、熱処理の温度は200℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例25、26、27とした。
【0138】
<実験例28〜30>
熱処理条件以外は実験例2と同様であり、熱処理の温度は250℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例28、29、30とした。
【0139】
<実験例31>
熱処理条件以外は実験例2と同様であり、熱処理の温度は300℃とした。熱処理時の酸素分圧は系統的に20%とし、実験例31とした。
【0140】
これら実験例22〜30(31は省略)においてVg−Id特性の測定を行った結果を図13A〜Cに示す。また、熱処理時の温度、熱処理時の酸素分圧の条件、サンプル名、閾値電圧、移動度についてまとめたものを表6に示す。
【0141】
【表6】
【0142】
図13A〜C、及び表6より、特に酸素分圧が100%の条件において150℃以上300℃未満の温度範囲では熱処理温度に依存せず、ノーマリーオフ駆動、移動度10cm2/Vs以上の良好なTFT特性を示すトランジスタが得られることがわかる。従って、乾燥雰囲気における熱処理によって300℃未満の幅広い温度範囲において所望の半導体特性を得ることが可能である。なお、150℃では、ノーマリーオフ駆動でないものものあるが、組成や成膜条件を適宜調整すれば、ノーマリーオフ駆動になるものと考える。
【0143】
−活性層の組成依存性−
そこで、活性層の組成が異なる場合においても有効であることを実証するため、活性層のIGZO組成を系統的に変化させたサンプルを作製し、Vg−Id特性と移動度の評価を行った。
【0144】
<実験例32〜36>
活性層の組成と熱処理条件以外は実験例2と同様であり、熱処理の温度は200℃とした。熱処理時の酸素分圧は20%とし、IGZO組成をGa/(In+Ga)比で0.25、0.375、0.625、0.75、0.9と変化させ、それぞれ実験例32〜36とした。
【0145】
【表7】
【0146】
表7に示す結果から、他の条件は考慮せず組成だけ考えると、Ga/(In+Ga)比が、0.375以上0.9以下の条件でノーマリーオフ駆動が可能であることが分かった。また、Ga/(In+Ga)比が、0.375以上0.625以下の条件でノーマリーオフ駆動、電界効果移動度10cm2/Vs以上が得られることが分かった。
【符号の説明】
【0147】
10,30,40,50 TFT(薄膜トランジスタ)
12 基板
14 活性層
100 液晶表示装置
200 有機EL表示装置
300 X線センサ(センサ)
500 ボトムゲート型薄膜トランジスタ(薄膜トランジスタ)
502 基板
506 活性層
【技術分野】
【0001】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置に関する。
【背景技術】
【0002】
近年、In−Ga−Zn−O系(以下、IGZOと称す)の酸化物半導体薄膜を活性層(チャネル層)に用いた薄膜トランジスタの研究開発が盛んである。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることから、プラスチック板やフィルム等の基板上にフレキシブルな薄膜トランジスタを形成することが可能である。
【0003】
ここで、表1に各種トランジスタ特性の電界効果移動度やプロセス温度等の比較表を示す。
【0004】
【表1】
【0005】
表1に示すように、活性層がポリシリコンの薄膜トランジスタは100cm2/Vs程度の移動度を得ることが可能だが、プロセス温度が450℃以上と非常に高いために、耐熱性が高い基板にしか形成できず、安価、大面積、フレキシブル化には不向きである。また、活性層がアモルファスシリコンの薄膜トランジスタは300℃程度の比較的低温で形成可能なため、基板の選択性はポリシリコンに比べて広いが、せいぜい1cm2/Vs程度の移動度しか得られず高精細なディスプレイ用途には不向きである。一方、低温成膜という観点では活性層が有機物の薄膜トランジスタは100℃以下での形成が可能なため、耐熱性の低いプラスティックフィルム基板等を用いたフレキシブルディスプレイ用途等への応用が期待されているが、移動度はアモルファスシリコンと同程度の結果しか得られていない。
【0006】
製造プロセスにおいて、トランジスタの電気特性を向上させるために素子形成後に熱処理(ポストアニール処理)を行うことがしばしば見られる。酸化物半導体薄膜を活性層に用いた薄膜トランジスタにおいては、上述の通り低温形成によっても高移動度・高信頼性を示すデバイスを形成可能であり、熱処理時の温度を、低減させることが期待されている。
【0007】
IGZO系の酸化物半導体薄膜を活性層に用いた薄膜トランジスタにおいて、熱処理によって所望の電気特性に制御する手法が幾つか報告されている。
【0008】
特許文献1には、活性層がIGZO系の薄膜トランジスタにおいて、活性層形成後に250℃〜450℃の温度範囲で熱処理を行うことが記載されている。また、酸素ラジカル、オゾンを照射しながら150℃〜450℃の温度範囲で熱処理を行うことも記載されている。
【0009】
特許文献2には、活性層がIGZO系の薄膜トランジスタにおいて、活性層形成後に200℃〜500℃の温度範囲で熱処理を行うことが記載されている。そして、この方法の一例として、特許文献2の実施例3では、酸素濃度を1%としたアルゴンと酸素の混合ガス雰囲気下でIGZOからなる活性層を成膜し、その後に、100%の雰囲気中300℃で熱処理を行うことが記載されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2008−53356号公報
【特許文献2】特開2010−238770号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、特許文献1、2において、300℃以上の高温で熱処理する場合、耐熱性の観点から、プラスチック基板などのフレキシブル基板上に形成したトランジスタには用いる事が困難であるという問題点がある。また、300℃未満の低温で熱処理する場合、低抵抗化が起こり得るため、単に熱処理温度を調整しただけでは、ノーマリーオフ駆動のトランジスタを得ることは困難である。さらに、300℃未満の低温で熱処理する場合、電界効果移動度が、例えば7.1cm2/Vs程度(特許文献2の実験例3参照)となり、10cm2/Vs以上となっていない。さらにまた、特許文献1のように、酸素ラジカル、オゾンを照射しながら熱処理を行う場合、150℃〜450℃の温度範囲で高安定性が得られるが、プロセスが複雑化する。
【0012】
本発明は上記事実に鑑みてなされたものであり、基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
本発明の上記課題は下記の手段によって解決された。
<1>In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う、薄膜トランジスタの製造方法。
<2>前記成膜工程では、前記酸素分圧Po2depoを0.17%以上とする、<1>に記載の薄膜トランジスタの製造方法。
<3>前記成膜工程では、前記酸素分圧Po2depoを0.50%以上とする、<2>に記載の薄膜トランジスタの製造方法。
<4>前記成膜工程では、前記酸素分圧Po2depoを6.3%以下とする、<1>〜<3>の何れか1つに記載の薄膜トランジスタの製造方法。
<5>前記熱処理工程では、熱処理温度を150℃超とする、<1>〜<4>の何れか1つに記載の薄膜トランジスタの製造方法。
<6>の発明は、前記熱処理工程では、熱処理温度を250℃以下とする、<1>〜<5>の何れか1つに記載の薄膜トランジスタの製造方法。
<7>前記酸化物半導体は、In,Ga,Zn及びOで構成され、前記Inのモル比と前記Gaのモル比との合計に対する前記Gaのモル比が0.375≦Ga/(In+Ga)≦0.625の関係を満たす、<1>〜<6>の何れか1つに記載の薄膜トランジスタの製造方法。
<8>前記成膜工程では、前記活性層を、スパッタリング法で成膜する、<1>〜<7>の何れか1つに記載の薄膜トランジスタの製造方法。
<9><1>〜<8>の何れか1つに記載の薄膜トランジスタの製造方法を用いて作製した薄膜トランジスタであって、前記活性層は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である、薄膜トランジスタ。
<10>前記活性層は、可撓性を有する基板上に形成されている、<9>に記載の薄膜トランジスタ。
<11><9>又は<10>に記載の薄膜トランジスタを備えた表示装置。
<12><9>又は<10>に記載の薄膜トランジスタを備えたセンサ。
<13><12>に記載のセンサを備えたX線デジタル撮影装置。
【発明の効果】
【0014】
本発明によれば、基板の選択性を広げつつ、電界効果移動度が高くノーマリーオフ駆動する薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置を提供することができる。
【図面の簡単な説明】
【0015】
【図1】実施形態の薄膜トランジスタを示す図であって、(A)はトップゲート−トップコンタクト型、(B)はトップゲート−ボトムコンタクト型、(C)はボトムゲート−トップコンタクト型、(D)はボトムゲート−ボトムコンタクト型の薄膜トランジスタの構成を模式的に示す断面図である。
【図2】実施形態の液晶表示装置の一部分を示す概略断面図である。
【図3】図2の液晶表示装置の電気配線の概略構成図である。
【図4】実施形態の有機EL表示装置の一部分を示す概略断面図である。
【図5】図4の有機EL表示装置の電気配線の概略構成図である。
【図6】実施形態のX線センサアレイの一部分を示す概略断面図である。
【図7】図6のX線センサアレイの電気配線の概略構成図である。
【図8】昇温脱離ガス分析の分析結果をグラフとして示す図であり、H2Oに相当するm/z=18の強度ピークについて、実験例1と比較例1とで比較した図である。
【図9】図9(A)は実験例2のTFTの平面図であり、(B)は図9(A)に示すTFTのA−A線矢視断面図である。
【図10】実験例2におけるVg−Id特性を示す図である。
【図11A】実験例3〜8(Po2depo=0.50%)におけるVg−Id特性を示す図である。
【図11B】実験例9〜14(Po2depo=2.0%)におけるVg−Id特性を示す図である。
【図11C】実験例15〜20(Po2depo=6.3%)におけるVg−Id特性を示す図である。
【図12】活性層成膜時の酸素分圧と熱処理時の酸素分圧との関係を示す図である。
【図13A】実験例22〜24(アニール温度150℃)におけるVg−Id特性を示す図である。
【図13B】実験例25〜27(アニール温度200℃)におけるVg−Id特性を示す図である。
【図13C】実験例28〜30(アニール温度250℃)におけるVg−Id特性を示す図である。
【発明を実施するための形態】
【0016】
以下、添付の図面を参照しながら、本発明の実施形態に係る薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びX線デジタル撮影装置について具体的に説明する。なお、図中、同一又は対応する機能を有する部材(構成要素)には同じ符号を付して適宜説明を省略する。
【0017】
<薄膜トランジスタの概略>
まず、本発明の実施形態に係る薄膜トランジスタの製造方法により製造される薄膜トランジスタの概略について説明する。
本発明の実施形態に係る薄膜トランジスタ(以下、TFTと略す)は、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。
【0018】
TFTの素子構造としては、ゲート電極の位置に基づいた、いわゆる逆スタガ構造(ボトムゲート型とも呼ばれる)及びスタガ構造(トップゲート型とも呼ばれる)のいずれの態様であってもよい。また、活性層とソース電極及びドレイン電極(適宜、「ソース・ドレイン電極」という。)との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。
なお、トップゲート型とは、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。また、ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
【0019】
図1(A)は、本発明の実施形態に係るTFTであって、トップゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1(A)に示すTFT10では、基板12の一方の主面上に活性層14が積層されている。そして、この活性層14上にソース電極16及びドレイン電極18が互いに離間して設置され、更にこれらの上にゲート絶縁膜20と、ゲート電極22とが順に積層されている。
【0020】
図1(B)は、本発明の実施形態に係るTFTであって、トップゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1(B)に示すTFT30では、基板12の一方の主面上にソース電極16及びドレイン電極18が互いに離間して設置されている。そして、活性層14と、ゲート絶縁膜20と、ゲート電極22と、が順に積層されている。
【0021】
図1(C)は、本発明の実施形態に係るTFTであって、ボトムゲート構造でトップコンタクト型のTFTの一例を示す模式図である。図1(C)に示すTFT40では、基板12の一方の主面上にゲート電極22と、ゲート絶縁膜20と、活性層14と、が順に積層されている。そして、この活性層14の表面上にソース電極16及びドレイン電極18が互いに離間して設置されている。
【0022】
図1(D)は、本発明の実施形態に係るTFTであって、ボトムゲート構造でボトムコンタクト型のTFTの一例を示す模式図である。図1(D)に示すTFT50では、基板12の一方の主面上にゲート電極22と、ゲート絶縁膜20と、が順に積層されている。そして、このゲート絶縁膜20の表面上にソース電極16及びドレイン電極18が互いに離間して設置され、更にこれらの上に、活性層14が積層されている。
【0023】
なお、本実施形態に係るTFTは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
【0024】
以下、各構成要素について詳述する。なお、代表例として図1(A)に示すトップゲート構造でトップコンタクト型のTFT10を製造する場合について具体的に説明するが、本発明は他の形態のTFTを製造する場合についても同様に適用することができる。
【0025】
<TFTの詳細構成>
−基板−
TFT10を形成するための基板12の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板12の構造は単層構造であってもよいし、積層構造であってもよい。
基板12としては、例えば、ガラスやYSZ(イットリウム安定化ジルコニウム)等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも1回の接合界面を有する積層プラスチック基板、無機層と有機層(既述の合成樹脂)を交互に積層することで、少なくとも1回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理(例えば陽極酸化処理)を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
【0026】
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
【0027】
また、基板の厚みは50μm以上500μm以下であることが好ましい。基板の厚みが50μm以上であると、基板自体の平坦性がより向上する。基板の厚みが500μm以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板12を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μm以上500μm以下の範囲となる。
【0028】
−活性層−
活性層14は、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有している。なお、「主成分」とは、活性層14を構成する構成成分のうち、最も多く含有されている成分を表す。
【0029】
また、活性層(主に酸化物半導体)は、非晶質又は結晶質のいずれでもよいが、非晶質であることが好ましい。活性層が結晶質又は非晶質であるかどうかは、X線回折測定により確認することができる。すなわち、X線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その活性層は非晶質であると判断することができる。活性層が非晶質であれば、300℃未満の低温で成膜可能であるため、プラスチック基板のような可撓性のある樹脂基板に形成し易い。従ってTFT付プラスチック基板を用いたフレキシブルディスプレイへの適用がより容易となる。さらに、非晶質な膜は大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。
【0030】
また、活性層14は、層厚方向、あるいは層厚方向と垂直な面方向について組成分布を有していても良く、同様に層厚方向、層厚方向に垂直な面方向について酸素濃度分布を有していても良い。
【0031】
活性層14の抵抗率は、一般的に半導体として振舞う抵抗率であればよいが、特には、活性領域とする観点から、室温(20℃)での抵抗率が、1Ωcm以上1×106Ωcm以下であるのが好ましい。なお、本実施形態の抵抗率は、ResiTest8310(東陽テクニカ社製)によって測定した値である。
【0032】
活性層14の膜厚(総膜厚)は、特に限定されないが、10nm以上200nm以下であることが好ましい。
【0033】
なお、有機EL駆動用に用いられるTFTにおいては、有機ELに用いられる青色発光層がλ=450nm程度にピークを持つブロードな発光を示すことから、仮にIGZO膜の光学バンドギャップが比較的狭く、その領域に光学吸収を持つ場合には、トランジスタの閾値シフトが起こってしまうという問題が生じる。したがって、特に有機EL駆動用に用いられるTFTとしては、活性層14に用いる材料のバンドギャップが、3.0eVに対して大きいことが好ましい。
【0034】
活性層14は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下となることが好ましい。なお、「昇温脱離ガス分析により観測されるH2O分子の個数」とは、試料ステージ温度を800℃まで昇温し、脱離して観測されるM/z=18の分子の個数を指す。昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である活性層14は、膜中に含まれる余剰キャリアを誘起する水分が排除された酸化物半導体薄膜であり、良好な半導体特性を示す。
【0035】
−ソース・ドレイン電極−
ソース電極16およびドレイン電極18はいずれも高い導電性を有するもの(例えば活性層14よりも高いもの)であれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
【0036】
ソース電極16およびドレイン電極18を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、100nm以下とすることがより好ましい。
【0037】
−ゲート絶縁膜−
ゲート絶縁膜20としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜等から構成することができる。
なお、ゲート絶縁膜20はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜20の厚みは、材質にもよるが、10nm以上10μm以下が好ましく、50nm以上1000nm以下がより好ましく、100nm以上400nm以下が特に好ましい。
【0038】
−ゲート電極−
ゲート電極22としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化亜鉛インジウム(IZO)等の金属酸化物導電膜等を、単層または2層以上の積層構造として用いることができる。
ゲート電極22を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10nm以上、1000nm以下とすることが好ましく、50nm以上、200nm以下とすることがより好ましい。
【0039】
<薄膜トランジスタ:TFTの製造方法>
次に、本発明の実施形態に係るTFTの製造方法について説明する。なお、代表例として図1(A)に示すトップゲート構造でトップコンタクト型のTFT10を製造する場合について具体的に説明するが、本発明は他の形態のTFTを製造する場合についても同様に適用することができる。
【0040】
本発明の実施形態に係るTFTの製造方法は、
In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層14を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層14を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、
前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う。
【0041】
以下、より具体的に説明する。
【0042】
−成膜工程−
まず、上述した材料の何れか1つからなる基板12を用意し、当該基板12を成膜室内に入れる。そして、成膜室内に少なくとも酸素を導入した後、当該成膜室内で、基板12の一方の主面上に、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層14を成膜する成膜工程を行う。
【0043】
活性層14の酸化物半導体は、In,Ga、Zn及びO(IGZO)で構成されるようにすることが好ましい。この構成の場合、Inのモル比とGaモル比との合計に対するGaのモル比が0.375≦Ga/(In+Ga)≦0.9の関係を満たすことが好ましい。上記組成範囲にあれば、ノーマリーオフ駆動のTFTが確実に得られる。また、Inのモル比とGaモル比との合計に対するGaのモル比が0.375≦Ga/(In+Ga)≦0.625であることがより好ましい。上記組成範囲にあれば、熱処理工程を行った場合に、例えば10cm2/Vs以上と良好な電界効果移動度を示すTFTが得られる。
さらに、酸化物半導体のZnの一部を、よりバンドギャップの広がる元素イオンをドーピングすることによって、より深い井戸型ポテンシャル構造を得ることもできる。具体的には、Mgをドーピングすることにより膜のバンドギャップを大きくすることが可能である。
【0044】
活性層14の成膜方法は、例えば真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等、導入酸素量を調整可能な真空成膜室内で行うものであれば特に限定は無いが、大面積化が可能であり、成膜レートも大きいことからスパッタリング法で形成することが好ましい。
【0045】
活性層14のキャリア密度は、酸素欠損量制御やカチオンドーピングにより任意に制御する。キャリア密度を増やしたい際には酸素欠損量を増やす、または相対的に価数の大きなカチオンになりやすい材料(例えばTi、Zr、Hf、Ta等)をドーピングすればよい。ただし、価数の大きいカチオンをドーピングする場合は、酸化物半導体膜の構成元素数が増えるため、成膜プロセスの単純化、低コスト化の面で不利であることから、酸素濃度(酸素欠損量)により、キャリア密度を制御することが好ましい。
【0046】
そこで、成膜工程中の成膜室内の酸素分圧Po2depo(%)は、上述した熱処理工程時の酸素分圧Po2anneal(%)が−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように適宜調整する。
この範囲に調整することで、キャリア密度を制御し、電界効果移動度が高くノーマリーオフ駆動するTFTを実現できる。
ここで、一般に、酸化物半導体においては、キャリア密度を高めるために、酸素分圧Po2depoを低くして酸素欠損量を増やすことがなされ、特にIGZO系ではキャリア密度の増大と共に移動度が増大する振る舞いが報告されている。しかしながら、過剰な酸素欠損は同時にキャリアに対する散乱体となり、逆に移動度を低下させる要因となる。したがって、酸素分圧Po2depoを0.17%以上に調整することが好ましい。
【0047】
また、酸素分圧Po2depoを0.50%以上に調整することが好ましい。酸素分圧が0.50%以上であると、上記のような過剰な酸素欠損によるキャリアの散乱が少なく、高移動度で且つ、ノーマリーオフ駆動のTFTが得やすくなる。
【0048】
更に望ましくは、酸素分圧Po2depoは、6.3%以下であると良い。酸素分圧Po2depoが6.3%超であると、熱処理前の活性層における酸素空孔密度が相対的に低い状態となっており、ノーマリーオフ駆動のTFTではあるものの、キャリア濃度の低減により、移動度の低下を招きやすくなるからである。
【0049】
成膜中の雰囲気は、酸素を含有していれば特に限定されない。例えば、他にアルゴンや窒素を含有していていもよい。
【0050】
活性層14の成膜温度は、基板12の選択性を高めるという観点から300℃未満の低温であることが好ましく、非晶質にするという観点から、例えば200℃以下がより好ましく、コストや時間を省くという観点から、常温(25℃)であることがさらに好ましい。
【0051】
活性層14を成膜した後は、適宜、活性層14をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
【0052】
なお、活性層14の成膜中および/または活性層14の成膜後に、活性層14の成膜面に酸素含有ラジカルを照射して、活性層14中の酸素空孔密度を制御する工程を含んでいても良い。
また、活性層14の成膜中および/または活性層14の成膜後に、オゾン雰囲気中にて活性層14の成膜面に紫外線を照射して、活性層14中の酸素空孔密度を制御する工程を含んでいても良い。
【0053】
−熱処理工程−
活性層14成膜後、乾燥雰囲気下において活性層14を300℃未満で熱処理する熱処理工程を行う。ただし、活性層14成膜後とは活性層14成膜工程の後であればどの工程の後でも良く、例えば活性層14成膜直後や、後述する電極形成後でも良いし、TFTアレイが完成した後でも良い。
【0054】
乾燥雰囲気とした理由は、ノーマリーオフ駆動のTFTを実現するためである。なお、乾燥雰囲気とは、雰囲気全体に含まれる水分含有量が露点温度換算で−36℃以下(絶対湿度0.21g/m−3以下)であり、ほぼ水分を含有しない雰囲気である事を意味する。
【0055】
300℃未満とした理由は、基板の選択性を広げるためである。
【0056】
そして、熱処理工程では、上述したように、熱処理時の酸素分圧Po2annealが−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように調整する。この範囲に調整することで、電界効果移動度が高くノーマリーオフ駆動するTFTを実現できる。
【0057】
熱処理工程時の熱処理温度は、ノーマリーオフ駆動のTFTを確実に得るという観点から、150℃超とすることが好ましい。さらに、熱処理温度は、移動度を高めるという観点から、250℃以下とすることが好ましい。さらにまた、熱処理温度は、200℃以下とすることが好ましい。200℃以下の低温領域とすることで、前記熱処理を適用可能な基板12の選択性が大幅に増大し、プラスチック等のフレキシブル基板上に形成したTFT等にも熱処理が適用し易くなる。
【0058】
なお、熱処理時の雰囲気は、酸素を含有していれば、他にアルゴンや窒素を含んでいてもよい。
【0059】
−その他−
活性層14の成膜工程後、或いは熱処理工程後に、活性層14上にソース・ドレイン電極16、18を形成するための導電膜を形成する。次いで導電膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極16およびドレイン電極18を形成する。この際、ソース・ドレイン電極16、18および図示しない、これらの電極に接続する配線を同時にパターンニングすることが好ましい。
ソース電極16およびドレイン電極18の導電膜の成膜はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0060】
ソース・ドレイン電極16、18および配線を形成した後、ゲート絶縁膜20を形成する。ゲート絶縁膜20はフォトリソグラフィーおよびエッチングによって所定の形状にパターンニング形成される。
ゲート絶縁膜20の成膜も同様に、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0061】
ゲート絶縁膜20を形成した後、ゲート電極22を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極22を形成する。この際、ゲート電極22およびゲート配線を同時にパターンニングすることが好ましい。
ゲート電極22の成膜も同様に、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
【0062】
以上の手順により、図1(A)に示すTFT10を作製することができる。本発明の実施形態に係るTFTは、電界効果移動度10cm2/Vs超、ノーマリーオフ特性を示すTFTが得られる。
【0063】
<応用>
以上で説明した本実施形態のTFTの用途には特に限定はないが、例えば電気光学装置(例えば液晶表示装置、有機EL(Electro Luminescence)表示装置、無機EL表示装置等の表示装置、等)における駆動素子、特に大面積デバイスに用いる場合に好適である。
更に実施形態のTFTは、樹脂基板を用いた低温プロセスで作製可能なデバイスに特に好適であり(例えばフレキシブルディスプレイ等)、X線センサなどの各種センサ、MEMS(Micro Electro Mechanical System)等、種々の電子デバイスにおける駆動素子(駆動回路)として、好適に用いられるものである。
【0064】
<電気光学装置及びセンサ>
【0065】
本実施形態の電気光学装置又はセンサは、前述の本発明の薄膜トランジスタを備えて構成される。
電気光学装置の例としては、表示装置(例えば液晶表示装置、有機EL表示装置、無機EL表示装置、等)がある。
センサの例としては、CCD(Charge Coupled Device)又はCMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサや、X線センサ等が好適である。
本実施形態のTFTを用いた電気光学装置およびセンサは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、電気光学装置(表示装置)の場合には表示特性、センサの場合には感度特性である。
以下、本実施形態によって製造される薄膜トランジスタを備えた電気光学装置又はセンサの代表例として、液晶表示装置、有機EL表示装置、X線センサについて説明する。
【0066】
<液晶表示装置>
図2に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図3にその電気配線の概略構成図を示す。
【0067】
図2に示すように、本実施形態の液晶表示装置100は、図1(A)に示したトップゲート構造でトップコンタクト型のTFT10と、TFT10のパッシベーション層102で保護されたゲート電極22上に画素下部電極104およびその対向上部電極106で挟まれた液晶層108と、各画素に対応させて異なる色を発色させるためのRGBカラーフィルタ110とを備え、TFT10の基板12側およびRGBカラーフィルタ110上にそれぞれ偏光板112a、112bを備えた構成である。
【0068】
また、図3に示すように、本実施形態の液晶表示装置100は、互いに平行な複数のゲート配線112と、該ゲート配線112と交差する、互いに平行なデータ配線114とを備えている。ここでゲート配線112とデータ配線114は電気的に絶縁されている。ゲート配線112とデータ配線114との交差部付近に、TFT10が備えられている。
【0069】
TFT10のゲート電極22は、ゲート配線112に接続されており、TFT10のソース電極16はデータ配線114に接続されている。また、TFT10のドレイン電極18はゲート絶縁膜20に設けられたコンタクトホール116を介して(コンタクトホール116に導電体が埋め込まれて)画素下部電極104に接続されている。この画素下部電極104は、接地された対向上部電極106とともにキャパシタ118を構成している。
【0070】
図2に示した本実施形態の液晶表示装置においては、トップゲート構造のTFT10を備えるものとしたが、本発明の表示装置である液晶表示装置において用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【0071】
本発明の実施形態に係るTFT10は高い移動度を有するため、液晶表示装置100において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、活性層のIGZOが非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。また、本発明によると、活性層14として低温(例えば300℃以下)での成膜が可能な非晶質IGZO膜を用いて薄膜トランジスタを作製することができるため、基板12としては樹脂基板(プラスチック基板)を用いることができる。従って、表示品質に優れフレキシブルな液晶表示装置を提供することができる。
【0072】
<有機EL表示装置>
図4に、本発明の電気光学装置の一実施形態のアクティブマトリックス方式の有機EL表示装置について、その一部分の概略断面図を示し、図5に電気配線の概略構成図を示す。
【0073】
有機EL表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の2種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を1本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリックス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
【0074】
本実施形態のアクティブマトリックス方式の有機EL表示装置200は、図1(A)に示したトップゲート構造のTFT10が、パッシベーション層202を備えた基板12上に、駆動用TFT204およびスイッチング用TFT206として備えられ、該TFT204および206上に下部電極208および上部電極210に挟まれた有機発光層212からなる有機EL発光素子214を備え、上面もパッシベーション層216により保護された構成となっている。
【0075】
また、図5に示すように、本実施形態の有機EL表示装置200は、互いに平行な複数のゲート配線220と、該ゲート配線220と交差する、互いに平行なデータ配線222および駆動配線224とを備えている。ここで、ゲート配線220とデータ配線222、駆動配線224とは電気的に絶縁されている。スイッチング用TFT10bのゲート電極22は、ゲート配線220に接続されており、スイッチング用TFT10bのソース電極16はデータ配線222に接続されている。また、スイッチング用TFT10bのドレイン電極18は駆動用TFT10のゲート電極22に接続されるとともに、キャパシタ226を用いることで駆動用TFT10aをオン状態に保つ。駆動用TFT10aのソース電極16は駆動配線224に接続され、ドレイン電極18は有機EL発光素子214に接続される。
【0076】
図4に示した本実施形態の有機EL装置においては、トップゲート構造のTFT10aおよび10bを備えるものとしたが、本発明の表示装置である有機EL装置において用いられるTFTは、トップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【0077】
本発明の実施形態に係るTFT10は高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明の実施形態によると、活性層14として低温(例えば300℃以下)での成膜が可能な非晶質IGZO膜を用いて薄膜トランジスタを作製することができるため、基板12として樹脂基板(プラスチック基板)を用いることができる。従って、表示品質に優れフレキシブルな有機EL表示装置を提供することができる。
【0078】
なお、図4に示した有機EL表示装置において、上部電極210を透明電極としてトップエミッション型としてもよいし、下部電極208およびTFTの各電極を透明電極とすることによりボトムエミッション型としてもよい。
【0079】
<X線センサ>
図6に、本発明のセンサの一実施形態であるX線センサについて、その一部分の概略断面図を示し、図7にその電気配線の概略構成図を示す。
【0080】
図6は、より具体的にはX線センサアレイの一部を拡大した概略断面図である。本実施形態のX線センサ300は基板12上に形成されたTFT10およびキャパシタ310と、キャパシタ310上に形成された電荷収集用電極302と、X線変換層304と、上部電極306とを備えて構成される。TFT10上にはパッシベーション膜308が設けられている。
【0081】
キャパシタ310は、キャパシタ用下部電極312とキャパシタ用上部電極314とで絶縁膜316を挟んだ構造となっている。キャパシタ用上部電極314は絶縁膜316に設けられたコンタクトホール318を介し、TFT10のソース電極16およびドレイン電極18のいずれか一方(図6においてはドレイン電極18)と接続されている。
【0082】
電荷収集用電極302は、キャパシタ310におけるキャパシタ用上部電極314上に設けられており、キャパシタ用上部電極314に接している。
X線変換層304はアモルファスセレンからなる層であり、TFT10およびキャパシタ310を覆うように設けられている。
上部電極306はX線変換層304上に設けられており、X線変換層304に接している。
【0083】
図7に示すように、本実施形態のX線センサ300は、互いに平行な複数のゲート配線320と、ゲート配線320と交差する、互いに平行な複数のデータ配線322とを備えている。ここでゲート配線320とデータ配線322は電気的に絶縁されている。ゲート配線320とデータ配線322との交差部付近に、TFT10が備えられている。
【0084】
TFT10のゲート電極22は、ゲート配線320に接続されており、TFT10のソース電極16はデータ配線322に接続されている。また、TFT10のドレイン電極18は電荷収集用電極302に接続されており、さらにこの電荷収集用電極302は、キャパシタ310に接続されている。
【0085】
本実施形態のX線センサ300において、X線は図6中、上部(上部電極306側)から照射され、X線変換層304で電子−正孔対を生成する。このX線変換層304に上部電極306によって高電界を印加しておくことにより、生成した電荷はキャパシタ310に蓄積され、TFT10を順次走査することによって読み出される。
【0086】
本発明の本実施形態に係るX線センサ300は、オン電流が高く、信頼性に優れたTFT10を備えるため、S/Nが高く、感度特性に優れているため、X線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。特に本発明の本実施形態に係るX線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が1台で行えるX線デジタル撮影装置に用いるのが好適である。さらにTFTにおける活性層14のIGZOが非晶質である場合には均一性に優れた画像が得られる。
【0087】
なお、図6に示した本実施形態のX線センサにおいては、トップゲート構造のTFTを備えるものとしたが、本発明のセンサにおいて用いられるTFTはトップゲート構造に限定されることなく、ボトムゲート構造のTFTであってもよい。
【実施例】
【0088】
以下に実験例を説明するが、本発明はこれら実施例により何ら限定されるものではない。
【0089】
本発明者らは、In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を用いた薄膜トランジスタの製造工程において、活性層成膜時の酸素分圧、及び成膜工程後に行う熱処理時の雰囲気、熱処理の温度を変化させ、300℃未満の熱処理における特定の条件範囲にて、良好な半導体特性が得られることを以下の実験を行い確認した。
【0090】
−酸化物半導体薄膜形成後の熱処理法の違いによる膜中水分量の違い−
<実験例1>
実験例1として、活性層として適用が可能なIGZOから成る酸化物半導体薄膜をノンドープのSi基板(三菱マテリアル社製)上にスパッタリング法により100nm成膜した。酸化物半導体薄膜のスパッタ条件は以下のとおりである。
【0091】
(酸化物半導体薄膜のスパッタ条件)
到達真空度;6×10−6Pa
成膜圧力;4.4×10−1Pa
成膜温度;室温
成膜室中の雰囲気の全圧に対する酸素分圧;0.50%
In2O3、Ga2O3、ZnOターゲットの投入電力比;31.0:61.0:20.0
【0092】
酸化物半導体薄膜を成膜後、酸素分圧制御炉中において全圧が大気圧で、アルゴンと酸素の分圧比Ar/O2=80/20(全体に対する酸素分圧Po2anneal=20%)の雰囲気下で200℃の熱処理を行った酸化物半導体薄膜を作製した。
【0093】
なお、上記熱処理における雰囲気はアルゴンと酸素はガスボンベから供給されており、実質的に水蒸気を含まない、雰囲気全体に含まれる水分含有量が露点温度換算で−36℃以下(絶対湿度0.21g/m−3以下)の乾燥雰囲気下での熱処理(ドライアニールと称す)に相当する。
【0094】
<比較例1>
比較例1として、熱処理条件以外は実験例1と同じ方法で酸化物半導体薄膜を作製した。具体的には、実験例1と同じ方法で酸化物半導体薄膜を成膜し、その後、当該酸化物半導体薄膜を、温度23℃で湿度66%の大気中(雰囲気全体に含まれる水分含有量が露点温度換算で16℃(絶対湿度13.6g/m−3))で、200℃の熱処理(ウェットアニールと称す)をした。
【0095】
<評価>
実験例1及び比較例1の酸化物半導体薄膜について、電子科学株式会社製昇温脱離ガス分析装置EMD−WA1000Sを用いて、室温から基板温度800℃までの昇温脱離ガス分析を行った。
【0096】
図8は、昇温脱離ガス分析の分析結果をグラフとして示す図であり、H2Oに相当するm/z=18の強度ピークについて、実験例1と比較例1とで比較した図である。
【0097】
図8に示すように、H2Oの脱離に相当する100℃〜200℃で観測される強度ピークが、ドライアニールをした実験例1の酸化物半導体薄膜の方が、ウェットアニールした比較例1のものと比較して、65%(2/3)程度に減少していることが分かった。即ち、実験例1の酸化物半導体薄膜の方が、膜中水分量が低いことが分かった。
【0098】
そこで、実験例1及び比較例1の酸化物半導体薄膜について、図8に示すグラフから、膜中水分量を算出した。算出では、実験例1及び比較例1の酸化物半導体薄膜から脱離するH2O分子の個数(M/z=18)の個数を検出した。その結果を表2に示す。
【0099】
【表2】
【0100】
表2より、比較例1より実験例1の方が膜中H2O分子が多いことが分かる。
【0101】
即ち、酸化物半導体薄膜形成後の熱処理の方法によって酸化物半導体薄膜中のH2O分子の個数に差が生じる事が分かった。特に、実験例1と比較例1においては、熱処理雰囲気が水分を含むか否かの違いがあることから、アニール雰囲気に含まれる水分量によって酸化物半導体膜中に含まれるH2O分子に差が生じることを意味している。
【0102】
−活性層膜中水分量の違いによるTFT特性の変化−
膜中の水分が異なる酸化物半導体薄膜を、TFTの活性層に用いたときにTFT特性にどのような影響を与えるか以下の実験を行い検証した。
【0103】
<実験例2>
実験例2として、ボトムゲート構造でトップコンタクト型のTFTを評価用サンプルとして作製した。
【0104】
図9(A)は実験例2のTFTの平面図であり、(B)は図9(A)に示すTFTのA−A線矢視断面図である。
【0105】
実験例2のTFT500は、具体的に以下のように作製した。
基板502として、100nmのSiO2の酸化膜504が表面上に形成された高濃度ドープされたp型シリコン基板(三菱マテリアル社製)を用いた。活性層506として基板502上にIn:Ga:Zn=1:1:1組成のIGZO層を45nm成膜した。IGZO層はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)法にて行った。IGZO層の詳細なスパッタ条件は実験例1の酸化物半導体薄膜の条件と同じである。
【0106】
活性層506形成後に、酸素分圧制御炉中において全圧が大気圧で、アルゴンと酸素の分圧比Ar/O2=80/20(全体に対する酸素分圧Po2anneal=20%)の雰囲気下において200℃でアニール処理を行った。アルゴンと酸素はガスボンベから供給されており、乾燥雰囲気下で熱処理を行っている。熱処理後、メタルマスクを介してTi/Au電極をそれぞれ10nm/40nmの厚みになるよう蒸着し、ソース・ドレイン電極510,512を形成した。以上により、チャネル長180μm、チャネル幅1mmの実験例2に係るボトムゲート型薄膜トランジスタ500を得た。即ち、実験例2は実験例1と同じく膜中にH2O分子を4.2×1020cm−3個含む酸化物半導体薄膜を活性層に備えた薄膜トランジスタである。
【0107】
<比較例2>
比較例2のTFTとして、熱処理を大気中(湿度66%)で行い、それ以外は全て同じ方法で作製したものを用意した。即ち、比較例2は比較例1と同じく膜中にH2O分子を4.4×1020cm−3個含む酸化物半導体薄膜を活性層に備えたTFTである。
【0108】
<評価>
上記実験例2及び比較例2のTFTについて、半導体パラメータ・アナライザー4156C(アジレントテクノロジー社製)を用い、トランジスタ特性(Vg−Id特性)および電界効果移動度μの測定を行った。測定結果を図10に示した。Vg−Id特性の測定は、ドレイン電圧(Vd)を10Vに固定し、ゲート電圧(Vg)を−15V〜+15Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにて行った。また、上記測定方法は以下の実験例においても同様に適用した。
【0109】
測定結果から算出した、実験例2及び比較例2のTFTの閾値電圧(Vth)及び電界効果移動度を表3に示す。閾値電圧(Vth)は飽和領域の電流値Idsatを計測し、Idsat=WCμsat(Vgs―Vth)2/2Lの式を用い算出した。ここで、Wは活性層のチャネル幅、Lは活性層のチャネル長さ、Cはゲート絶縁膜の単位面積あたりの静電容量、Vgsはゲート−ソース電極間にかかる電圧、μsatは飽和移動度である。また、移動度値は、Vd=1Vに固定し、ゲート電圧(Vg)を−15V〜+15Vの範囲内で掃引して測定したIdから、線形移動度を算出し記載している。
【0110】
【表3】
【0111】
図10及び表3から実験例2及び比較例2のTFTは共に、On/Off比が105を上回る良好なスイッチング特性を示している他、両者とも10cm2/Vsを超える高い移動度を示している。一方で、比較例2では閾値電圧が−10.5Vとノーマリーオン特性を示すことがわかった。
【0112】
一般的に低消費電力の観点から、ノーマリーオン駆動よりも、ノーマリーオフ駆動のTFTの方がより好ましいとされており、実験例1の方がより好ましい半導体特性を示すTFTであることが分かった。
【0113】
このような両者の特性の差異は熱処理の方法によるものであり、上記結果は熱処理雰囲気に含まれる水分が活性層に余剰キャリアを誘起する事を示唆するものである。
【0114】
従って、乾燥雰囲気下において熱処理することが所望の半導体特性を得るために極めて有効であることが分かった。
【0115】
また、実験例2及び比較例2のTFTの活性層膜中H2O分子個数の比較から、活性層膜中のH2O分子が4.4×1020cm−3個以上であるとノーマリーオン特性になることが分かった。従って、高移動度・ノーマリーオフ駆動を同時に実現するためには、乾燥雰囲気下において熱処理を行い、膜中H2O分子が4.2×1020cm−3個以下の酸化物半導体薄膜を活性層に用いることが有効であることが分かった。
【0116】
−アニール時の酸素分圧と活性層成膜時の導入酸素分圧−
次に、乾燥雰囲気下において行う熱処理において、熱処理時の酸素分圧及び、活性層成膜時の導入酸素分圧を系統的に変化させ、TFT特性の評価を行った。具体的には以下のサンプルを作製し、TFT特性の評価を行った。
【0117】
<実験例3〜8>
実験例1とはアニール条件のみが異なっており、熱処理時のAr/O2分圧を100/0、95/5、90/10、85/15、80/20、0/100(つまり酸素分圧Po2annealが0、5、10、15、20、100%。左から順に実験例3〜8)と系統的に変化させた6試料を作製した。
【0118】
<比較例3>
また、実験例3と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例3とした。
【0119】
<実験例9〜14>
実験例9〜14では、実験例1とは活性層成膜時の酸素分圧と、熱処理時の酸素分圧を変化させている。活性層成膜時の酸素分圧を2.0%にし、その他組成等の条件は変化させていない。スパッタ条件は実験例1と同じである。
【0120】
その上で、熱処理時の酸素分圧を0、5、10、15、20、100%(左から順に実験例9〜14)と系統的に変化させた6試料を作製した。
【0121】
<比較例4>
また、実験例9と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例4とした。
【0122】
<実験例15〜20>
実験例15〜20では、同様に、活性層成膜時の導入酸素分圧と、熱処理時の酸素分圧を変化させている。活性層成膜時の酸素分圧を6.3%にし、その他組成等の条件は変化させていない。スパッタ条件は実験例1と同じである。
【0123】
その上で、熱処理時の酸素分圧を0、5、10、15、20、100%(左から順に実験例15〜20)と系統的に変化させた6試料を作製した。
【0124】
<比較例5>
また、実験例15と同一の製造工程を行い、ウェットアニール処理を行って作製したTFTを比較例5とした。
【0125】
<評価>
これら実験例3〜20及び比較例3〜5においてVg−Id特性の測定を行ったものを図11A〜11Cに示す。また、熱処理時の酸素分圧及び、活性層成膜時の酸素分圧の条件、サンプル名、閾値電圧、及び電界効果移動度についてまとめたものを表4に示す。
【0126】
【表4】
【0127】
図11A〜C、表4より、幅広い酸素分圧範囲でノーマリーオフ駆動の素子が得られている事から、プロセスマージンが広い特性制御手法であることが分かった。特に、活性層の成膜条件によっては熱処理雰囲気に酸素を含まなくてもノーマリーオフ駆動の素子が得られた。これは乾燥雰囲気下での熱処理が、低温プロセスにおいて本質的に有効であることを意味している。
【0128】
具体的に、表4に示す結果から、ノーマリーオフ駆動で且つ電界効果移動度が10cm2/Vs以上のTFTは、図12に示す点線で囲まれる範囲であることが分かった。なお、図12は活性層成膜時の酸素分圧と熱処理時の酸素分圧との関係を示す図であり、本発明の実験例のうち図中○は、実施例となり、×は比較例となる。
そして、この範囲は、成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の範囲で表されることが分かった。
【0129】
また、特に成膜時の酸素分圧Po2depo(%)が0.50%以上であると、ノーマリーオフ駆動が得られる酸素分圧条件が十分広く、プロセスマージンの観点から好ましい。
【0130】
また、活性層成膜時の酸素分圧Po2depo(%)が6.3%の時には全てノーマリーオフ駆動が得られているものの、アニール時の酸素分圧が100%の時には移動度が低減することが分かった。従って活性層成膜時の酸素分圧Po2depo(%)は6.3%以下であることがより好ましい。
【0131】
−活性層成膜時の酸素分圧の下限値−
次に、活性層成膜時の酸素分圧Po2depo(%)の下限値について、IGZO膜のホール移動度を測定して決定した。
【0132】
<実験例21>
実験例21では、上記のようにTFTは作製せず、基板上に、成膜室中の雰囲気の全圧に対する酸素分圧Po2depo(%)を0.17%未満にして、組成比がIn:Ga:Zn=1:1:1のIGZO膜を成膜した。そして、この成膜した膜のホール移動度を測定した。同様に、上記のようにTFTは作製せず、基板上に、成膜室中の雰囲気の全圧に対する酸素分圧Po2depo(%)を0.50%にして、組成比がIn:Ga:Zn=1:1:1のIGZO膜を成膜した。そして、この成膜した膜のホール移動度を測定した。
2つのIGZO膜について、ホール移動度を測定した結果を表5に示す。
【0133】
【表5】
【0134】
表5より、成膜時酸素分圧が0.17%未満で成膜した場合、酸素分圧が0.50%で成膜した場合と比較して、同じ組成でもホール移動度が半分以下になることが分かった。そのため、成膜時酸素分圧は0.17%以上であることが好ましく、更にキャリア濃度制御と移動度の観点から、成膜時酸素分圧は0.50%以上であることがより好ましいことが確認できた。
【0135】
−熱処理時の温度依存性−
熱処理が異なる温度範囲においても有効であることを実証するため、熱処理時の温度を系統的に変化させたサンプルを作製し、Vg−Id特性の評価を行った。
【0136】
<実験例22〜24>
熱処理条件以外は実験例2と同様であり、熱処理の温度は150℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例22、23、24とした。
【0137】
<実験例25〜27>
熱処理条件以外は実験例2と同様であり、熱処理の温度は200℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例25、26、27とした。
【0138】
<実験例28〜30>
熱処理条件以外は実験例2と同様であり、熱処理の温度は250℃とした。熱処理時の酸素分圧は系統的に10%、20%、100%とし、それぞれ実験例28、29、30とした。
【0139】
<実験例31>
熱処理条件以外は実験例2と同様であり、熱処理の温度は300℃とした。熱処理時の酸素分圧は系統的に20%とし、実験例31とした。
【0140】
これら実験例22〜30(31は省略)においてVg−Id特性の測定を行った結果を図13A〜Cに示す。また、熱処理時の温度、熱処理時の酸素分圧の条件、サンプル名、閾値電圧、移動度についてまとめたものを表6に示す。
【0141】
【表6】
【0142】
図13A〜C、及び表6より、特に酸素分圧が100%の条件において150℃以上300℃未満の温度範囲では熱処理温度に依存せず、ノーマリーオフ駆動、移動度10cm2/Vs以上の良好なTFT特性を示すトランジスタが得られることがわかる。従って、乾燥雰囲気における熱処理によって300℃未満の幅広い温度範囲において所望の半導体特性を得ることが可能である。なお、150℃では、ノーマリーオフ駆動でないものものあるが、組成や成膜条件を適宜調整すれば、ノーマリーオフ駆動になるものと考える。
【0143】
−活性層の組成依存性−
そこで、活性層の組成が異なる場合においても有効であることを実証するため、活性層のIGZO組成を系統的に変化させたサンプルを作製し、Vg−Id特性と移動度の評価を行った。
【0144】
<実験例32〜36>
活性層の組成と熱処理条件以外は実験例2と同様であり、熱処理の温度は200℃とした。熱処理時の酸素分圧は20%とし、IGZO組成をGa/(In+Ga)比で0.25、0.375、0.625、0.75、0.9と変化させ、それぞれ実験例32〜36とした。
【0145】
【表7】
【0146】
表7に示す結果から、他の条件は考慮せず組成だけ考えると、Ga/(In+Ga)比が、0.375以上0.9以下の条件でノーマリーオフ駆動が可能であることが分かった。また、Ga/(In+Ga)比が、0.375以上0.625以下の条件でノーマリーオフ駆動、電界効果移動度10cm2/Vs以上が得られることが分かった。
【符号の説明】
【0147】
10,30,40,50 TFT(薄膜トランジスタ)
12 基板
14 活性層
100 液晶表示装置
200 有機EL表示装置
300 X線センサ(センサ)
500 ボトムゲート型薄膜トランジスタ(薄膜トランジスタ)
502 基板
506 活性層
【特許請求の範囲】
【請求項1】
In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、
前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う、
薄膜トランジスタの製造方法。
【請求項2】
前記成膜工程では、前記酸素分圧Po2depoを0.17%以上とする、
請求項1に記載の薄膜トランジスタの製造方法。
【請求項3】
前記成膜工程では、前記酸素分圧Po2depoを0.50%以上とする、
請求項2に記載の薄膜トランジスタの製造方法。
【請求項4】
前記成膜工程では、前記酸素分圧Po2depoを6.3%以下とする、
請求項1〜請求項3の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項5】
前記熱処理工程では、熱処理温度を150℃超とする、
請求項1〜請求項4の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項6】
前記熱処理工程では、熱処理温度を250℃以下とする、
請求項1〜請求項5の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項7】
前記酸化物半導体は、In,Ga,Zn及びOで構成され、前記Inのモル比と前記Gaのモル比との合計に対する前記Gaのモル比が0.375≦Ga/(In+Ga)≦0.625の関係を満たす、
請求項1〜請求項6の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項8】
前記成膜工程では、前記活性層を、スパッタリング法で成膜する、
請求項1〜請求項7の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項9】
請求項1〜請求項8の何れか1項に記載の薄膜トランジスタの製造方法を用いて作製した薄膜トランジスタであって、
前記活性層は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である、
薄膜トランジスタ。
【請求項10】
前記活性層は、可撓性を有する基板上に形成されている、
請求項9に記載の薄膜トランジスタ。
【請求項11】
請求項9又は請求項10に記載の薄膜トランジスタを備えた表示装置。
【請求項12】
請求項9又は請求項10に記載の薄膜トランジスタを備えたセンサ。
【請求項13】
請求項12に記載のセンサを備えたX線デジタル撮影装置。
【請求項1】
In,Ga及びZnのうち少なくとも2種類の元素とOで構成される酸化物半導体を主成分として含有する活性層を、少なくとも酸素を導入した成膜室内で成膜する成膜工程と、乾燥雰囲気下において前記活性層を300℃未満で熱処理する熱処理工程と、を有する薄膜トランジスタの製造方法であって、
前記成膜工程での前記成膜室中の雰囲気の全圧に対する酸素分圧をPo2depo(%)とし、前記熱処理工程中の雰囲気の全圧に対する酸素分圧をPo2anneal(%)としたときに、前記熱処理工程時の酸素分圧Po2anneal(%)が、−20/3Po2depo+40/3≦Po2anneal≦−800/43Po2depo+5900/43の関係を満たすように前記成膜工程と前記熱処理工程とを行う、
薄膜トランジスタの製造方法。
【請求項2】
前記成膜工程では、前記酸素分圧Po2depoを0.17%以上とする、
請求項1に記載の薄膜トランジスタの製造方法。
【請求項3】
前記成膜工程では、前記酸素分圧Po2depoを0.50%以上とする、
請求項2に記載の薄膜トランジスタの製造方法。
【請求項4】
前記成膜工程では、前記酸素分圧Po2depoを6.3%以下とする、
請求項1〜請求項3の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項5】
前記熱処理工程では、熱処理温度を150℃超とする、
請求項1〜請求項4の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項6】
前記熱処理工程では、熱処理温度を250℃以下とする、
請求項1〜請求項5の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項7】
前記酸化物半導体は、In,Ga,Zn及びOで構成され、前記Inのモル比と前記Gaのモル比との合計に対する前記Gaのモル比が0.375≦Ga/(In+Ga)≦0.625の関係を満たす、
請求項1〜請求項6の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項8】
前記成膜工程では、前記活性層を、スパッタリング法で成膜する、
請求項1〜請求項7の何れか1項に記載の薄膜トランジスタの製造方法。
【請求項9】
請求項1〜請求項8の何れか1項に記載の薄膜トランジスタの製造方法を用いて作製した薄膜トランジスタであって、
前記活性層は、昇温脱離ガス分析により観測されるH2O分子の個数が4.2×1020cm−3以下である、
薄膜トランジスタ。
【請求項10】
前記活性層は、可撓性を有する基板上に形成されている、
請求項9に記載の薄膜トランジスタ。
【請求項11】
請求項9又は請求項10に記載の薄膜トランジスタを備えた表示装置。
【請求項12】
請求項9又は請求項10に記載の薄膜トランジスタを備えたセンサ。
【請求項13】
請求項12に記載のセンサを備えたX線デジタル撮影装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図12】
【図13A】
【図13B】
【図13C】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図12】
【図13A】
【図13B】
【図13C】
【公開番号】特開2012−191072(P2012−191072A)
【公開日】平成24年10月4日(2012.10.4)
【国際特許分類】
【出願番号】特願2011−54718(P2011−54718)
【出願日】平成23年3月11日(2011.3.11)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【Fターム(参考)】
【公開日】平成24年10月4日(2012.10.4)
【国際特許分類】
【出願日】平成23年3月11日(2011.3.11)
【出願人】(306037311)富士フイルム株式会社 (25,513)
【Fターム(参考)】
[ Back to top ]