【課題】 Ｓｉ又はＧｅの高い含有量を有する高ｋ誘電体を絶縁中間層と組み合わせることによって、及び／又は、チャネル工学処理によって、閾値電圧及びフラットバンド電圧のシフトを低減させること。
【解決手段】 ＳｉＯ_２より大きい誘電率、及び、５０％を超えるＧｅ又はＳｉ含有量を有する誘電体材料と、材料スタック工学処理によって閾値電圧／フラットバンド電圧を調整するための少なくとも１つの他の手段とを含む、半導体構造体、特にｐＦＥＴが提供される。本発明において考慮される他の手段は、例えば、電荷を固定するために誘電体の上に絶縁中間層を用いること、及び／又は、工学処理されたチャンネル領域を形成することを含む。本発明はまた、このようなＣＭＯＳ構造体を製造する方法にも関する。 （もっと読む）

【課題】 コンタクト間隔及び寄生容量の問題に対する解決策を提供する、改善されたＦＥＴ設計を構築する。
【解決手段】 本発明は、下方の第１の誘電体層内に配置された下部と上方の第２の誘電体層内に配置された上部とを有する逆ソース／ドレイン金属コンタクトを含む電界効果トランジスタ（ＦＥＴ）に関する。逆ソース／ドレイン金属コンタクトの下部は、上部より大きい断面積を有する。好ましくは、逆ソース／ドレイン金属コンタクトの下部は、約０．０３μｍ^２から約３．１５μｍ^２の範囲の断面積を有し、こうした逆ソース／ドレイン金属コンタクトは、約０．００１μｍから約５μｍの範囲の距離だけ、ＦＥＴのゲート電極から間隔を空けて配置される。 （もっと読む）

【課題】チャネル層として酸化亜鉛を用いたトランジスタにおいて、チャネル層界面における電荷整合性および格子整合性を向上させる。
【解決手段】基板２上に形成したバッファ層３上に、酸化亜鉛をエピタキシャル成長させ、チャネル層４を形成する。さらに、その上に、Ｍｇ_1-xＣａ_xＯをエピタキシャル成長させて界面改質層７を形成し、界面改質層７を介してゲート絶縁層８およびゲート電極９を形成する。 （もっと読む）

【課題】 発光ダイオードのような半導体装置の製造に組み込まれている特定の材料を含む半導体材料上に設けることができる実効的なオーム接触構造を提供する。
【解決手段】 本発明のオーム接触構造は、p型GaNに基づく材料からなる層（225、350、425、550）と、金属接触をもたらすように構成されている金属からなる層（205、305、405、505）と、第１のVI族元素からなるp型II-VI族化合物半導体材料からなり、p型GaNに基づく材料からなる層に隣接して位置する第１の層（220、345、420、545）と、第１のVI族元素とは異なる第２のVI族元素からなるp型II-VI族化合物半導体材料からなり、金属からなる層に隣接して位置する第２の層（220、345、420、545）とからなる。 （もっと読む）

【課題】膜パターンの機能（導電膜の場合は導電性）を阻害させることなく、基体に対する密着力が高い膜パターンを、液滴吐出法により提供する。
【解決手段】基板上にインクジェットから液滴を吐出し、乾燥固化し、密着性機能を持つドットアレイ１０を形成する。このときドット直径以上のピッチで形成する。密着性機能を持つドットアレイの周りに導電性機能を持つドットアレイ１１をドット直径以上のピッチで液滴吐出し、乾燥固化する。この後、導電性機能を持つドットの間にドットが一部重ねて連結するように導電性機能を持つドットアレイ１２，１３，１４を同様の方法で形成する。密着性機能を持つドットアレイは機能性ドットアレイは基体表面に選択的に形成できるので、表面に電極等が形成されている基板にも適用できる。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、透明基板に遮光性を持たせてウェハ検出を容易にするとともに、微細なリソグラフを可能にする。
【解決手段】 透明基板１或いは透明半導体層２の表面及び裏面の少なくとも一方に、少なくとも一辺の長さが１μｍ以下の微細加工領域４を除いた領域に可視光を遮光する遮光膜３を設けて、プロセス装置におけるセンサによるウェハ検知が可能になるとともに、露光時に透明基板１の裏面から露光光６の反射が軽減され、開口の広がりを最小限にとどめる。 （もっと読む）

【課題】 成膜中及び成膜後の雰囲気からの水分や酸素の吸着及び拡散を抑制し、全体として高比誘電率を有する絶縁層を提供することを目的とする。
【解決手段】 チャネルとチャネル上に絶縁層を有するトランジスタ１であって、絶縁層はチャネル側から第１の絶縁層５、第２の絶縁層４、第３の絶縁層３を有しており、第２の絶縁層４が第１の絶縁層５及び第３の絶縁層３よりも比誘電率が高く、第１の絶縁層５と第２の絶縁層４及び第２の絶縁層４と第３の絶縁層３各々の界面にはアモルファス領域が存在する。 （もっと読む）

【課題】 応力が加えられたゲート金属シリサイド層を含む高性能の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び高性能ＭＯＳＦＥＴを製造する方法を提供すること。
【解決手段】 本発明は、ソース領域、ドレイン領域、チャネル領域、ゲート誘電体層、ゲート電極及び１つ又は複数のゲート側壁スペーサを備えた少なくとも１つの電界効果トランジスタ（ＦＥＴ）を含む半導体デバイスに関する。このようなＦＥＴのゲート電極は、１つ又は複数のゲート側壁スペーサによって横方向に制限され、かつ、ＦＥＴのチャネル領域内に応力を生じさせるように配置され構成される内因性応力が加えられたゲート金属シリサイド層を含む。半導体デバイスは、少なくとも１つのｐ−ＦＥＴを含むことが好ましく、ｐ−チャネルＦＥＴは、１つ又は複数のゲート側壁スペーサによって横方向に制限され、かつ、ＦＥＴのｐ−チャネル内に圧縮応力を生じさせるように配置され構成される内因性応力が加えられたゲート金属シリサイド層を備えたゲート電極を有することがより好ましい。 （もっと読む）

【課題】 ソース／ドレイン接合における接合リーク電流を抑制しつつ、バックゲートバイアスをトランジスタごとに個別に制御する。
【解決手段】 不純物のイオン注入を半導体基板１１に局所的に行い、ウェル１２ａ、１２ｂを半導体基板１１に形成してから、半導体基板１１の表面に絶縁層１３を形成し、単結晶半導体層２３を介して半導体基板１１上の絶縁層１３上に半導体基板２１を貼り合わせた後、多孔質層２２をエッチング除去することにより、多孔質層２２を境界として半導体基板２１を単結晶半導体層２３から剥離する。
（もっと読む）

【課題】低動作電圧を実現することができ、信頼性の向上が可能な半導体素子を提供する。
【解決手段】ｐ型窒化物半導体層と、窒化物半導体層表面上の酸化パラジウム膜３０を含むｐ側電極１８とを備える。 （もっと読む）

【課題】 蒸着リフトオフという高価な工程を使用せずに、ゲート電極、ソース電極およびドレイン電極の位置合わせ精度を向上させ、ゲート電極に対するソース電極およびドレイン電極の重なりを小さい薄膜トランジスタ製造方法の提供。
【解決手段】本発明の薄膜トランジスタの製造方法は、透明絶縁基板上にゲート電極を形成する工程と、前記透明絶縁基板と前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、半導体層を形成する工程と、レジストを塗布する工程と、裏露光によって前記ゲート電極に自己整合したレジストパターンを形成する工程と、ソース電極とドレイン電極を形成する工程と、レジストを除去する工程とを少なくとも有する薄膜トランジスタの製造方法であって、前記ソース電極とドレイン電極を形成する工程が、金属ナノ粒子を含む液体を塗布する工程を含む。 （もっと読む）

ドーパントによる結晶の歪み・欠陥が生じず、発光効率が高く、不要な波長の発光が無く、発光波長を広く選択できる、発光ダイオードを提供する。ドーパントを添加しない同時二極性半導体を発光層とし、これに電子注入用電極すなわちｎ電極と、正孔注入用電極すなわちｐ電極とを接合して、発光ダイオードとした。
（もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な半導体装置、表示装置及びその作製技術を提供することを目的とする。また、それらの半導体装置、表示装置を構成する配線等のパターンを、所望の形状で制御性よく形成できる技術を提供することも目的とする。
【解決手段】節を有する形状の導電層を、均一な間隔をもって隣接して形成する。隣接する導電層において、吐出する液滴の中心の位置が線幅方向に一致しないように、配線の長さ方向にずらして吐出する。液滴の中心がずれているので、導電層同士の線幅の最大個所（節の最大値）同士が隣接することがなく、より狭い間隔に隣接して設けることができる。 （もっと読む）

【課題】 ゲート誘電体等の誘電体の上に直接ゲート金属または他の導体材料または半導体材料を電気めっきするための方法を提供する。
【解決手段】 この方法は、基板、誘電体の層、および電解液または溶融物を選択することを含み、基板、誘電体層、および電解液または溶融物の組み合わせによって、基板から誘電体層を介して電解液または溶融物へと電気化学電流を流すことができる。また、誘電体貫通電流を用いて誘電体の電気化学的な変更を行うための方法も提供する。 （もっと読む）

【課題】 高ｋ誘電体及び界面層を含むゲート・スタック上に、熱的に安定した新しい金属化合物を提供すること。
【解決手段】 高ｋ誘電体及び界面層を含むゲート・スタック上に、約４．０ｅＶから約４．５ｅＶまで、好ましくは約４．３ｅＶの仕事関数を有する、熱的に安定したｎ型金属であるＨｆＳｉＮを含む金属化合物である。さらに、（約１０００℃のオーダーの）高温でＨｆＳｉＮ／高ｋ誘電体／界面層のスタックをアニールした後、界面層が減少され、よって、ゲート・スタックは、ＴａＳｉＮを用いて達成することができない、非常に薄い等価酸化物厚（伝統的には、１２Å）をもたらす。 （もっと読む）

【課題】
高誘電率のＳｉＯ_２ゲート積層体上に熱的に安定したｐ型金属炭化物としてＴｉＣを製造する方法を提供する。
【解決手段】
本発明の金属化合物は、ＴｉＣを含み、約４.７５乃至約５.３ｅＶ、望ましくは、約５ｅＶの仕事関数を有し且つ高誘電率の誘電体および界面層を含むゲート積層体上で熱的に安定する。更に、そのＴｉＣ金属化合物は、非常に意欲的な等価酸化膜厚（ＥＯＴ）およびｐ型金属酸化物半導体（ｐＭＯＳ）装置における１４Åよりも小さい反転層厚へのスケーリングを可能にする１０００℃においても非常に効率的な酸素拡散バリアである。 （もっと読む）

【課題】 パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成できるようにする。
【解決手段】 不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成し、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成し、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去し、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。 （もっと読む）

ＩＩ−ＶＩ族化合物半導体におけるｐ型オーミック接触電極の形成手法として、低抵抗で安定かつ毒性がなく生産性にすぐれた電極を形成する材料を提供し、すぐれた半導体素子を提供する。組成式Ａ_ＸＢ_ＹＣ_Ｚ（Ａ：１Ｂ族金属元素から選ばれる少なくとも１種の元素、Ｂ：８族金属元素から選ばれる少なくとも１種の元素、Ｃ：ＳあるいはＳｅから選ばれる少なくとも１種の元素）で示される材料からなる半導体電極材料とした。ただし、Ｘ，Ｙ，ＺはＸ＋Ｙ＋Ｚ＝１であり、０．２０≦Ｘ≦０．３５，０．１７≦Ｙ≦０．３０，０．４５≦Ｚ≦０．５５とする。
（もっと読む）

本発明では液滴吐出装置から吐出された液滴が基板に着弾した後の位置制御を改善することが可能なパターンの作製方法を提供する。また着弾後の液滴位置精度を改善することが可能な液滴吐出装置を提供する。更には、本発明の液滴吐出装置を用いた半導体装置の製造方法を提供する。
本発明は、吐出部から吐出された液滴、又は液滴を着弾する基板にレーザ光を照射して、液滴の着弾位置を制御することを特徴とする。本発明によりフォトリソグラフィー工程を用いることなくパターンを形成することが可能である。
（もっと読む）

（ａ）再配置可能なアパーチャマスクを基板の近くに配置する工程と、（ｂ）基板の部分を表面改質処理に選択的に曝す工程であって、曝された部分が、アパーチャマスクの１つ以上のアパーチャによって画定される工程とによって表面改質をパターン化する方法。 （もっと読む）