スイッチング素子は、第１の部分と第２の部分とを有する第１の半導体層と、第１の部分と第２の部分とを有する第２の半導体層と、上記第１の半導体層と上記第２の半導体層との間に配置される絶縁層と、上記第１の半導体層の上記第１の部分と接触して第１の接合部を形成するとともに、上記第２の半導体層の上記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、上記第１の半導体層の上記第２の部分と接触して第３の接合部を形成するとともに、上記第２の半導体層の上記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、上記第１の接合部と上記第４の接合部とはショットキー接触部であり、上記第２の接合部と上記第３の接合部はオーミック接触部である。
（もっと読む）

マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含み、該アニール工程は、不活性ガスの存在下で前記積層体を加熱する工程を含むことができ、前記積層体はカドミウムおよび錫を含む層を含む。
（もっと読む）

【課題】ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する高ｋゲート誘電体の提供。
【解決手段】高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ＋２／ｙＭ_ｘＯ_ｙ→２ｘ／ｙＭ＋ＳｉＯ_２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）の変動が抑制される。 （もっと読む）

本発明は、特に光電子工学、太陽光技術、およびセンサ技術の電子部品において使用するための透明な整流性接触構造ならびにその製造方法に関する。本発明による透明な整流性接触構造は、下記の構成要素：ａ）透明な半導体、ｂ）金属酸化物、金属硫化物、および／または金属窒化物から成り、透明で絶縁性でなく伝導性でなく、固有抵抗が好ましくは１０^２Ωｃｍ〜１０^７Ωｃｍの範囲内である層、およびｃ）透明な導電体から成る層を有し、層ｂ）は半導体ａ）と層ｃ）の間に形成されており、この層ｂ）の組成は特許明細書の中で詳しく定義されている。 （もっと読む）

【課題】 非対称型半導体デバイス、及びその製造の際にスペーサ・スキームを用いる方法を提供する
【解決手段】 高ｋゲート誘電体の表面上に配置された非対称型ゲート・スタックを含む半構造体が提供される。非対称型ゲート・スタックは、第１の部分と第２の部分とを含み、第１の部分は、第２の部分とは異なる閾値電圧を有する。本発明の非対称型ゲート・スタックの第１の部分は、下から上に、閾値電圧調整材料及び少なくとも第１の導電性スペーサを含み、本発明の非対称型ゲート・スタックの第２の部分は、ゲート誘電体の上の少なくとも第２の導電性スペーサを含む。幾つかの実施形態において、第２の導電性スペーサは、下にある高ｋゲート誘電体と直接接触しており、他の実施形態においては、第１及び第２の導電性スペーサは、前記閾値電圧調整材料と直接接触している。 （もっと読む）

半導体材料の１つの面上に化学的無電解プロセスによって所望の接点材料の酸化物を堆積させる工程と、所望の接点材料の接点を製造するために化学的無電解プロセスによって酸化物を還元する工程とを含む、半導体材料上に電気接点構造を製造する方法が記載される。このような電気接点構造を組み込んでいる半導体素子およびこのような電気接点構造を組み込んでいる半導体素子を製造する方法も記載される。 （もっと読む）

【課題】ｐ型電極のコンタクト抵抗を低減することができる窒化物半導体装置の製造方法を提供する。
【解決手段】ｎ型ＧａＮ基板上に、Ｖ族原料としてアンモニアとヒドラジン誘導体を用いて、ｐ型ＧａＮ層（ｐ型窒化物半導体層）を形成する。次に、ｐ型ＧａＮ層にオーミック接触するｐ側電極を形成する。ｐ型ＧａＮ層を形成した後に４５０℃より高い温度で熱処理を行わない。これにより、ｐ側電極５８のコンタクト抵抗を低減することができる。従って、動作電圧を低くすることができるため、発熱による電力消費を低減することができ、高出力でも劣化の少ない長寿命の半導体レーザーを得ることができる。また、コンタクト抵抗が低いため、高速の応答が可能になる。さらに、高温の熱処理を必要としないため、プロセス変動の影響を受けにくく、歩留まりを向上させることができ、低コスト化が可能になる。 （もっと読む）

【課題】接続する素子の駆動電圧によってトランジスタのドレイン電圧が決定される。トランジスタの小型化にともないドレイン領域に集中する電界強度が高まり、ホットキャリアが生成し易くなる。ドレイン領域に電界が集中し難いトランジスタを提供することを課題の一とする。また、トランジスタを有する表示装置を提供することを課題の一とする。
【解決手段】高い導電率を有する第１配線層および第２配線層の端部とゲート電極層の重なりをなくすことにより、第１電極層及び第２電極層近傍に電界が集中する現象を緩和してホットキャリアの発生を抑制し、加えて第１配線層および第２配線層より高抵抗の第１電極層および第２電極層をドレイン電極層として用いてトランジスタを構成する。 （もっと読む）

【課題】ウルツ鉱構造の化合物半導体を用いてノーマリ・オフの化合物半導体電子デバイスを提供する。
【解決手段】キャリア走行半導体層１５はスペーサ半導体層１７と支持体１３との間に位置する。基準軸Ｎｘは、支持体１３のウルツ鉱のｃ軸に直交する。電子デバイス１１では、基準軸Ｎｘに直交した基準平面Ｒ２に沿ってヘテロ接合が延びるので、ピエゾ電界Ｐｚが基準平面Ｒ２に平行な方向に向く。ピエゾ電界Ｐｚはヘテロ接合２１に沿って延在する内部電界として働き、これはヘテロ接合２１の二次元キャリアに作用して、ゲート電極１９直下のヘテロ接合における電子濃度が調整される。内部電界の働きによりゲート電極１９にゼロボルトが印加されるとき、二次元電子はゲート電極１９直下のヘテロ接合２１のバンドの屈曲部に実質的に蓄積されず、電子デバイス１１はノーマリ・オフ特性を有する。 （もっと読む）

【課題】相異なるスレショルド電圧を有する電界効果トランジスタを提供する。
【解決手段】ドープ半導体ウエル上に、複数種のゲート・スタック（１００〜６００）が形成される。ドープ半導体ウエル（２２、２４）上に、高誘電率（ｈｉｇｈ−ｋ）ゲート誘電体（３０Ｌ）が形成される。一つのデバイス領域中に金属ゲート層（４２Ｌ）が形成され、他のデバイス領域（２００、４００、５００、６００）ではｈｉｇｈ−ｋゲート誘電体は露出される。該他のデバイス領域中に、相異なる厚さを有するスレショルド電圧調整酸化物層が形成される。次いで、スレショルド電圧調整酸化物層を覆って導電性ゲート材料層（７２Ｌ）が形成される。電界効果トランジスタの一つの型は、ｈｉｇｈ−ｋゲート誘電体部分を包含するゲート誘電体を包含する。電界効果トランジスタの他の型は、ｈｉｇｈ−ｋゲート誘電体部分と、相異なる厚さを有する第一スレショルド電圧調整酸化物部分とを包含するゲート誘電体を包含する。相異なるゲート誘電体スタックと、同一のドーパント濃度を有するドープ半導体ウエルを用いることによって、相異なるスレショルド電圧を有する電界効果トランジスタが提供される。 （もっと読む）

【課題】歩留まりの低下を防止して、製造工程の簡素化を図ることが可能になるとともに、製造コストの低減を図ることができる表示装置及びその製造方法を提供することを目的とする。
【解決手段】半導体ナノワイヤ３とリフトオフレジスト１２と金属膜１３とが形成された基板１を、気体のマイクロバブルが混合された液体により構成された剥離液に浸漬させることにより、リフトオフレジスト１２とともにリフトオフレジスト１２上の金属膜１３を剥離して、基板２上に金属膜１３からなる所定のパターンを形成する。 （もっと読む）

【課題】ソース電極とドレイン電極を均一且つ効率的に製造でき、薄膜トランジスタの半導体特性を低下させない薄膜トランジスタアレイ及びその製造方法を提供する。
【解決手段】基板１上にスキャンライン２を形成する工程と、外部接続用開口部１１以外の領域に絶縁層２を形成する工程と、塗布型電極材料を全面に塗布、焼成して塗布電極層を形成した後にエッチングして少なくともソース電極４ｓ及びドレイン電極４ｄを形成する工程と、ソース電極４ｓ及びドレイン電極４ｄとを跨ぐ半導体層５を形成する工程と、封止層６を、外部接続用開口部１１に露出しているスキャンライン２ａ上には少なくとも形成しないようにして形成する工程と、封止層６上に表示電極層８を形成した後にエッチングして表示電極８を形成する工程とを有する。この場合において、表示電極形成時のエッチングにより、外部接続用開口部１１に露出しているスキャンライン２ａ上に残った余分な塗布電極層を除去する。 （もっと読む）

【課題】本発明は、一つの実施形態において半導体デバイスを形成する方法を提供する。
【解決手段】該方法は、第一導電型領域および第二導電型領域を包含する基板を用意するステップと、基板の第一導電型領域および第二導電型領域の上のゲート誘電体とＨｉｇｈ−ｋの該ゲート誘電体上を覆う第一金属ゲート導体を包含するゲート・スタックを形成するステップと、第一金属ゲート導体の第一導電型領域中に所在する部分を除去して、第一導電型領域中に所在するゲート誘電体を露出するステップと、基板に対し窒素ベース・プラズマを印加するステップであって、窒素ベース・プラズマは、第一導電型領域中に所在するゲート誘電体を窒化し、第二導電型領域中に所在する第一金属ゲート導体を窒化する、該印加するステップと、少なくとも第一導電型領域中に所在するゲート誘電体上を覆う第二金属ゲート導体を形成するステップと、を含む。 （もっと読む）

【課題】 自己整合型ショットキー・ダイオード及びその製造方法を提供する
【解決手段】 ショットキー障壁ダイオードは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板内の第２の導電型のドーピングを有するドープ保護環（リング）を含み、さらにダミー・ゲート電極の一方の側の、第２の導電型とは反対型の第１の導電型のドーピングを有する第１導電型ドープ半導体領域を含み、そしてショットキー障壁構造部は他方の側がドープ保護環により囲まれる。ショットキー障壁領域は、側部をダミー・ゲート電極及びドープ保護環により囲むことができる。ドープ保護環は、第２の導電型のドーピングを有するゲート側第２導電型ドープ半導体領域の非金属化部分を含む。ショットキー障壁領域は、側部を、ゲート側ドープ半導体領域及びＳＴＩ側ドープ半導体領域を含むドープ保護環により囲むことができる。ショットキー障壁ダイオードの設計構造体もまた提供する。 （もっと読む）

【課題】ノーマリオフのHEMTを得ることが困難であった。
【解決手段】本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。第２の電子供給層３３に凹部７が形成され、この凹部７に絶縁膜１１とｐ型金属酸化物半導体膜１２とゲート電極１０との積層体が配置されている。正孔濃度の高いｐ型金属酸化物半導体膜１２はノーマリオフ特性に寄与し且つゲートリーク電流の低減に寄与する。絶縁膜１１はゲートリーク電流の低減に寄与する。 （もっと読む）

【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ型の電界効果半導体装置及びその製造方法を提供すること。
【解決手段】電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、前記主半導体領域の一方の主面上に配置された第１の主電極６と、前記主半導体領域の一方の主面上に前記第１の主電極６から離間して配置された第２の主電極７と、前記主半導体領域の一方の主面上における前記第１の主電極と前記第２の主電極との間に配置されたゲート電極８と、前記主半導体領域と前記ゲート電極８との間に配置された金属酸化物半導体膜１０とを備えている電界効果半導体装置の製造方法であって、前記金属酸化物半導体膜１０を構成する金属材料を含有する薄膜を、前記主半導体領域上に蒸着させることを特徴とする電界効果半導体装置の製造方法。 （もっと読む）

【課題】ＳＯＩ基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第１のドープされた半導体領域１８及び反対導電型のドーパントを含む第２のドープされた半導体領域２８がＳＯＩ基板の埋め込み絶縁層２０の直下に形成される。第１のドープされた半導体領域１８及び第２のドープされた半導体領域２８は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、０．６Ｖ乃至０．８Ｖを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第１及び第２のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】ゲート絶縁層の厚さを大きくすることが容易であり、ゲート絶縁層の影響によるチャネル層の半導体特性の劣化が防止された薄膜トランジスタを提供する。
【解決手段】基板１上にソース電極５及びドレイン電極６を間隔をあけて形成し、次いでこれらソース電極５、ドレイン電極６及び基板１の上に、酸化物半導体層よりなる半導体層４を形成する。この半導体層４の上に有機絶縁層よりなる絶縁層３を形成し、次いでこの絶縁層３上にゲート電極２を形成して、トップゲート構造の薄膜トランジスタ１０を得る。酸化物半導体層を形成した後に有機絶縁層を形成するため、酸化物半導体層の形成時に有機絶縁層中の有機物が酸化物半導体層に混入して半導体特性が劣化することが防止される。有機絶縁層は、金属酸化物絶縁層と比べて、厚さを大きくして耐電圧特性を向上させることが非常に容易である。 （もっと読む）

パターンが形成された基板上に金属を堆積させる方法および装置を提供する。金属層が，第１のエネルギーを有する物理蒸着工程で形成される。第２のエネルギーを用いて金属層上に第２の物理蒸着工程が行われ、ここで、堆積層は、脆性および塑性表面修正工程の相互作用を受け、基板上にほぼ同形の金属層が形成される。
（もっと読む）