高ｋゲート誘電体のための、不純物酸素を捕捉する半導体構造および該構造を形成する方法（高ｋゲート誘電体のための捕捉金属スタック）
【課題】ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する高ｋゲート誘電体の提供。
【解決手段】高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ＋２／ｙＭｘＯｙ→２ｘ／ｙＭ＋ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）の変動が抑制される。
【解決手段】高ｋゲート誘電体３０と、下部金属層４０、捕捉金属層５０、および上部金属層６０を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ＋２／ｙＭｘＯｙ→２ｘ／ｙＭ＋ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）の変動が抑制される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスに関し、具体的には、高ｋゲート誘電体上の電極中に含まれる金属ゲート・スタックおよび該スタックの製造方法に関する。
【背景技術】
【０００２】
先端的な電界効果トランジスタの性能を向上する上で、ゲート誘電体のスケーリングは難題である。酸化ケイ素ベースのゲート誘電体を用いている電界効果トランジスタでは、ゲート誘電体の厚さが減ずるにつれて該ゲート誘電体を通り抜けるリーク電流が指数関数的に増大する。通常、かかるデバイスは、酸化ケイ素ゲート誘電体の厚さが１．１ｎｍ以下ではリークが大きすぎて高い性能は提供できない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
高ｋゲート誘電体は、ゲート・リーク電流を過度に増大させることなくゲート誘電体の厚さをスケール・ダウンする手段を提供してくれる。しかしながら、高ｋゲート誘電体材料はゲート電極またはゲート・スペーサを介して拡散してくる酸素と反応するので、高ｋゲート誘電体材料の等価酸化膜厚（ＥＯＴ：ｅｆｆｅｃｔｉｖｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ）は変動しやすい。高温処理ステップ過程における、シリコン基板と高ｋゲート誘電体との間での酸化ケイ素界面層の再成長は、等価酸化膜厚をうまくスケールするための重大な障害である。具体的には、高ｋゲート誘電体と金属ゲートとの典型的なスタックは、酸素雰囲気下での高温アニールの影響を受けやすいことが知られている。酸素雰囲気中でのかかる高温アニールは、酸化ケイ素界面層の再生をもたらし、電界効果トランジスタの閾値電圧の不安定さを生じさせる。
【課題を解決するための手段】
【０００４】
本発明は、高ｋゲート誘電体と、下部金属層、捕捉金属層、および上部金属層を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）は低減され、電界効果トランジスタは、ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する。
【０００５】
本発明のある態様によって半導体構造が提供され、該構造は、半導体材料を包含する半導体基板と、７．５より大きい誘電率有し該半導体基板上に配置された高誘電率（高ｋ）誘電体層を包含するゲート誘電体と、該ゲート誘電体に隣接している下部金属層、該下部金属に隣接する捕捉金属層、および該捕捉金属層に隣接する上部金属層を包含する、ゲート誘電体に隣接するゲート電極とを含み、該捕捉金属層は、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（前式のＭ）を包含し、該金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である。
【０００６】
本発明の別の態様によって半導体構造を形成する方法が提供され、該方法は、７．５より大きい誘電率を有する高誘電率（高ｋ）誘電体層を包含するゲート誘電体を半導体基板上に形成するステップと、底部から上方向に、下部金属層、捕捉金属層、および上部金属層を包含するスタックを形成するステップであって、該補足金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、該下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに該上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である、上記形成するステップと、ゲート電極およびゲート誘電体を形成するステップであって、ゲート電極は上記スタックにパターン形成することによって形成され、ゲート電極は高ｋ誘電体層の一部を包含する、上記形成するステップと、を含む。
【図面の簡単な説明】
【０００７】
【図１】本発明による、高ｋ誘電体層、下部金属層、捕捉金属層、上部金属層、および多結晶半導体層を形成した後の第一例示的半導体構造の垂直断面図である。
【図２】本発明による、ゲート誘電体およびゲート電極をパターン形成した後の該第一例示的半導体構造の垂直断面図である。
【図３】ゲート・スペーサと、ソースおよびドレインの拡張領域とを形成した後の該第一例示的半導体構造の垂直断面図である。
【図４】シリサイド域、誘電体材料層、および接続ビアを形成した後の該第一例示的半導体構造の垂直断面図である。
【図５】さまざまな金属の酸化過程におけるギブス自由エネルギの変化量を示すグラフである。
【図６】４種類の金属ゲート電極に対し、ゲート電圧の関数としての静電容量を示すグラフである。
【発明を実施するための形態】
【０００８】
前述のように、本発明は、高ｋゲート誘電体上の電極に含まれる金属ゲート・スタックと、同スタックを製造する方法とに関し、以下に添付の図面を使って詳細を説明する。なお、同一のまたは類似のエレメントは同じ参照番号で呼ぶ。図面は正確な縮尺で描かれてはいない。
【０００９】
図１を参照すると、本発明による例示的半導体構造は、半導体基板８およびその上に形成された材料層のスタックを含む。半導体基板８は、基板半導体層１０および浅溝絶縁構造１２を包含する。基板半導体層１０は半導体材料を有し、該材料は、以下に限らないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、シリコン炭素合金、シリコン−ゲルマニウム−炭素合金、ガリウムヒ素、ヒ化インジウム、リン化インジウム、ＩＩＩ−Ｖ族化合物半導体材料、ＩＩ−ＶＩ族化合物半導体材料、有機半導体材料、および他の化合物半導体材料から選択することができる。典型的には、基板半導体層１０の半導体材料はシリコンを含み、さらに典型的には、基板半導体層１０の半導体材料はシリコンである。
【００１０】
基板半導体層１０の半導体材料が単結晶シリコン含有半導体材料である場合、該単結晶シリコン含有半導体材料は、望ましくは、単結晶シリコン、単結晶シリコン炭素合金、単結晶シリコンゲルマニウム合金、および単結晶シリコンゲルマニウム炭素合金から選択される。
【００１１】
基板半導体層１０の半導体材料は、ｐ型ドーパント原子もしくはｎ型ドーパント原子を使って適切にドープすることができる。基板半導体層１０のドーパント濃度は、１．０×１０１５／ｃｍ３から１．０×１０１９／ｃｍ３、典型的には、１．０×１０１６／ｃｍ３から３．０×１０１８／ｃｍ３とすることができる。但し、本明細書ではこれより低いまたは高いドーパント濃度も意図されている。望ましくは、基板半導体層１０は単結晶である。半導体基板８は、バルク基板、半導体・オン・絶縁体（ＳＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）、またはハイブリッド基板とすることができる。半導体基板８は、基板半導体層１０中に内部応力を有することも有しないこともできる。本発明は、バルク基板を使って説明されているが、本発明をＳＯＩ基板上またはハイブリッド基板上に実装することも、本明細書では明確に意図されている。浅溝絶縁構造１２は、酸化ケイ素または窒化ケイ素などの誘電体材料を含み、従来技術で周知の方法によって形成される。
【００１２】
パターン形成前化学的酸化物層２０Ｌは、基板半導体層１０の露出された半導体表面に形成することができる。パターン形成前高誘電率（高ｋ）誘電体層３０Ｌは、該パターン形成前化学的酸化物層２０Ｌの上面に直接形成される。パターン形成前化学的酸化物層２０Ｌが形成されない場合であっても、パターン形成前高誘電率（高ｋ）誘電体層３０Ｌの堆積とその後の熱処理によって、基板半導体層１０とパターン形成前高誘電率（高ｋ）誘電体層３０Ｌとの間に先在的界面層の形成がもたらされる。パターン形成前化学的酸化物層２０Ｌは、露出した半導体表面を化学剤で処理して形成することができる。例えば、このような湿式の化学的酸化工程のステップには、洗浄された半導体表面（例、フッ化水素酸で処理した半導体表面など）を、水酸化アンモニウムと過酸化水素と水との（１：１：５の比の）混合液を使い６５℃で処理するステップを含めることができる。上記に換えて、この化学的酸化物層は、ＨＦ前処理した半導体表面を、通常オゾン濃度を、通常、以下に限らないが２百万分率（ｐｐｍ：ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）から４０ｐｐｍの範囲で振ったオゾン化水溶液中で処理して形成することができる。パターン形成前化学的酸化物層２０Ｌは、パターン形成前高ｋ誘電体層３０Ｌ中の高ｋ誘電体材料に起因して生じる、基板半導体層１０中の移動度劣化を最小限にする助力となる。しかしながら、パターン形成前化学的酸化物層２０Ｌの厚さは必要以上に厚く、パターン形成前化学的酸化物層２０Ｌとパターン形成前高ｋ誘電体層３０Ｌとを含む複合誘電体スタックの等価酸化膜厚（ＥＯＴ）を増大させる。ＥＯＴのスケーラビリティは、パターン形成前化学的酸化物層２０Ｌの厚さによって大幅に制限される。基板半導体層がシリコン層の場合、パターン形成前化学的酸化物層２０Ｌは酸化ケイ素層である。典型的には、パターン形成前化学的酸化物層２０Ｌの厚さは、０．１ｎｍから０．４ｎｍである。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００１３】
高誘電率（高ｋ）誘電体層３０Ｌは、半導体基板８の上面に形成される。パターン形成前高ｋ誘電体層３０Ｌは、誘電体金属酸化物を包含し窒化ケイ素の誘電率７．５より大きな誘電率を有する高誘電率（高ｋ）材料、を含む。パターン形成前高ｋ誘電体層３０Ｌは、例えば、化学気相堆積法（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積法（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）、分子ビーム堆積法（ＭＢＤ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｄｅｐｏｓｉｔｉｏｎ）、パルス・レーザ堆積法（ＰＬＤ：ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）、液体ミスト化学堆積法（ＬＳＭＣＤ：ｌｉｑｕｉｄ ｓｏｕｒｃｅ ｍｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）などを含め、当該技術分野で周知の方法によって形成することができる。
【００１４】
誘電体金属酸化物は、金属および酸素を含み、随意的に窒素またはケイ素あるいはその両方を含む。例示的な高ｋ誘電体材料には、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、およびこれらの合金が含まれる。上記のｘの各値は、それぞれ独立に０．５から３までであり、ｙの各値は、それぞれ独立に０から２までである。パターン形成前高ｋ誘電体層３０Ｌの厚さは、１ｎｍから１０ｎｍまで、望ましくは１．５ｎｍから３ｎｍまでとすることができる。パターン形成前高ｋ誘電体層３０Ｌは、１ｎｍのオーダーまたはそれより小さい等価酸化膜厚を有することができる。
【００１５】
パターン形成前下部金属層４０Ｌは、パターン形成前高ｋ誘電体層３０Ｌの上面に直接堆積される。該パターン形成前下部金属層４０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、または原子層堆積法（ＡＬＤ）によって形成することができる。
【００１６】
本明細書では、パターン形成前下部金属層４０Ｌの材料を「第一金属化合物」といい、該材料は、導電性遷移金属窒化物または導電性遷移金属炭化物とすることができる。第一金属化合物は、遷移金属から選択された第一金属元素と非金属元素との化合物である。非金属元素が窒素の場合、第一金属化合物は遷移金属窒化物となる。非金属元素が炭素の場合、第一金属化合物は遷移金属炭化物となる。例えば、第一金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。本明細書で用いる用語遷移金属は、元素周期表中の、族３Ｂ、４Ｂ、５Ｂ、６Ｂ、７Ｂ、８Ｂ、１Ｂ、および２Ｂの元素、並びにランタニド系元素およびアクチニド系元素を含む。パターン形成前下部金属層４０Ｌの厚さは、１ｎｍから１０ｎｍまで、望ましくは３ｎｍから１０ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００１７】
パターン形成前捕捉金属層５０Ｌは、パターン形成前下部金属層４０Ｌの上面に直接堆積される。パターン形成前捕捉金属層５０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）、または原子層堆積法（ＡＬＤ）によって形成することができる。望ましくは、第一例示的半導体構造は、パターン形成前下部金属層４０Ｌを堆積した処理チャンバから、パターン形成前捕捉金属層５０Ｌを堆積する別の処理チャンバに、酸素による一切の界面層形成を防止しパターン形成前下部金属層４０Ｌへの酸素の導入を防止するため、真空を破らないで移される。
【００１８】
パターン形成前捕捉金属層５０Ｌの材料は、後続の処理過程で、隣接する金属層からの不純物酸素を「捕捉する」。パターン形成前捕捉金属層５０Ｌが、後続の処理ステップで不純物酸素を効果的に捕捉するためには、該パターン形成前捕捉金属層５０Ｌの形成ステップ過程で、該層への酸素の導入を抑える必要がある。さらに、パターン形成前捕捉金属層５０Ｌの材料が、パターン形成前下部金属層４０Ｌと、後で形成されることになるパターン形成前上部金属層６０Ｌとからの不純物酸素原子を効果的に捕捉するように、パターン形成前捕捉金属層５０Ｌに対する該材料を選択する必要がある。
【００１９】
パターン形成前捕捉金属層５０Ｌには、元素形態の金属を含めることができる。パターン形成前捕捉金属層５０Ｌ用として選択できる典型的な元素金属には、以下に限らないが、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅが含まれる。一つの実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つのアルカリ土類金属から成る。別の実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つの遷移金属から成る。さらに別の実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つのアルカリ土類金属と少なくとも一つの遷移金属との混合体から成る。望ましくは、パターン形成前捕捉金属層５０Ｌの厚さは、０．１ｎｍから３．０ｎｍまでとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００２０】
パターン形成前上部金属層６０Ｌは、パターン形成前捕捉金属層５０Ｌの上面に直接堆積される。パターン形成前上部金属層６０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）、または原子層堆積法（ＡＬＤ）によって形成することができる。望ましくは、第一例示的半導体構造は、パターン形成前捕捉金属層５０Ｌを堆積した処理チャンバから、パターン形成前上部金属層６０Ｌを堆積する処理チャンバに、酸素による一切の界面層形成を防止しパターン形成前捕捉金属層５０Ｌへの酸素の導入を防止するため、真空を破らないで移される。
【００２１】
本明細書では、パターン形成前上部金属層６０Ｌの材料を「第二金属化合物」といい、該材料は、導電性遷移金属窒化物または導電性遷移金属炭化物とすることができる。第二金属化合物は、遷移金属から選択された第二金属元素と非金属元素との化合物である。該非金属元素が窒素の場合、第二金属化合物は遷移金属窒化物となる。非金属元素が炭素の場合、第二金属化合物は遷移金属炭化物となる。例えば、第二金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。パターン形成前上部金属層６０Ｌの厚さは、１ｎｍから１００ｎｍまで、望ましくは３ｎｍから１０ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００２２】
ある事例では、第一金属化合物と第二金属化合物とは同一の材料である。別の事例では、該第一金属化合物と第二金属化合物とは相異なる材料である。
【００２３】
一つの実施形態において、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌとの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前下部金属層４０Ｌに対する第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負になるように選択される。さらに、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前上部金属層６０Ｌに対する第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であるように選択される。
【００２４】
例えば、第一および第二金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。パターン形成前捕捉金属層５０Ｌは、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅの少なくとも一つを含む。
【００２５】
別の実施形態において、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前下部金属層４０Ｌに対する第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギより大きな負であるように、選択される。さらに、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前上部金属層６０Ｌに対する第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギより大きな負であるように選択される。
【００２６】
本実施形態の一つの具体例において、第一金属化合物および第二金属化合物の各々は、ＴａＮ、ＴａＣ、およびこれらの組合せから選択することができる。チタン（Ｔｉ）は、タンタル（Ｔａ）よりも大きな負の、酸化物形成に対する酸素原子あたりのギブス自由エネルギを有するので、この具体例では、パターン形成前捕捉金属層５０Ｌには、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含めることができる。
【００２７】
本実施形態による別の具体例において、第一金属化合物および第二金属化合物の少なくとも一つは、ＴｉＮ、ＴｉＣ、およびこれらの組合せから選択することができる。本具体例において、パターン形成前捕捉金属層５０Ｌには、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含めることができる。
【００２８】
好適な事例において、パターン形成前下部金属層４０Ｌの第一金属化合物およびパターン形成前上部金属層６０Ｌの第二金属化合物はＴｉＮであり、パターン形成前捕捉金属層５０Ｌは、元素金属形態のアルミニウムを含むアルミニウム層である。
【００２９】
必須ではないが望ましくは、パターン形成前多結晶半導体層７０Ｌが、パターン形成前上部金属層６０Ｌの上面に、例えば、低圧化学気相堆積法（ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、急速熱化学気相堆積法（ＲＴＣＶＤ：ｒａｐｉｄ ｔｈｅｒｍａｌ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、またはプラズマ化学気相成長法（ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって直接堆積される。パターン形成前多結晶半導体層７０Ｌには、多結晶シリコン、多結晶シリコンゲルマニウム合金、多結晶シリコン炭素合金、または多結晶シリコンゲルマニウム炭素合金を含めることができる。パターン形成前多結晶半導体層７０Ｌは、その場ドーピングによってドープ多結晶半導体層として形成することができる。上記に換えて、パターン形成前多結晶半導体層７０Ｌは、パターン形成前多結晶半導体層７０Ｌの堆積後、ゲート電極のパターン形成の前に、ドーパント原子のイオン注入によってドープすることができる。さらに別法として、ゲート電極のパターン形成の後、パターン形成前多結晶半導体層７０Ｌの残存部分にドーパント・イオンの注入を行うことができる。パターン形成前多結晶半導体層７０Ｌの厚さは、１０ｎｍから３００ｎｍまで、典型的には５０ｎｍから１００ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。該パターン形成前多結晶半導体層７０Ｌが形成されない実施形態では、パターン形成前下部金属層４０Ｌとパターン形成前捕捉金属層５０Ｌとパターン形成前上部金属層６０Ｌとのスタックがゲート電極層を構成する。
【００３０】
フォトレジスト層（図示せず）が、パターン形成前多結晶半導体層７０Ｌの上面に塗布され、リソグラフィでパターン取りされフォトレジスト部分７７（図２参照）が形成され、該部分はこの後形成されることになるゲート電極の形状を有する。フォトレジスト部分７７のパターンは、パターン形成前多結晶半導体層７０Ｌと、パターン形成前上部金属層６０Ｌと、パターン形成前捕捉金属層５０Ｌと、パターン形成前下部金属層４０Ｌと、パターン形成前高ｋ誘電体層３０Ｌと、パターン形成前化学的酸化物層２０Ｌとのスタックに転写される。このパターン転写は、フォトレジスト部分７７をエッチング・マスクとして用い、異方性エッチングによって達成することができる。
【００３１】
図２を参照すると、パターン形成前多結晶半導体層７０Ｌと、パターン形成前上部金属層６０Ｌと、パターン形成前捕捉金属層５０Ｌと、パターン形成前下部金属層４０Ｌとの残存部分がゲート電極を構成しており、該電極は、多結晶半導体層７０と、上部金属層６０と、捕捉層５０と、下部金属層４０とを含む。ゲート電極（４０、５０、６０、７０）は、通常、幅を持つラインとしてパターン形成され、この幅は図２に示されるように下部金属層４０の幅であり「ゲート長」と呼ばれる。このゲート長はデバイスの特性によって決まり、リソグラフィで印刷可能な最小寸法から１０ミクロンまでの間とすることができる。典型的には、該ゲート長は３２ｎｍから１ミクロンまでである。但し、本明細書ではこれより短いゲート長も長いゲート長も意図されている。
【００３２】
本明細書では、パターン形成前高ｋ誘電体層３０Ｌの残存部分を高ｋ誘電体層３０といい、パターン形成前化学的酸化物層２０Ｌの残存部分を化学的酸化物層２０という。高ｋ誘電体層３０と化学的酸化物層２０とは、併せてゲート誘電体（２０、３０）を構成する。典型的には、ゲート誘電体（２０、３０）は、１．２ｎｍより小さい等価酸化膜厚（ＥＯＴ）を有し、１．０ｎｍよりも小さなＥＯＴを有することも可能である。フォトレジスト部分７７は、後で、例えば灰化によって除去される。
【００３３】
ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁は、通常、ほぼ垂直、すなわち基板半導体層１０の露出面の表面法線に平行である。さらに、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁は、通常、相互に垂直方向にそってほぼ合致している。
【００３４】
図３を参照すると、ソースおよびドレインの伸張域１８が、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）を注入マスクとして用いたイオン注入によって形成されている。ソースおよびドレインの伸張域１８は、基板半導体層１０のドーピングとは正反対の導電型のドーピングを有する。例えば、基板半導体層１０がｐ型ドーピングを有する場合、ソースおよびドレインの伸張域１８はｎ型ドーピングを有し、その逆もある。ソースおよびドレインの伸張域１８のドーパント濃度は、１．０×１０１９／ｃｍ３から１．０×１０２１／ｃｍ３までとすることができる。但し、本明細書では、これより低いドーパント濃度も高いドーパント濃度も意図されている。ソースおよびドレインの伸張域１８の各々は、ゲート誘電体（２０、３０）の周辺部に隣接している。
【００３５】
このステップで、随意的にハロー注入を行って、基板半導体層１０のドーピングと同じ導電型のドーパントを、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の周辺部の下に位置する基板半導体層１０の容積に導入することができる。
【００３６】
ゲート電極（４０、５０、６０、７０）の側壁とゲート誘電体（２０、３０）の側壁側面とに沿って隣接するゲート・スペーサ８０が、例えば、コンフォーマルな誘電体材料層の堆積とその後の異方性イオン・エッチングによって形成される。誘電体材料層の、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁上に直接形成された部分は、異方性エッチングのあとも残存し、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）を側面沿いに取り巻くスペーサ８０を構成する。望ましくは、ゲート・スペーサ８０は、窒化ケイ素などの酸素不浸透性材料を含む。
【００３７】
図４を参照すると、ゲート電極（４０、５０、６０、７０）およびゲート・スペーサ８０を注入マスクとして用いたイオン注入によって、ソースおよびドレイン域１９が形成されている。ソースおよびドレイン域１９は、ソースおよびドレインの伸張域１８のドーピングと同じ導電型のドーピングを有する。ソースおよびドレイン域１９のドーパント濃度は、１．０×１０１９／ｃｍ３から１．０×１０２１／ｃｍ３までとすることができる。但し、本明細書では、これより低いドーパント濃度も高いドーパント濃度も意図されている。
【００３８】
この後、活性化アニールが行われ、ソースおよびドレインの伸張域１８およびソースおよびドレイン域１９内に注入された電気的ドーパントが活性化される。かかる活性化アニールは、通常、酸化雰囲気中で行われ、従来技術の半導体構造では、この過程で高ｋ誘電体層の組成整合性が損なわれる可能性がある。しかしながら、本発明では、図４中の例示的半導体構造において、化学的酸化物層２０が存在してもその肥厚化は防止される。というのは、捕捉金属層５０が多結晶半導体層７０から下方に拡散する酸素を費消するからである。本発明の該例示的構造中に化学的酸化物層２０が存在しない場合には、同一のメカニズムによって、基板半導体層１０と高ｋ誘電体層３０との間の界面半導体酸化物層の形成を防止する。従って、基板半導体層１０、ゲート誘電体（２０、３０），および下部金属ゲート４０を含む構造のフラット・バンド電圧は、酸化雰囲気中での活性化アニールまたは他の任意の熱処理ステップの過程で影響を受けることはない。
【００３９】
例示的半導体構造の露出した上面全体に、金属層（図示せず）が形成され、露出した半導体材料と反応してさまざまな金属半導体合金域が形成される。該金属層は、ソースおよびドレイン域１９並びに多結晶半導体層７０中の半導体材料と反応する金属を含む。該金属層に対する例示的材料には、以下に限定はされないが、ニッケル、白金、パラジウム、コバルト、またはこれらの組合せが含まれる。該金属層の形成は、物理的気相堆積法（ＰＶＤ）、化学気相堆積法（ＣＶＤ）、または原子層堆積法（ＡＬＤ）によって達成することができる。該金属層は、コンフォーマルなあるいは非コンフォーマルなやり方で堆積することができる。望ましくは、この金属堆積は大体はコンフォーマルである。
【００４０】
該金属層と直接接している露出した半導体表面は、金属化アニールの過程で、金属層中の金属と反応することによって金属化される。この金属化は、３５０℃から５５０℃までの温度でのアニールによって達成され、通常、Ｈｅ、Ａｒ、Ｎ２、またはフォーミング・ガスなどの不活性ガス雰囲気の中で行われる。望ましくは、該アニールは４００℃から５００℃までの温度で行われる。一定温度またはさまざまな温度傾斜での連続加熱を用いることができる。さらに、該金属化は、４００℃から７５０℃までの温度、望ましくは５００℃から７００℃までの温度の追加アニールによって達成することができる。金属化処理の後、ゲート・スペーサ８０および浅溝絶縁構造１２などの誘電体の表面上に存在する金属層の未反応部分は、さまざまな金属半導体合金部分から選び分けてエッチングによって除去され、該エッチングを湿式エッチングとすることができる。かかる湿式エッチングのための典型的なエッチング液として王水が使われる。
【００４１】
この金属化によって、ソースおよびドレイン域１９各々の上に直接にソースおよびドレイン金属半導体合金域８９が形成される。さらに、ゲート金属半導体合金域８７が、多結晶半導体層７０上面の上に直接に形成される。
【００４２】
誘電体材料層９２が、該例示的半導体構造の上面全体を覆って堆積される。誘電体材料層９２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはこれらの組合せなどの誘電体材料を含む。
【００４３】
望ましくは、誘電体材料層９２は、可動イオン・バリア層（図示せず）を含む。可動イオン・バリア層は、通常、窒化ケイ素などの不浸透性の誘電体材料を含み、さまざまな金属半導体合金域（８９、８７）と直接に接している。誘電体材料層９２には、例えば、非ドープ・ケイ酸塩ガラス（ＵＳＧ：ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ホウケイ酸ガラス（ＢＳＧ：ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、リンケイ酸ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フルオロケイ酸ガラス（ＦＳＧ：ｆｌｕｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）またはこれらの組合せなどの、スピン・オン・ガラス法または化学気相堆積法（ＣＶＤ）あるいはその両方による酸化物をさらに含めることができる。上記に換えて、誘電体材料層９２には、誘電率が３．９（酸化ケイ素の誘電率）より低い、望ましくは２．５より低い誘電率を有する低ｋ誘電体材料を含めることができる。代表的な低ｋ誘電体材料には、有機ケイ酸塩ガラス（ＯＳＧ：ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）およびＳｉＬＫ（商標）が含まれる。
【００４４】
誘電体材料層９２は、この後平坦化され、ほぼ平坦な上面を形成する。ソースおよびドレインの接続ビア９３とゲートの接続ビア９５とが、誘電体材料層９２を貫通して形成され、ソースおよびドレイン域１９のそれぞれと、ゲート電極（４０、５０、６０、７０）とへの電気的接続が具備される。
【００４５】
図４の例示的半導体構造は、高ｋゲート誘電体および金属ゲートを有する電界効果トランジスタとして機能する。ゲート電極（４０、５０、６０、７０）内の捕捉金属層５０の存在によって、該捕捉金属層５０が酸素原子を捕捉するので、多結晶半導体層７０から下方に拡散する酸素原子は下部金属層４０内に入るのを阻止される。従って、本発明の電界効果トランジスタは、電解効果トランジスタのデバイス・パラメータを劣化または変化させる可能性のある酸素拡散に対する優れた信頼性を提供する。
【００４６】
図５を参照すると、各種金属の酸化過程における酸素原子あたりのギブス自由エネルギの変化量が３００Ｋから２，２００Ｋの温度範囲内で示されている。酸素原子あたりのギブス自由エネルギのより大きな負の変化を有するある反応が、限られて供給される反応物質をめぐって、酸素原子あたりのギブス自由エネルギのより小さな負の変化を有する別の反応と競合しているとき、ギブス自由エネルギのより大きな負の変化を有する反応が該反応で優位を占め、利用可能な反応物質の大半を費消する。酸化雰囲気中の高温アニール過程でのゲート電極（４０、５０、６０、７０、図４を参照）内の酸化反応の場合、多結晶半導体層７０（図４参照）と上部金属層６０（図４参照）とを介して拡散する酸素原子または酸素分子は、限られた量で供給される反応物質である。通常、約１，０００℃または約１，３００Ｋで行われる、活性化アニールの温度範囲内では、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅなどの元素金属は、ＴｉおよびＴａなどの典型的遷移金属に比べ、ギブス自由エネルギはより大きな負への変化を有する。従って、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅなどの元素金属が、捕捉金属層５０（図４参照）用の捕捉材料として効果的に機能する。
【００４７】
いくつかの選定された元素金属に対する、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化を表１に示す。
【００４８】
表１：１０００ＫにおけるＳｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化。前式のＭは元素金属である。
【００４９】
【表１】
【実施例】
【００５０】
図６を参照すると、ゲート電圧の関数としての静電容量の試験データが、４種類の金属ゲート電極について示されている。第一のカーブ６１０は、従来技術による、８ｎｍ厚さのＴｉＮ層とその上に直接形成された多結晶半導体層とを含む参考ゲート電極に対する静電容量を示す。第二のカーブ６２０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＴｉ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含む、本発明による例示的ゲート電極に対する静電容量を示す。第三のカーブ６３０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＡｌ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含む、本発明による別の例示的ゲート電極に対する静電容量を示す。第四のカーブ６４０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＴａ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含めることによって、本発明の教示に反して形成された反例ゲート電極に対する静電容量を示す。ＴａはＴｉより小さなギブス自由エネルギ負変化を有するので、本発明によれば、下部金属層および上部金属層がＴｉＮを含む場合、捕捉金属層としてＴａを使うのは避けるべきである。しかして、反例ゲート電極の構造は望ましくない。高ｋ誘電体層としてＨｆＯ２層が用いられ、この層が基板半導体層と各ゲート電極との間に形成された。４つ全てのゲート電極構造が、酸化雰囲気中で約１，０００℃の温度で活性化アニールに付された。
【００５１】
３つのカーブ（６１０、６２０、６３０）を比較すると、第二および第三カーブ（６２０、６３０）によって示されるように、本発明のゲート・スタックによって実現された実効静電容量が、第一カーブ６１０で示される参考ゲート・スタックによって実現された静電容量よりも大きいことが分かる。しかして、本発明のゲート・スタックによって実現された等価酸化膜厚（ＥＯＴ）は、参考ゲート・スタックにより実現されたＥＯＴよりも小さく、向上されたパフォーマンスを提供する。言い換えれば、下部金属層、捕捉金属層、および上部金属層を包含する本発明のゲート電極の使用によって、代わりに単一の金属層を用いている従来技術の参考構造との比較においてＥＯＴの低減が得られた。
【００５２】
反面、第四カーブ６４０に示されるように、反例ゲート・スタックにより実現された実効静電容量は、第一カーブ６１０に示された、従来技術のゲート・スタックで実現された静電容量よりもさらに小さい。しかして、反例ゲート・スタックによって実現された等価酸化膜圧（ＥＯＴ）は、従来技術のゲート・スタックで実現されたＥＯＴよりも大きく、より低劣なパフォーマンスをもたらす。言い換えれば、本発明から乖離すると教示された間違った種類の材料の捕捉層への使用は、代わりに単一の金属層を用いている従来技術の参考構造との比較でＥＯＴの増大をもたらした。しかして、該反例によって、捕捉金属層に対する材料選定の重要性が明確に示された。
【００５３】
捕捉金属層５０は、上側からおよび下側からの酸素原子を捕捉する。すなわち、捕捉金属層５０は、酸素原子が、多結晶半導体層７０とゲート電極中の上部金属層６０とを介して、高ｋゲート誘電体３０に向かって拡散する過程で酸素原子を捕捉する。捕捉金属層は、下部金属層４０および上部金属層６０よりも酸化物形成性向が高いので、酸素原子は該捕捉金属層５０内で費消され、酸素原子が高ｋ誘電体３０に到達しない。さらに、捕捉金属層５０は、さらなる酸素電子が化学的酸化物層２０の下側からあるいは側面から化学的酸化物層２０に向かってマイグレートするのに対し、高ｋ誘電体３０の下の該化学的酸化物層２０の厚さを能動的に低減する。かかるマイグレート酸素原子は、化学的酸化物層２０に取り込まれるのに代わり捕捉金属層５０によって捕捉される。高ｋ誘電体３０の下の化学的酸化物層２０の肥大が阻止されるばかりでなく、該化学的酸化物層２０の中の酸素原子の相当な部分が捕捉金属層５０によって費消されるので、化学的酸化物層２０の厚さはむしろ低減される。かくして、電界効果トランジスタは、酸化雰囲気中の高温アニールの後にあっても、一定した閾値電圧を維持する。化学的酸化物層２０の厚さを従来式の処理で通常得られる厚さよりも薄く抑えることによって、化学的酸化物層２０と高ｋ誘電体３０とを含む複合ゲート誘電体スタックの等価酸化膜厚（ＥＯＴ）を低下させ、これにより、該複合ゲート誘電体スタックのスケーラビリティと該電界効果トランジスタの性能を向上させる。
【００５４】
本発明をその好適な実施形態に関連させて具体的に示し説明してきたが、当業者は、本発明の精神および範囲から逸脱することなく、形態と細部に前述のおよび他の変更を加えることが可能なことを理解していよう。従って、本発明は、説明、図示した通りの形態および細部に限定されることなく、添付の請求項の範囲に含まれることが意図されている。
【符号の説明】
【００５５】
８：半導体基板
１０：基板半導体層
１２：浅溝絶縁構造
１８：ソースおよびドレインの伸張域
１９：ソースおよびドレイン域
２０：化学的酸化物層
３０：高ｋ誘電体層
４０：下部金属層
５０：捕捉金属層
６０：上部金属層
７０：多結晶半導体層
８０：ゲート・スペーサ
８７：ゲート金属半導体合金域
８９：ソースおよびドレイン金属半導体合金域
９２：誘電体材料層
９３：ソースおよびドレインの接続ビア
９５：ゲートの接続ビア
【技術分野】
【０００１】
本発明は、一般に半導体デバイスに関し、具体的には、高ｋゲート誘電体上の電極中に含まれる金属ゲート・スタックおよび該スタックの製造方法に関する。
【背景技術】
【０００２】
先端的な電界効果トランジスタの性能を向上する上で、ゲート誘電体のスケーリングは難題である。酸化ケイ素ベースのゲート誘電体を用いている電界効果トランジスタでは、ゲート誘電体の厚さが減ずるにつれて該ゲート誘電体を通り抜けるリーク電流が指数関数的に増大する。通常、かかるデバイスは、酸化ケイ素ゲート誘電体の厚さが１．１ｎｍ以下ではリークが大きすぎて高い性能は提供できない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
高ｋゲート誘電体は、ゲート・リーク電流を過度に増大させることなくゲート誘電体の厚さをスケール・ダウンする手段を提供してくれる。しかしながら、高ｋゲート誘電体材料はゲート電極またはゲート・スペーサを介して拡散してくる酸素と反応するので、高ｋゲート誘電体材料の等価酸化膜厚（ＥＯＴ：ｅｆｆｅｃｔｉｖｅ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ）は変動しやすい。高温処理ステップ過程における、シリコン基板と高ｋゲート誘電体との間での酸化ケイ素界面層の再成長は、等価酸化膜厚をうまくスケールするための重大な障害である。具体的には、高ｋゲート誘電体と金属ゲートとの典型的なスタックは、酸素雰囲気下での高温アニールの影響を受けやすいことが知られている。酸素雰囲気中でのかかる高温アニールは、酸化ケイ素界面層の再生をもたらし、電界効果トランジスタの閾値電圧の不安定さを生じさせる。
【課題を解決するための手段】
【０００４】
本発明は、高ｋゲート誘電体と、下部金属層、捕捉金属層、および上部金属層を含む金属ゲート構造とのスタックを提供する。該捕捉金属層は、次の２つの基準、１）Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（Ｍ）であること、２）酸化物形成に対する酸素原子あたりのギブス自由エネルギが、下部金属層の金属および上部金属層の金属より大きな負である金属であること、を満たす。これらの基準を満たす捕捉金属層は、酸素原子がゲート電極を通って高ｋゲート誘電体に向け拡散するときに該酸素原子を捕捉する。さらに、該捕捉金属層は、高ｋゲート誘電体の下の酸化ケイ素界面層の厚さを遠隔から低減する。この結果、ゲート誘電体全体の等価酸化膜厚（ＥＯＴ）は低減され、電界効果トランジスタは、ＣＭＯＳ集積過程での高温処理の後であっても一定の閾値電圧を維持する。
【０００５】
本発明のある態様によって半導体構造が提供され、該構造は、半導体材料を包含する半導体基板と、７．５より大きい誘電率有し該半導体基板上に配置された高誘電率（高ｋ）誘電体層を包含するゲート誘電体と、該ゲート誘電体に隣接している下部金属層、該下部金属に隣接する捕捉金属層、および該捕捉金属層に隣接する上部金属層を包含する、ゲート誘電体に隣接するゲート電極とを含み、該捕捉金属層は、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（前式のＭ）を包含し、該金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である。
【０００６】
本発明の別の態様によって半導体構造を形成する方法が提供され、該方法は、７．５より大きい誘電率を有する高誘電率（高ｋ）誘電体層を包含するゲート誘電体を半導体基板上に形成するステップと、底部から上方向に、下部金属層、捕捉金属層、および上部金属層を包含するスタックを形成するステップであって、該補足金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、該下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに該上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である、上記形成するステップと、ゲート電極およびゲート誘電体を形成するステップであって、ゲート電極は上記スタックにパターン形成することによって形成され、ゲート電極は高ｋ誘電体層の一部を包含する、上記形成するステップと、を含む。
【図面の簡単な説明】
【０００７】
【図１】本発明による、高ｋ誘電体層、下部金属層、捕捉金属層、上部金属層、および多結晶半導体層を形成した後の第一例示的半導体構造の垂直断面図である。
【図２】本発明による、ゲート誘電体およびゲート電極をパターン形成した後の該第一例示的半導体構造の垂直断面図である。
【図３】ゲート・スペーサと、ソースおよびドレインの拡張領域とを形成した後の該第一例示的半導体構造の垂直断面図である。
【図４】シリサイド域、誘電体材料層、および接続ビアを形成した後の該第一例示的半導体構造の垂直断面図である。
【図５】さまざまな金属の酸化過程におけるギブス自由エネルギの変化量を示すグラフである。
【図６】４種類の金属ゲート電極に対し、ゲート電圧の関数としての静電容量を示すグラフである。
【発明を実施するための形態】
【０００８】
前述のように、本発明は、高ｋゲート誘電体上の電極に含まれる金属ゲート・スタックと、同スタックを製造する方法とに関し、以下に添付の図面を使って詳細を説明する。なお、同一のまたは類似のエレメントは同じ参照番号で呼ぶ。図面は正確な縮尺で描かれてはいない。
【０００９】
図１を参照すると、本発明による例示的半導体構造は、半導体基板８およびその上に形成された材料層のスタックを含む。半導体基板８は、基板半導体層１０および浅溝絶縁構造１２を包含する。基板半導体層１０は半導体材料を有し、該材料は、以下に限らないが、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、シリコン炭素合金、シリコン−ゲルマニウム−炭素合金、ガリウムヒ素、ヒ化インジウム、リン化インジウム、ＩＩＩ−Ｖ族化合物半導体材料、ＩＩ−ＶＩ族化合物半導体材料、有機半導体材料、および他の化合物半導体材料から選択することができる。典型的には、基板半導体層１０の半導体材料はシリコンを含み、さらに典型的には、基板半導体層１０の半導体材料はシリコンである。
【００１０】
基板半導体層１０の半導体材料が単結晶シリコン含有半導体材料である場合、該単結晶シリコン含有半導体材料は、望ましくは、単結晶シリコン、単結晶シリコン炭素合金、単結晶シリコンゲルマニウム合金、および単結晶シリコンゲルマニウム炭素合金から選択される。
【００１１】
基板半導体層１０の半導体材料は、ｐ型ドーパント原子もしくはｎ型ドーパント原子を使って適切にドープすることができる。基板半導体層１０のドーパント濃度は、１．０×１０１５／ｃｍ３から１．０×１０１９／ｃｍ３、典型的には、１．０×１０１６／ｃｍ３から３．０×１０１８／ｃｍ３とすることができる。但し、本明細書ではこれより低いまたは高いドーパント濃度も意図されている。望ましくは、基板半導体層１０は単結晶である。半導体基板８は、バルク基板、半導体・オン・絶縁体（ＳＯＩ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）、またはハイブリッド基板とすることができる。半導体基板８は、基板半導体層１０中に内部応力を有することも有しないこともできる。本発明は、バルク基板を使って説明されているが、本発明をＳＯＩ基板上またはハイブリッド基板上に実装することも、本明細書では明確に意図されている。浅溝絶縁構造１２は、酸化ケイ素または窒化ケイ素などの誘電体材料を含み、従来技術で周知の方法によって形成される。
【００１２】
パターン形成前化学的酸化物層２０Ｌは、基板半導体層１０の露出された半導体表面に形成することができる。パターン形成前高誘電率（高ｋ）誘電体層３０Ｌは、該パターン形成前化学的酸化物層２０Ｌの上面に直接形成される。パターン形成前化学的酸化物層２０Ｌが形成されない場合であっても、パターン形成前高誘電率（高ｋ）誘電体層３０Ｌの堆積とその後の熱処理によって、基板半導体層１０とパターン形成前高誘電率（高ｋ）誘電体層３０Ｌとの間に先在的界面層の形成がもたらされる。パターン形成前化学的酸化物層２０Ｌは、露出した半導体表面を化学剤で処理して形成することができる。例えば、このような湿式の化学的酸化工程のステップには、洗浄された半導体表面（例、フッ化水素酸で処理した半導体表面など）を、水酸化アンモニウムと過酸化水素と水との（１：１：５の比の）混合液を使い６５℃で処理するステップを含めることができる。上記に換えて、この化学的酸化物層は、ＨＦ前処理した半導体表面を、通常オゾン濃度を、通常、以下に限らないが２百万分率（ｐｐｍ：ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）から４０ｐｐｍの範囲で振ったオゾン化水溶液中で処理して形成することができる。パターン形成前化学的酸化物層２０Ｌは、パターン形成前高ｋ誘電体層３０Ｌ中の高ｋ誘電体材料に起因して生じる、基板半導体層１０中の移動度劣化を最小限にする助力となる。しかしながら、パターン形成前化学的酸化物層２０Ｌの厚さは必要以上に厚く、パターン形成前化学的酸化物層２０Ｌとパターン形成前高ｋ誘電体層３０Ｌとを含む複合誘電体スタックの等価酸化膜厚（ＥＯＴ）を増大させる。ＥＯＴのスケーラビリティは、パターン形成前化学的酸化物層２０Ｌの厚さによって大幅に制限される。基板半導体層がシリコン層の場合、パターン形成前化学的酸化物層２０Ｌは酸化ケイ素層である。典型的には、パターン形成前化学的酸化物層２０Ｌの厚さは、０．１ｎｍから０．４ｎｍである。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００１３】
高誘電率（高ｋ）誘電体層３０Ｌは、半導体基板８の上面に形成される。パターン形成前高ｋ誘電体層３０Ｌは、誘電体金属酸化物を包含し窒化ケイ素の誘電率７．５より大きな誘電率を有する高誘電率（高ｋ）材料、を含む。パターン形成前高ｋ誘電体層３０Ｌは、例えば、化学気相堆積法（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、原子層堆積法（ＡＬＤ：ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）、分子ビーム堆積法（ＭＢＤ：ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｄｅｐｏｓｉｔｉｏｎ）、パルス・レーザ堆積法（ＰＬＤ：ｐｕｌｓｅｄ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ）、液体ミスト化学堆積法（ＬＳＭＣＤ：ｌｉｑｕｉｄ ｓｏｕｒｃｅ ｍｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｄｅｐｏｓｉｔｉｏｎ）などを含め、当該技術分野で周知の方法によって形成することができる。
【００１４】
誘電体金属酸化物は、金属および酸素を含み、随意的に窒素またはケイ素あるいはその両方を含む。例示的な高ｋ誘電体材料には、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、およびこれらの合金が含まれる。上記のｘの各値は、それぞれ独立に０．５から３までであり、ｙの各値は、それぞれ独立に０から２までである。パターン形成前高ｋ誘電体層３０Ｌの厚さは、１ｎｍから１０ｎｍまで、望ましくは１．５ｎｍから３ｎｍまでとすることができる。パターン形成前高ｋ誘電体層３０Ｌは、１ｎｍのオーダーまたはそれより小さい等価酸化膜厚を有することができる。
【００１５】
パターン形成前下部金属層４０Ｌは、パターン形成前高ｋ誘電体層３０Ｌの上面に直接堆積される。該パターン形成前下部金属層４０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、または原子層堆積法（ＡＬＤ）によって形成することができる。
【００１６】
本明細書では、パターン形成前下部金属層４０Ｌの材料を「第一金属化合物」といい、該材料は、導電性遷移金属窒化物または導電性遷移金属炭化物とすることができる。第一金属化合物は、遷移金属から選択された第一金属元素と非金属元素との化合物である。非金属元素が窒素の場合、第一金属化合物は遷移金属窒化物となる。非金属元素が炭素の場合、第一金属化合物は遷移金属炭化物となる。例えば、第一金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。本明細書で用いる用語遷移金属は、元素周期表中の、族３Ｂ、４Ｂ、５Ｂ、６Ｂ、７Ｂ、８Ｂ、１Ｂ、および２Ｂの元素、並びにランタニド系元素およびアクチニド系元素を含む。パターン形成前下部金属層４０Ｌの厚さは、１ｎｍから１０ｎｍまで、望ましくは３ｎｍから１０ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００１７】
パターン形成前捕捉金属層５０Ｌは、パターン形成前下部金属層４０Ｌの上面に直接堆積される。パターン形成前捕捉金属層５０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）、または原子層堆積法（ＡＬＤ）によって形成することができる。望ましくは、第一例示的半導体構造は、パターン形成前下部金属層４０Ｌを堆積した処理チャンバから、パターン形成前捕捉金属層５０Ｌを堆積する別の処理チャンバに、酸素による一切の界面層形成を防止しパターン形成前下部金属層４０Ｌへの酸素の導入を防止するため、真空を破らないで移される。
【００１８】
パターン形成前捕捉金属層５０Ｌの材料は、後続の処理過程で、隣接する金属層からの不純物酸素を「捕捉する」。パターン形成前捕捉金属層５０Ｌが、後続の処理ステップで不純物酸素を効果的に捕捉するためには、該パターン形成前捕捉金属層５０Ｌの形成ステップ過程で、該層への酸素の導入を抑える必要がある。さらに、パターン形成前捕捉金属層５０Ｌの材料が、パターン形成前下部金属層４０Ｌと、後で形成されることになるパターン形成前上部金属層６０Ｌとからの不純物酸素原子を効果的に捕捉するように、パターン形成前捕捉金属層５０Ｌに対する該材料を選択する必要がある。
【００１９】
パターン形成前捕捉金属層５０Ｌには、元素形態の金属を含めることができる。パターン形成前捕捉金属層５０Ｌ用として選択できる典型的な元素金属には、以下に限らないが、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅが含まれる。一つの実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つのアルカリ土類金属から成る。別の実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つの遷移金属から成る。さらに別の実施形態において、パターン形成前捕捉金属層５０Ｌは、少なくとも一つのアルカリ土類金属と少なくとも一つの遷移金属との混合体から成る。望ましくは、パターン形成前捕捉金属層５０Ｌの厚さは、０．１ｎｍから３．０ｎｍまでとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００２０】
パターン形成前上部金属層６０Ｌは、パターン形成前捕捉金属層５０Ｌの上面に直接堆積される。パターン形成前上部金属層６０Ｌは、例えば、化学気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）、または原子層堆積法（ＡＬＤ）によって形成することができる。望ましくは、第一例示的半導体構造は、パターン形成前捕捉金属層５０Ｌを堆積した処理チャンバから、パターン形成前上部金属層６０Ｌを堆積する処理チャンバに、酸素による一切の界面層形成を防止しパターン形成前捕捉金属層５０Ｌへの酸素の導入を防止するため、真空を破らないで移される。
【００２１】
本明細書では、パターン形成前上部金属層６０Ｌの材料を「第二金属化合物」といい、該材料は、導電性遷移金属窒化物または導電性遷移金属炭化物とすることができる。第二金属化合物は、遷移金属から選択された第二金属元素と非金属元素との化合物である。該非金属元素が窒素の場合、第二金属化合物は遷移金属窒化物となる。非金属元素が炭素の場合、第二金属化合物は遷移金属炭化物となる。例えば、第二金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。パターン形成前上部金属層６０Ｌの厚さは、１ｎｍから１００ｎｍまで、望ましくは３ｎｍから１０ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。
【００２２】
ある事例では、第一金属化合物と第二金属化合物とは同一の材料である。別の事例では、該第一金属化合物と第二金属化合物とは相異なる材料である。
【００２３】
一つの実施形態において、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌとの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前下部金属層４０Ｌに対する第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負になるように選択される。さらに、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前上部金属層６０Ｌに対する第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であるように選択される。
【００２４】
例えば、第一および第二金属化合物は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択することができる。パターン形成前捕捉金属層５０Ｌは、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅの少なくとも一つを含む。
【００２５】
別の実施形態において、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前下部金属層４０Ｌに対する第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギより大きな負であるように、選択される。さらに、パターン形成前捕捉金属層５０Ｌ用の材料は、該パターン形成前捕捉金属層５０Ｌの酸化物形成に対する酸素原子あたりのギブス自由エネルギが、パターン形成前上部金属層６０Ｌに対する第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギより大きな負であるように選択される。
【００２６】
本実施形態の一つの具体例において、第一金属化合物および第二金属化合物の各々は、ＴａＮ、ＴａＣ、およびこれらの組合せから選択することができる。チタン（Ｔｉ）は、タンタル（Ｔａ）よりも大きな負の、酸化物形成に対する酸素原子あたりのギブス自由エネルギを有するので、この具体例では、パターン形成前捕捉金属層５０Ｌには、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含めることができる。
【００２７】
本実施形態による別の具体例において、第一金属化合物および第二金属化合物の少なくとも一つは、ＴｉＮ、ＴｉＣ、およびこれらの組合せから選択することができる。本具体例において、パターン形成前捕捉金属層５０Ｌには、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含めることができる。
【００２８】
好適な事例において、パターン形成前下部金属層４０Ｌの第一金属化合物およびパターン形成前上部金属層６０Ｌの第二金属化合物はＴｉＮであり、パターン形成前捕捉金属層５０Ｌは、元素金属形態のアルミニウムを含むアルミニウム層である。
【００２９】
必須ではないが望ましくは、パターン形成前多結晶半導体層７０Ｌが、パターン形成前上部金属層６０Ｌの上面に、例えば、低圧化学気相堆積法（ＬＰＣＶＤ：ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、急速熱化学気相堆積法（ＲＴＣＶＤ：ｒａｐｉｄ ｔｈｅｒｍａｌ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、またはプラズマ化学気相成長法（ＰＥＣＶＤ：ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって直接堆積される。パターン形成前多結晶半導体層７０Ｌには、多結晶シリコン、多結晶シリコンゲルマニウム合金、多結晶シリコン炭素合金、または多結晶シリコンゲルマニウム炭素合金を含めることができる。パターン形成前多結晶半導体層７０Ｌは、その場ドーピングによってドープ多結晶半導体層として形成することができる。上記に換えて、パターン形成前多結晶半導体層７０Ｌは、パターン形成前多結晶半導体層７０Ｌの堆積後、ゲート電極のパターン形成の前に、ドーパント原子のイオン注入によってドープすることができる。さらに別法として、ゲート電極のパターン形成の後、パターン形成前多結晶半導体層７０Ｌの残存部分にドーパント・イオンの注入を行うことができる。パターン形成前多結晶半導体層７０Ｌの厚さは、１０ｎｍから３００ｎｍまで、典型的には５０ｎｍから１００ｎｍとすることができる。但し、本明細書ではこれより薄いものも厚いものも意図されている。該パターン形成前多結晶半導体層７０Ｌが形成されない実施形態では、パターン形成前下部金属層４０Ｌとパターン形成前捕捉金属層５０Ｌとパターン形成前上部金属層６０Ｌとのスタックがゲート電極層を構成する。
【００３０】
フォトレジスト層（図示せず）が、パターン形成前多結晶半導体層７０Ｌの上面に塗布され、リソグラフィでパターン取りされフォトレジスト部分７７（図２参照）が形成され、該部分はこの後形成されることになるゲート電極の形状を有する。フォトレジスト部分７７のパターンは、パターン形成前多結晶半導体層７０Ｌと、パターン形成前上部金属層６０Ｌと、パターン形成前捕捉金属層５０Ｌと、パターン形成前下部金属層４０Ｌと、パターン形成前高ｋ誘電体層３０Ｌと、パターン形成前化学的酸化物層２０Ｌとのスタックに転写される。このパターン転写は、フォトレジスト部分７７をエッチング・マスクとして用い、異方性エッチングによって達成することができる。
【００３１】
図２を参照すると、パターン形成前多結晶半導体層７０Ｌと、パターン形成前上部金属層６０Ｌと、パターン形成前捕捉金属層５０Ｌと、パターン形成前下部金属層４０Ｌとの残存部分がゲート電極を構成しており、該電極は、多結晶半導体層７０と、上部金属層６０と、捕捉層５０と、下部金属層４０とを含む。ゲート電極（４０、５０、６０、７０）は、通常、幅を持つラインとしてパターン形成され、この幅は図２に示されるように下部金属層４０の幅であり「ゲート長」と呼ばれる。このゲート長はデバイスの特性によって決まり、リソグラフィで印刷可能な最小寸法から１０ミクロンまでの間とすることができる。典型的には、該ゲート長は３２ｎｍから１ミクロンまでである。但し、本明細書ではこれより短いゲート長も長いゲート長も意図されている。
【００３２】
本明細書では、パターン形成前高ｋ誘電体層３０Ｌの残存部分を高ｋ誘電体層３０といい、パターン形成前化学的酸化物層２０Ｌの残存部分を化学的酸化物層２０という。高ｋ誘電体層３０と化学的酸化物層２０とは、併せてゲート誘電体（２０、３０）を構成する。典型的には、ゲート誘電体（２０、３０）は、１．２ｎｍより小さい等価酸化膜厚（ＥＯＴ）を有し、１．０ｎｍよりも小さなＥＯＴを有することも可能である。フォトレジスト部分７７は、後で、例えば灰化によって除去される。
【００３３】
ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁は、通常、ほぼ垂直、すなわち基板半導体層１０の露出面の表面法線に平行である。さらに、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁は、通常、相互に垂直方向にそってほぼ合致している。
【００３４】
図３を参照すると、ソースおよびドレインの伸張域１８が、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）を注入マスクとして用いたイオン注入によって形成されている。ソースおよびドレインの伸張域１８は、基板半導体層１０のドーピングとは正反対の導電型のドーピングを有する。例えば、基板半導体層１０がｐ型ドーピングを有する場合、ソースおよびドレインの伸張域１８はｎ型ドーピングを有し、その逆もある。ソースおよびドレインの伸張域１８のドーパント濃度は、１．０×１０１９／ｃｍ３から１．０×１０２１／ｃｍ３までとすることができる。但し、本明細書では、これより低いドーパント濃度も高いドーパント濃度も意図されている。ソースおよびドレインの伸張域１８の各々は、ゲート誘電体（２０、３０）の周辺部に隣接している。
【００３５】
このステップで、随意的にハロー注入を行って、基板半導体層１０のドーピングと同じ導電型のドーパントを、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の周辺部の下に位置する基板半導体層１０の容積に導入することができる。
【００３６】
ゲート電極（４０、５０、６０、７０）の側壁とゲート誘電体（２０、３０）の側壁側面とに沿って隣接するゲート・スペーサ８０が、例えば、コンフォーマルな誘電体材料層の堆積とその後の異方性イオン・エッチングによって形成される。誘電体材料層の、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）の側壁上に直接形成された部分は、異方性エッチングのあとも残存し、ゲート電極（４０、５０、６０、７０）およびゲート誘電体（２０、３０）を側面沿いに取り巻くスペーサ８０を構成する。望ましくは、ゲート・スペーサ８０は、窒化ケイ素などの酸素不浸透性材料を含む。
【００３７】
図４を参照すると、ゲート電極（４０、５０、６０、７０）およびゲート・スペーサ８０を注入マスクとして用いたイオン注入によって、ソースおよびドレイン域１９が形成されている。ソースおよびドレイン域１９は、ソースおよびドレインの伸張域１８のドーピングと同じ導電型のドーピングを有する。ソースおよびドレイン域１９のドーパント濃度は、１．０×１０１９／ｃｍ３から１．０×１０２１／ｃｍ３までとすることができる。但し、本明細書では、これより低いドーパント濃度も高いドーパント濃度も意図されている。
【００３８】
この後、活性化アニールが行われ、ソースおよびドレインの伸張域１８およびソースおよびドレイン域１９内に注入された電気的ドーパントが活性化される。かかる活性化アニールは、通常、酸化雰囲気中で行われ、従来技術の半導体構造では、この過程で高ｋ誘電体層の組成整合性が損なわれる可能性がある。しかしながら、本発明では、図４中の例示的半導体構造において、化学的酸化物層２０が存在してもその肥厚化は防止される。というのは、捕捉金属層５０が多結晶半導体層７０から下方に拡散する酸素を費消するからである。本発明の該例示的構造中に化学的酸化物層２０が存在しない場合には、同一のメカニズムによって、基板半導体層１０と高ｋ誘電体層３０との間の界面半導体酸化物層の形成を防止する。従って、基板半導体層１０、ゲート誘電体（２０、３０），および下部金属ゲート４０を含む構造のフラット・バンド電圧は、酸化雰囲気中での活性化アニールまたは他の任意の熱処理ステップの過程で影響を受けることはない。
【００３９】
例示的半導体構造の露出した上面全体に、金属層（図示せず）が形成され、露出した半導体材料と反応してさまざまな金属半導体合金域が形成される。該金属層は、ソースおよびドレイン域１９並びに多結晶半導体層７０中の半導体材料と反応する金属を含む。該金属層に対する例示的材料には、以下に限定はされないが、ニッケル、白金、パラジウム、コバルト、またはこれらの組合せが含まれる。該金属層の形成は、物理的気相堆積法（ＰＶＤ）、化学気相堆積法（ＣＶＤ）、または原子層堆積法（ＡＬＤ）によって達成することができる。該金属層は、コンフォーマルなあるいは非コンフォーマルなやり方で堆積することができる。望ましくは、この金属堆積は大体はコンフォーマルである。
【００４０】
該金属層と直接接している露出した半導体表面は、金属化アニールの過程で、金属層中の金属と反応することによって金属化される。この金属化は、３５０℃から５５０℃までの温度でのアニールによって達成され、通常、Ｈｅ、Ａｒ、Ｎ２、またはフォーミング・ガスなどの不活性ガス雰囲気の中で行われる。望ましくは、該アニールは４００℃から５００℃までの温度で行われる。一定温度またはさまざまな温度傾斜での連続加熱を用いることができる。さらに、該金属化は、４００℃から７５０℃までの温度、望ましくは５００℃から７００℃までの温度の追加アニールによって達成することができる。金属化処理の後、ゲート・スペーサ８０および浅溝絶縁構造１２などの誘電体の表面上に存在する金属層の未反応部分は、さまざまな金属半導体合金部分から選び分けてエッチングによって除去され、該エッチングを湿式エッチングとすることができる。かかる湿式エッチングのための典型的なエッチング液として王水が使われる。
【００４１】
この金属化によって、ソースおよびドレイン域１９各々の上に直接にソースおよびドレイン金属半導体合金域８９が形成される。さらに、ゲート金属半導体合金域８７が、多結晶半導体層７０上面の上に直接に形成される。
【００４２】
誘電体材料層９２が、該例示的半導体構造の上面全体を覆って堆積される。誘電体材料層９２は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、またはこれらの組合せなどの誘電体材料を含む。
【００４３】
望ましくは、誘電体材料層９２は、可動イオン・バリア層（図示せず）を含む。可動イオン・バリア層は、通常、窒化ケイ素などの不浸透性の誘電体材料を含み、さまざまな金属半導体合金域（８９、８７）と直接に接している。誘電体材料層９２には、例えば、非ドープ・ケイ酸塩ガラス（ＵＳＧ：ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ホウケイ酸ガラス（ＢＳＧ：ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、リンケイ酸ガラス（ＰＳＧ：ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、フルオロケイ酸ガラス（ＦＳＧ：ｆｌｕｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）、ホウリンケイ酸塩ガラス（ＢＰＳＧ：ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）またはこれらの組合せなどの、スピン・オン・ガラス法または化学気相堆積法（ＣＶＤ）あるいはその両方による酸化物をさらに含めることができる。上記に換えて、誘電体材料層９２には、誘電率が３．９（酸化ケイ素の誘電率）より低い、望ましくは２．５より低い誘電率を有する低ｋ誘電体材料を含めることができる。代表的な低ｋ誘電体材料には、有機ケイ酸塩ガラス（ＯＳＧ：ｏｒｇａｎｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）およびＳｉＬＫ（商標）が含まれる。
【００４４】
誘電体材料層９２は、この後平坦化され、ほぼ平坦な上面を形成する。ソースおよびドレインの接続ビア９３とゲートの接続ビア９５とが、誘電体材料層９２を貫通して形成され、ソースおよびドレイン域１９のそれぞれと、ゲート電極（４０、５０、６０、７０）とへの電気的接続が具備される。
【００４５】
図４の例示的半導体構造は、高ｋゲート誘電体および金属ゲートを有する電界効果トランジスタとして機能する。ゲート電極（４０、５０、６０、７０）内の捕捉金属層５０の存在によって、該捕捉金属層５０が酸素原子を捕捉するので、多結晶半導体層７０から下方に拡散する酸素原子は下部金属層４０内に入るのを阻止される。従って、本発明の電界効果トランジスタは、電解効果トランジスタのデバイス・パラメータを劣化または変化させる可能性のある酸素拡散に対する優れた信頼性を提供する。
【００４６】
図５を参照すると、各種金属の酸化過程における酸素原子あたりのギブス自由エネルギの変化量が３００Ｋから２，２００Ｋの温度範囲内で示されている。酸素原子あたりのギブス自由エネルギのより大きな負の変化を有するある反応が、限られて供給される反応物質をめぐって、酸素原子あたりのギブス自由エネルギのより小さな負の変化を有する別の反応と競合しているとき、ギブス自由エネルギのより大きな負の変化を有する反応が該反応で優位を占め、利用可能な反応物質の大半を費消する。酸化雰囲気中の高温アニール過程でのゲート電極（４０、５０、６０、７０、図４を参照）内の酸化反応の場合、多結晶半導体層７０（図４参照）と上部金属層６０（図４参照）とを介して拡散する酸素原子または酸素分子は、限られた量で供給される反応物質である。通常、約１，０００℃または約１，３００Ｋで行われる、活性化アニールの温度範囲内では、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅなどの元素金属は、ＴｉおよびＴａなどの典型的遷移金属に比べ、ギブス自由エネルギはより大きな負への変化を有する。従って、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅなどの元素金属が、捕捉金属層５０（図４参照）用の捕捉材料として効果的に機能する。
【００４７】
いくつかの選定された元素金属に対する、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化を表１に示す。
【００４８】
表１：１０００ＫにおけるＳｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化。前式のＭは元素金属である。
【００４９】
【表１】
【実施例】
【００５０】
図６を参照すると、ゲート電圧の関数としての静電容量の試験データが、４種類の金属ゲート電極について示されている。第一のカーブ６１０は、従来技術による、８ｎｍ厚さのＴｉＮ層とその上に直接形成された多結晶半導体層とを含む参考ゲート電極に対する静電容量を示す。第二のカーブ６２０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＴｉ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含む、本発明による例示的ゲート電極に対する静電容量を示す。第三のカーブ６３０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＡｌ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含む、本発明による別の例示的ゲート電極に対する静電容量を示す。第四のカーブ６４０は、底部から上方向に、下部金属層として３．５ｎｍ厚さのＴｉＮ層と、捕捉金属層として１．０ｎｍのＴａ層と、上部金属層として３．５ｎｍ厚さのＴｉＮ層と、多結晶半導体層と、のスタックを含めることによって、本発明の教示に反して形成された反例ゲート電極に対する静電容量を示す。ＴａはＴｉより小さなギブス自由エネルギ負変化を有するので、本発明によれば、下部金属層および上部金属層がＴｉＮを含む場合、捕捉金属層としてＴａを使うのは避けるべきである。しかして、反例ゲート電極の構造は望ましくない。高ｋ誘電体層としてＨｆＯ２層が用いられ、この層が基板半導体層と各ゲート電極との間に形成された。４つ全てのゲート電極構造が、酸化雰囲気中で約１，０００℃の温度で活性化アニールに付された。
【００５１】
３つのカーブ（６１０、６２０、６３０）を比較すると、第二および第三カーブ（６２０、６３０）によって示されるように、本発明のゲート・スタックによって実現された実効静電容量が、第一カーブ６１０で示される参考ゲート・スタックによって実現された静電容量よりも大きいことが分かる。しかして、本発明のゲート・スタックによって実現された等価酸化膜厚（ＥＯＴ）は、参考ゲート・スタックにより実現されたＥＯＴよりも小さく、向上されたパフォーマンスを提供する。言い換えれば、下部金属層、捕捉金属層、および上部金属層を包含する本発明のゲート電極の使用によって、代わりに単一の金属層を用いている従来技術の参考構造との比較においてＥＯＴの低減が得られた。
【００５２】
反面、第四カーブ６４０に示されるように、反例ゲート・スタックにより実現された実効静電容量は、第一カーブ６１０に示された、従来技術のゲート・スタックで実現された静電容量よりもさらに小さい。しかして、反例ゲート・スタックによって実現された等価酸化膜圧（ＥＯＴ）は、従来技術のゲート・スタックで実現されたＥＯＴよりも大きく、より低劣なパフォーマンスをもたらす。言い換えれば、本発明から乖離すると教示された間違った種類の材料の捕捉層への使用は、代わりに単一の金属層を用いている従来技術の参考構造との比較でＥＯＴの増大をもたらした。しかして、該反例によって、捕捉金属層に対する材料選定の重要性が明確に示された。
【００５３】
捕捉金属層５０は、上側からおよび下側からの酸素原子を捕捉する。すなわち、捕捉金属層５０は、酸素原子が、多結晶半導体層７０とゲート電極中の上部金属層６０とを介して、高ｋゲート誘電体３０に向かって拡散する過程で酸素原子を捕捉する。捕捉金属層は、下部金属層４０および上部金属層６０よりも酸化物形成性向が高いので、酸素原子は該捕捉金属層５０内で費消され、酸素原子が高ｋ誘電体３０に到達しない。さらに、捕捉金属層５０は、さらなる酸素電子が化学的酸化物層２０の下側からあるいは側面から化学的酸化物層２０に向かってマイグレートするのに対し、高ｋ誘電体３０の下の該化学的酸化物層２０の厚さを能動的に低減する。かかるマイグレート酸素原子は、化学的酸化物層２０に取り込まれるのに代わり捕捉金属層５０によって捕捉される。高ｋ誘電体３０の下の化学的酸化物層２０の肥大が阻止されるばかりでなく、該化学的酸化物層２０の中の酸素原子の相当な部分が捕捉金属層５０によって費消されるので、化学的酸化物層２０の厚さはむしろ低減される。かくして、電界効果トランジスタは、酸化雰囲気中の高温アニールの後にあっても、一定した閾値電圧を維持する。化学的酸化物層２０の厚さを従来式の処理で通常得られる厚さよりも薄く抑えることによって、化学的酸化物層２０と高ｋ誘電体３０とを含む複合ゲート誘電体スタックの等価酸化膜厚（ＥＯＴ）を低下させ、これにより、該複合ゲート誘電体スタックのスケーラビリティと該電界効果トランジスタの性能を向上させる。
【００５４】
本発明をその好適な実施形態に関連させて具体的に示し説明してきたが、当業者は、本発明の精神および範囲から逸脱することなく、形態と細部に前述のおよび他の変更を加えることが可能なことを理解していよう。従って、本発明は、説明、図示した通りの形態および細部に限定されることなく、添付の請求項の範囲に含まれることが意図されている。
【符号の説明】
【００５５】
８：半導体基板
１０：基板半導体層
１２：浅溝絶縁構造
１８：ソースおよびドレインの伸張域
１９：ソースおよびドレイン域
２０：化学的酸化物層
３０：高ｋ誘電体層
４０：下部金属層
５０：捕捉金属層
６０：上部金属層
７０：多結晶半導体層
８０：ゲート・スペーサ
８７：ゲート金属半導体合金域
８９：ソースおよびドレイン金属半導体合金域
９２：誘電体材料層
９３：ソースおよびドレインの接続ビア
９５：ゲートの接続ビア
【特許請求の範囲】
【請求項１】
半導体材料を包含する半導体基板と
７．５より大きい誘電率を有し前記半導体基板上に配置された高誘電率（高ｋ）誘電体層、を包含するゲート誘電体と、
前記ゲート誘電体に隣接する下部金属層と、前記下部金属層に隣接する捕捉金属層と、前記捕捉金属層に隣接する上部金属層とを含む、前記ゲート誘電体に隣接するゲート電極と、
を含む半導体構造であって、
前記捕捉金属層は、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応のギブス自由エネルギの変化が正である金属（前式のＭ）を含み、
前記金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層中の第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかまたはそれより大きな負であり、前記上部金属層中の第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかまたはそれより大きな負である、
前記半導体構造。
【請求項２】
前記捕捉金属層は０．１ｎｍから３．０ｎｍまでの厚さを有する、請求項１に記載の半導体構造。
【請求項３】
前記下部金属層は１ｎｍから１０ｎｍまでの厚さを有し、前記上部金属層は１ｎｍから１００ｎｍまでの厚さを有する、請求項２に記載の半導体構造。
【請求項４】
前記第一金属化合物および前記第二金属化合物の各々は、導電性窒化遷移金属または導電性炭化遷移金属である、請求項１に記載の半導体構造。
【請求項５】
前記第一金属化合物および前記第二金属化合物の各々は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択される、請求項４に記載の半導体構造。
【請求項６】
前記第一金属化合物と前記第二金属化合物とは同一の材料である、請求項４に記載の半導体構造。
【請求項７】
前記捕捉金属層は元素形態の金属を含む、請求項４に記載の半導体構造。
【請求項８】
前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅの少なくとも一つを含む、請求項７に記載の半導体構造。
【請求項９】
前記第一金属化合物および前記第二金属化合物は、ＴｉＮであり、前記捕捉金属層はアルミニウム層である、請求項４に記載の半導体構造。
【請求項１０】
前記捕捉金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層の第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負であり、前記上部金属層の第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負である、請求項１に記載の半導体構造。
【請求項１１】
前記第一金属化合物および前記第二金属化合物の各々は、ＴａＮ、ＴａＣ、およびこれらの組合せから選択され、前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含む、請求項１０に記載の半導体構造。
【請求項１２】
前記第一金属化合物および前記第二金属化合物の少なくとも一つはＴｉＮ、ＴｉＣ、およびそれらの組合せから選択され、前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含む、請求項１０に記載の半導体構造。
【請求項１３】
前記半導体基板は、前記ゲート誘電体に隣接する単結晶シリコン含有半導体材料を含み、前記単結晶シリコン含有半導体材料は、単結晶シリコン、単結晶シリコン炭素合金、単結晶シリコンゲルマニウム合金、および単結晶シリコンゲルマニウム炭素合金から選択される、請求項１に記載の半導体構造。
【請求項１４】
前記高ｋ誘電体層は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、これらの合金、およびこれらの非化学量論的変異体の一つを含み、ｘの各値は独立に０．５から３までであり、ｙの各値は独立に０から２までである、請求項１に記載の半導体構造。
【請求項１５】
前記ゲート電極は、前記上部金属層に鉛直に隣接するドープ多結晶半導体層をさらに含む、請求項１に記載の半導体構造。
【請求項１６】
前記ゲート電極の側面に沿って隣接して取り巻き、酸素不浸透性材料を包含する誘電体スペーサと、
前記半導体基板中に配置され、前記ゲート・スペーサの周辺部に隣接するソース域と、
前記半導体基板中に配置され、前記ゲート・スペーサの別の周辺部に隣接するドレイン域と、
をさらに含む、請求項１に記載の半導体構造。
【請求項１７】
前記ゲート誘電体は、酸化ケイ素を包含する化学的酸化物層と前記高ｋ誘電体層との垂直スタックを含み、前記化学的酸化物層は前記半導体基板に隣接する、請求項１に記載の半導体構造。
【請求項１８】
半導体構造を形成する方法であって、
７．５より大きい誘電率を有する高誘電率（高ｋ）誘電体層を半導体基板上に形成するステップと、
底部から上方向に、下部金属層、捕捉金属層、および上部金属層を包含するスタックを形成するステップであって、前記捕捉金属層は、Ｓｉ ＋２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（前式のＭ）を包含し、前記金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに前記上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である、前記形成するステップと、
ゲート電極およびゲート誘電体を形成するステップであって、前記ゲート電極は前記スタックをパターン形成することによって形成され、前記ゲート誘電体は前記高ｋ誘電体層の一部を包含する、前記形成するステップと、
を含む、前記方法。
【請求項１９】
前記捕捉金属層は０．１ｎｍから３．０ｎｍまでの厚さを有し、前記下部金属層は１ｎｍから１０ｎｍまでの厚さを有し、前記上部金属層は１ｎｍから１００ｎｍまでの厚さを有する、請求項１８に記載の方法。
【請求項２０】
前記第一金属化合物および前記第二金属化合物の各々は、導電性窒化遷移金属または導電性炭化遷移金属である、請求項１８に記載の方法。
【請求項２１】
前記第一金属化合物および前記第二金属化合物は、ＴｉＮであり、前記捕捉金属層はアルミニウム層である、請求項２０に記載の方法。
【請求項２２】
前記捕捉金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負であり、さらに前記上部金属層の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負である、請求項１８に記載の方法。
【請求項２３】
前記高ｋ誘電体層は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、これらの合金、およびこれらの非化学量論的変異体の一つを含み、ｘの各値は独立に０．５から３までであり、ｙの各値は独立に０から２までである、請求項１８に記載の方法。
【請求項２４】
前記上部金属層上にドープ多結晶半導体層を形成するステップをさらに含み、前記ゲート電極は前記ドープ多結晶半導体層の一部を包含する、請求項１８に記載の方法。
【請求項２５】
前記ゲート電極の側壁上に直接誘電体スペーサを形成するステップであって、前記誘電体スペーサは酸素不浸透性材料を包含する、前記形成するステップと、
前記半導体基板中に、前記ゲート・スペーサの周辺部に接するソース域を形成するステップと、
前記半導体基板中に、前記ゲート・スペーサの別の周辺部に接するドレイン域を形成するステップと、
をさらに含む、請求項１８に記載の方法。
【請求項１】
半導体材料を包含する半導体基板と
７．５より大きい誘電率を有し前記半導体基板上に配置された高誘電率（高ｋ）誘電体層、を包含するゲート誘電体と、
前記ゲート誘電体に隣接する下部金属層と、前記下部金属層に隣接する捕捉金属層と、前記捕捉金属層に隣接する上部金属層とを含む、前記ゲート誘電体に隣接するゲート電極と、
を含む半導体構造であって、
前記捕捉金属層は、Ｓｉ ＋ ２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応のギブス自由エネルギの変化が正である金属（前式のＭ）を含み、
前記金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層中の第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかまたはそれより大きな負であり、前記上部金属層中の第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかまたはそれより大きな負である、
前記半導体構造。
【請求項２】
前記捕捉金属層は０．１ｎｍから３．０ｎｍまでの厚さを有する、請求項１に記載の半導体構造。
【請求項３】
前記下部金属層は１ｎｍから１０ｎｍまでの厚さを有し、前記上部金属層は１ｎｍから１００ｎｍまでの厚さを有する、請求項２に記載の半導体構造。
【請求項４】
前記第一金属化合物および前記第二金属化合物の各々は、導電性窒化遷移金属または導電性炭化遷移金属である、請求項１に記載の半導体構造。
【請求項５】
前記第一金属化合物および前記第二金属化合物の各々は、ＴｉＮ、ＴｉＣ、ＴａＮ、ＴａＣおよびこれらの組合せから選択される、請求項４に記載の半導体構造。
【請求項６】
前記第一金属化合物と前記第二金属化合物とは同一の材料である、請求項４に記載の半導体構造。
【請求項７】
前記捕捉金属層は元素形態の金属を含む、請求項４に記載の半導体構造。
【請求項８】
前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅの少なくとも一つを含む、請求項７に記載の半導体構造。
【請求項９】
前記第一金属化合物および前記第二金属化合物は、ＴｉＮであり、前記捕捉金属層はアルミニウム層である、請求項４に記載の半導体構造。
【請求項１０】
前記捕捉金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層の第一金属化合物内の第一元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負であり、前記上部金属層の第二金属化合物内の第二元素金属の酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負である、請求項１に記載の半導体構造。
【請求項１１】
前記第一金属化合物および前記第二金属化合物の各々は、ＴａＮ、ＴａＣ、およびこれらの組合せから選択され、前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｔｉ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含む、請求項１０に記載の半導体構造。
【請求項１２】
前記第一金属化合物および前記第二金属化合物の少なくとも一つはＴｉＮ、ＴｉＣ、およびそれらの組合せから選択され、前記捕捉金属層は、Ａｌ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、Ｄｙ、Ｌｕ、Ｅｒ、Ｐｒ、およびＣｅから選択された元素形態の金属を含む、請求項１０に記載の半導体構造。
【請求項１３】
前記半導体基板は、前記ゲート誘電体に隣接する単結晶シリコン含有半導体材料を含み、前記単結晶シリコン含有半導体材料は、単結晶シリコン、単結晶シリコン炭素合金、単結晶シリコンゲルマニウム合金、および単結晶シリコンゲルマニウム炭素合金から選択される、請求項１に記載の半導体構造。
【請求項１４】
前記高ｋ誘電体層は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、これらの合金、およびこれらの非化学量論的変異体の一つを含み、ｘの各値は独立に０．５から３までであり、ｙの各値は独立に０から２までである、請求項１に記載の半導体構造。
【請求項１５】
前記ゲート電極は、前記上部金属層に鉛直に隣接するドープ多結晶半導体層をさらに含む、請求項１に記載の半導体構造。
【請求項１６】
前記ゲート電極の側面に沿って隣接して取り巻き、酸素不浸透性材料を包含する誘電体スペーサと、
前記半導体基板中に配置され、前記ゲート・スペーサの周辺部に隣接するソース域と、
前記半導体基板中に配置され、前記ゲート・スペーサの別の周辺部に隣接するドレイン域と、
をさらに含む、請求項１に記載の半導体構造。
【請求項１７】
前記ゲート誘電体は、酸化ケイ素を包含する化学的酸化物層と前記高ｋ誘電体層との垂直スタックを含み、前記化学的酸化物層は前記半導体基板に隣接する、請求項１に記載の半導体構造。
【請求項１８】
半導体構造を形成する方法であって、
７．５より大きい誘電率を有する高誘電率（高ｋ）誘電体層を半導体基板上に形成するステップと、
底部から上方向に、下部金属層、捕捉金属層、および上部金属層を包含するスタックを形成するステップであって、前記捕捉金属層は、Ｓｉ ＋２／ｙ ＭｘＯｙ→２ｘ／ｙ Ｍ ＋ ＳｉＯ２の反応によるギブス自由エネルギの変化が正である金属（前式のＭ）を包含し、前記金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層中の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負であり、さらに前記上部金属層中の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギと等しいかより大きな負である、前記形成するステップと、
ゲート電極およびゲート誘電体を形成するステップであって、前記ゲート電極は前記スタックをパターン形成することによって形成され、前記ゲート誘電体は前記高ｋ誘電体層の一部を包含する、前記形成するステップと、
を含む、前記方法。
【請求項１９】
前記捕捉金属層は０．１ｎｍから３．０ｎｍまでの厚さを有し、前記下部金属層は１ｎｍから１０ｎｍまでの厚さを有し、前記上部金属層は１ｎｍから１００ｎｍまでの厚さを有する、請求項１８に記載の方法。
【請求項２０】
前記第一金属化合物および前記第二金属化合物の各々は、導電性窒化遷移金属または導電性炭化遷移金属である、請求項１８に記載の方法。
【請求項２１】
前記第一金属化合物および前記第二金属化合物は、ＴｉＮであり、前記捕捉金属層はアルミニウム層である、請求項２０に記載の方法。
【請求項２２】
前記捕捉金属層との酸化物形成に対する酸素原子あたりのギブス自由エネルギは、前記下部金属層の第一金属化合物内の第一元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負であり、さらに前記上部金属層の第二金属化合物内の第二元素金属との酸化物形成に対する酸素原子あたりのギブス自由エネルギよりも大きな負である、請求項１８に記載の方法。
【請求項２３】
前記高ｋ誘電体層は、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、これらのケイ酸塩、これらの合金、およびこれらの非化学量論的変異体の一つを含み、ｘの各値は独立に０．５から３までであり、ｙの各値は独立に０から２までである、請求項１８に記載の方法。
【請求項２４】
前記上部金属層上にドープ多結晶半導体層を形成するステップをさらに含み、前記ゲート電極は前記ドープ多結晶半導体層の一部を包含する、請求項１８に記載の方法。
【請求項２５】
前記ゲート電極の側壁上に直接誘電体スペーサを形成するステップであって、前記誘電体スペーサは酸素不浸透性材料を包含する、前記形成するステップと、
前記半導体基板中に、前記ゲート・スペーサの周辺部に接するソース域を形成するステップと、
前記半導体基板中に、前記ゲート・スペーサの別の周辺部に接するドレイン域を形成するステップと、
をさらに含む、請求項１８に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−３８９９（Ｐ２０１１−３８９９Ａ）
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願番号】特願２０１０−１３６８６１（Ｐ２０１０−１３６８６１）
【出願日】平成２２年６月１６日（２０１０．６．１６）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公開日】平成２３年１月６日（２０１１．１．６）
【国際特許分類】
【出願日】平成２２年６月１６日（２０１０．６．１６）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]