【課題】製造が容易で、かつ高い耐圧を確保しながら低損失化を図ることができる半導体装置を提供すること、およびその半導体装置を製造するための製造方法を提供する。
【解決手段】半導体装置としてのショットキーダイオード１０は、半導体からなる基板１１と、基板１１上に形成されたｎ型層１２とを備えている。ｎ型層１２は基板１１側の表面である第１の面１２Ａとは反対側の表面である第２の面１２Ｂから第１の面１２Ａに向けて延びるように形成された溝１３を有している。溝１３の底部である底壁１３Ａに接触する位置には絶縁体としての酸化物層１４が配置されており、かつ溝１３の側壁１３Ｂに接触するようにｎ型層１２とショットキー接触可能な金属膜１５が溝１３を埋めるように形成されている。さらに、ｎ型層１２の第２の面１２Ｂに接触するようにアノード電極１６が配置されている。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】ＧａＮ系ＨＥＭＴ及びＭＩＭキャパシタを同一基板上に設ける場合でも小型化することができる半導体装置及びその製造方法を提供する。
【解決手段】基板１の表面上に下部電極１１を形成し、下部電極１１上に誘電体膜１２を形成し、誘電体膜１２上に基板１の表面に接する上部電極１４ａを形成する。また、基板１の裏面から基板１をエッチングすることにより、上部電極１４ａの基板１の表面に接する部分に達するビアホール１ａを基板１に形成し、基板１の裏面上にビアホール１ａを介して上部電極１４ａに接するビア配線３６を形成する。 （もっと読む）

【課題】配線の表皮効果の抑制と低抵抗化を図る。
【解決手段】第１配線部４１と、その第１配線部４１の周りを被覆する、高融点金属窒化物を含む第２配線部４２とを含む配線４０ａを形成する。このような配線４０ａにおける第２配線部４２は、第１配線部４１側から外周に向かって窒素含有率が高くなる部分を有するように形成する。これにより、配線４０ａにおける表皮効果が抑制されると共に、配線４０ａの低抵抗化が図られるようになる。 （もっと読む）

【課題】導体半導体接合を用いた電界効果トランジスタのオフ電流を低減せしめる構造を提供する。
【解決手段】半導体層１に、半導体層１の電子親和力と同程度かそれ以下の仕事関数の材料よりなる第１の導体電極３ａ、第２の導体電極３ｂを接して設け、さらに、半導体層１のゲートの形成された面と逆の面に接して、半導体層１の電子親和力より大きな仕事関数の材料で、半導体層を横切るようにして、第３の導体電極２を形成することにより、半導体層中にショットキーバリヤ型の接合を形成し、この部分のキャリア濃度が極めて低いことから、オフ電流を低減できる。 （もっと読む）

【課題】化合物半導体装置のソース電極、ドレイン電極及びゲート電極を形成するいずれの領域においても、残渣のない良好な半導体／金属界面が得られるようにする。
【解決手段】化合物半導体装置の製造方法を、基板１上に化合物半導体積層構造４を形成する工程と、化合物半導体積層構造上に金属膜５Ａ〜５Ｃを形成する工程と、金属膜上にソース電極７及びドレイン電極８を形成する工程と、金属膜の一部を酸化又は窒化して、金属酸化物膜又は金属窒化物膜５ＣＸを形成する工程と、金属酸化物膜又は金属窒化物膜上にゲート電極９を形成する工程とを含むものとする。 （もっと読む）

【課題】シリコン基板上にＩＩＩ−Ｖ族半導体で形成されたＨＥＭＴとシリコン面に形成されたショツトキーダイオードのモノリシック集積デバイスを開示する。
【解決手段】少なくとも１つのビアは、ＩＩＩ−Ｖ族半導体を通じて延在して、ＩＩＩ−Ｖ族トランジスタの少なくとも１つの端子をシリコン基板に形成されたシリコンデバイスに結合させる。シリコンデバイスはショットキーダイオードと、ＩＩＩ−Ｖ族トランジスタはＧａＮＨＥＭＴとすることができる。ショットキーダイオードのアノードは、一実施形態においては、シリコン基板202に形成され、他の実施形態においては、シリコン基板上の低濃度にドープされたエピタキシャルシリコン層204に形成される。ＨＥＭＴはＧＡＮで構成されたチヤネル層２１２、ＡｌＧａＮで構成された電子供給層２１４より構成される。 （もっと読む）

【課題】 窒化物半導体デバイスを提供する。
【解決手段】 一実施形態では、デバイスはＩＩＩ族窒化物チャネル層（３）とＩＩＩ族窒化物チャネル層（３）上のＩＩＩ族窒化物障壁層（４）とを含み、ＩＩＩ族窒化物障壁層（４）は第１部分（４−１）と第２部分（４−２）とを含み、第１部分（４−１）は第２部分（４−２）より薄い厚さを有する。ｐドープＩＩＩ族窒化物ゲート層部（５）は、ＩＩＩ族窒化物障壁層（４）の少なくとも第１部分（４−１）上に配置され、ゲートコンタクト（１０）はｐドープＩＩＩ族窒化物ゲート層部（５）上に形成される。 （もっと読む）

【課題】Ｔｉ、ＰｔおよびＡｕからなるゲート電極を有するリセス構造を有し、Ｔｉ上のＰｔ若しくはＡｕが、素子領域表面のＡｌＧａＡｓ層に拡散することを抑制する半導体装置を提供する。
【解決手段】ＧａＡｓ基板１１上に形成された素子領域１６と、第１のリセス領域２５と、第２のリセス領域２６と、第１のリセス領域２５外の素子領域１６上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、第２のリセス領域２６の表面の一部に接し、第１のリセス領域２５の表面の一部に接するゲート電極１５を具備し、最下層が、第１のリセス領域２５、および第２のリセス領域２６の表面の一部に接するように、隙間を有して形成された第１のＴｉ層２９と、第１のＴｉ層２９上に、第１のＴｉ層２９の隙間を埋めるように形成されたＡｌ層３０と、Ａｌ層３０上に形成されたＰｔ層３２と、Ｐｔ層上に形成されたＡｕ層３３と、を含むように構成する。 （もっと読む）

【課題】電流コラプスが抑制された窒化物半導体を用いた電界効果トランジスタを容易に実現できるようにする。
【解決手段】電界効果トランジスタは、基板１００の上に形成され、第１の窒化物半導体層１２２及び第２の窒化物半導体層１２３を有する半導体層積層体１０２を備えている。半導体層積層体１０２の上には、互いに間隔をおいてソース電極１３１及びドレイン電極１３２が形成されている。ソース電極１３１とドレイン電極１３２との間には、ソース電極１３１及びドレイン電極１３２と間隔をおいてゲート電極１３３が形成されている。ドレイン電極１３２の近傍には正孔注入部１４１が形成されている。正孔注入部１４１は、ｐ型の第３の窒化物半導体層１４２及び第３の窒化物半導体層１４２の上に形成された正孔注入電極１４３を有している。ドレイン電極１３２と正孔注入電極１４２とは、電位が実質的に等しい。 （もっと読む）

【課題】半絶縁性基板に形成されたゲートパッドにマイナスの電圧が印加され、半絶縁性基板の裏面に形成された裏面電極にプラスの電圧が印加されても、リーク電流を抑制できる半導体装置を提供する。
【解決手段】裏面電極１０が形成された半絶縁性基板１１の表面上に並列に形成された、複数のゲート電極１５がゲート電極接続部２１に接続されるとともに、このゲート電極接続部２１が複数に分割された半導体装置であって、ゲート電極接続部２１間の半絶縁性基板１１の表面に形成されたｎ型の抵抗層２２と、このｎ型の抵抗層２２の周囲を覆うように、ｐ型不純物層２３と、このｐ型不純物層２３の周囲を覆うように、所望の濃度で形成されたｎ型不純物層２４と、を具備し、ゲートパッド２９は、ゲート電極接続部２１と、このゲート電極接続部２１に隣接するｎ型の抵抗層２２上の引き出し電極２５とを接続するように形成される。 （もっと読む）

【課題】ショットキーバリアハイトの低減とリーク電流の低減を両立する。
【解決手段】ショットキー電極４とＳｉＣとの界面にＳｉＯ_Xにて構成される界面層が形成されることなく、ショットキー電極４を構成する金属の各粒子がＳｉＣの表面において、原子配列が連続的となった格子整合した状態となるようにする。具体的には、ショットキー電極４を構成する金属の粒子構造が柱状構造ではなく粒状構造となるようにし、柱状構造となっている場合と比較して、粒子間の境界を通じて界面に酸素が取り込まれ難くなるようにすることで、ＳｉＯ_Xが形成されないようにしてショットキー電極４を構成する金属をＳｉＣと格子整合させる。 （もっと読む）

【課題】局所的な電流集中を防止して均一な発光分布を得ることができる半導体発光装置を提供する。
【解決手段】半導体発光装置は、支持基板と、支持基板上に設けられた光反射性を有する反射電極と、反射電極上に設けられた発光層を含むAlGaInP系半導体膜と、半導体膜上に設けられた表面電極と、を含む。表面電極は、半導体膜上に分散配置された複数の電極片からなるオーミック電極を含む。反射電極は、オーミック電極を構成する電極片の各々を挟んだ両側において電極片に沿うように設けられた線状のライン電極および複数の島状のドット電極からなる。ライン電極とドット電極との距離をａ、オーミック電極とドット電極の水平距離をｂ、互いに隣接するドット電極間の距離をｃとしたときに、ｂ＞ａ且つ０．８（ａ^２＋２ａｂ）^１／２＜ｃ＜２．４（ａ^２＋２ａｂ）^１／２を満たすように表面電極および反射電極が配設される。 （もっと読む）

【課題】表面平坦性に優れ、電極のパターン形成性に優れるオーミック接合層を備える半導体装置を提供する。
【解決手段】ｎ型のＳｉＣ半導体基体１と、ＳｉＣ半導体基体１の一方の主表面１ｂとオーミック接触するカソード電極５と、ＳｉＣ半導体基体１の他方の主表面１ａに形成されたｐ型ＳｉＣからなる第１半導体領域６ａと、他方の主表面１ａに形成されたｎ型ＳｉＣからなる第２半導体領域６ｂと、第１半導体領域６ａにオーミック接触するオーミック接合層７と、第２半導体領域６ｂにショットキー接触するショットキー接合層８と、を備え、オーミック接合層７が、第１半導体領域６ａ側からチタンとニッケルとを含む合金からなると共に、その上にモリブデンを主成分とする金属層を有し、ショットキー接続層８が、モリブデンを主成分とする金属からなることを特徴とする半導体装置である。 （もっと読む）

【課題】定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】整流素子１０は、ショットキー電極５、３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。上記ショットキー障壁φＢｎ₁が、０．６８ｅＶ＜φＢｎ₁＜１．０５ｅＶという関係を満足し、かつ２５０℃の温度でもショットキー電極５とｎ^-半導体層２とのショットキー接触を確保できる。上記ショットキー障壁φＢｎ_２は、１．０６ｅＶ＜φＢｎ_２という関係を満足する。 （もっと読む）

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減と、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】凹部４ｃ内に形成されたｉ型（イントリンシック半導体）側壁層５を介してｐ⁺型ゲート領域６を形成する。このような構成とすれば、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ⁺型ゲート領域６よりも低濃度のｐ^-型層が必要とされない。このため、ｎ^-型チャネル層３に直接接触している高濃度のｐ⁺型ゲート領域６によって、ｎ^-型チャネル層３内に伸びる空乏層幅を制御できる。したがって、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ^-型層が備えられる場合と比較して、ゲート印加電圧が高電圧になることを抑制できる。また、ｐ⁺型ゲート領域６の側面がｉ型側壁層５によってｎ⁺型層４と分離されるため、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスを低減できる。 （もっと読む）

【課題】 チャネルの高い移動度と、優れた縦方向耐圧とを得た上で、安定して低いオン抵抗を確保することができる、半導体装置等を提供する。
【解決手段】本発明の半導体装置は、ｎ型ドリフト層４／ｐ型層６／ｎ型表層８を含むＧａＮ系積層体１５、に形成され、ＧａＮ系積層体には、開口部５が設けられ、再成長層２７と、ゲート電極１１と、ソース電極３１と、ドレイン電極３９とを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、チャネルが二次元電子ガスであり、ｐ型層６とｎ型表層８との間、および開口部を囲むＧａＮ系積層体の端面と再成長層との間、の少なくとも一方に、ＧａＮよりも格子定数が小さいエピタキシャル層が挿入されていることを特徴とする。 （もっと読む）