【課題】エピタキシャル成長法により堆積させたＳｉＣ層の表面から深い位置に形成された結晶欠陥でも、確実に除去することができる方法を提供する。
【解決手段】単結晶ＳｉＣからなる半導体基板１表面にエピタキシャル層２を積層させて形成したＳｉＣ基板の表面にレジスト膜１２を形成し、基板裏面から紫外線を照射することで、表面のレジスト膜１２を露光する。結晶欠陥１１のある部分は、レジスト膜１２は露光されないため、開口が形成される。その開口部内にイオン注入することで、エピタキシャル層２、半導体基板１を高抵抗化し、結晶欠陥を除去する。最後に、レジスト膜１２を除去することで、半導体装置を形成することができるＳｉＣ基板が得られる。 （もっと読む）

【課題】オン抵抗の低減を図ることができる電界効果トランジスタ（ＦＥＴ）を提供する。
【解決手段】ＦＥＴ１０１は、化合物半導体基板１と、化合物半導体基板１上に形成され、当該基板側から見て、ｎ型キャリアが蓄積するチャネル層５、ショットキー層８、及びキャップ層９を順次含む半導体積層構造１０と、ゲート電極２０、ソース電極２１、及びドレイン電極２２とを備えている。キャップ層９は、ショットキー層８側から見て、自然超格子構造を有するアンドープの又はｎ型キャリアが添加された第１のＩｎＧａＰ層９Ａと、自然超格子構造を有しないｎ型キャリアが添加された第２のＩｎＧａＰ層９Ｂとを順次含んでいる。 （もっと読む）

【課題】バリア金属層のカバレッジを向上させることができ、さらに、トレンチ内に埋め込まれた導電体に応力が集中する虞がなく、逆方向電流（ＩＲ）を抑制することができるショットキーバリアダイオード（ＳＢＤ）及びその製造方法を提供する。
【解決手段】本発明のＳＢＤ１１は、シリコン基板２の表面２ａにトレンチ３が形成され、トレンチ３の内面に最上面１２ａが傾斜面２２とされた絶縁膜１２が形成され、このトレンチ３内には、最上端部２１ａがトレンチ３の側壁上面３ａより下方に位置するように導電体１３が埋め込まれ、シリコン基板２の表面２ａ、絶縁膜１２及び導電体１３を覆うようにバリア金属層１４及び電極金属層１５が積層されている。 （もっと読む）

【課題】バリア金属層に電極金属層からの引っ張り応力等の応力が作用した場合においても、この応力がバリア金属層に局部的に集中するのを緩和することができ、逆方向電流（ＩＲ）を小さくすることができるショットキーバリアダイオード及びその製造方法を提供する。
【解決手段】本発明のショットキーバリアダイオード（ＳＢＤ）１１は、シリコン基板２の表面２ａにトレンチ３が形成され、このトレンチ３の内面に絶縁膜１２が形成され、この絶縁膜１２が形成されたトレンチ３内に導電体１３が埋め込まれ、シリコン基板２、絶縁膜１２及び導電体１３を覆うようにバリア金属層１４が形成され、バリア金属層１４のうち導電体１３の凹面１３ａの周縁部近傍上の領域に緩衝層１５が形成されている。 （もっと読む）

【課題】縦型のトランジスタにおいてゲートからシリサイドの位置を精度よく制御できるようにする。
【解決手段】柱状半導体１４の中央部には、その周囲を囲むように、ゲート絶縁膜９が形成され、さらに、ゲート絶縁膜９の周囲を囲むように、ゲート層６が形成されている。この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。ゲート層６の上下には、第１絶縁膜４が形成されている。第１絶縁膜４は、柱状半導体１４にも接している。柱状半導体１４の側面には、シリサイド１８及びｎ型拡散層（不純物領域）１９が形成されている。シリサイド１８は、第１絶縁膜４によってセルフ・アラインされた位置に形成されている。 （もっと読む）

【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】本発明は、ＭＰＳ構造の半導体装置において、逆方向特性の漏れ電流を低減できる半導体装置の製造方法を提供することを目的とする。
【解決手段】第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法は、オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層を形成する金属層形成工程（ステップＳ１０１、Ｓ１０２）と、金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）と、絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）の後に、絶縁膜をベークすると共に、オーミック接合部の金属層をシリサイド化させる熱処理工程（ステップＳ１０５）とを有する。 （もっと読む）

【課題】 表面保護膜中へのホットキャリアの侵入に起因する半導体装置の出力低下を抑制すること。
【解決手段】 本半導体装置１００は、窒化ガリウム系半導体からなる電子走行層１２と、電子走行層１２上に設けられ、窒化ガリウム系半導体からなる電子供給層１６と、電子供給層１６上に設けられ、窒化ガリウムからなるキャップ層１８と、キャップ層１８上に設けられたゲート電極２４と、電子供給層１６上にゲート電極２４を挟んで設けられたソース電極２０及びドレイン電極２２と、キャップ層１８上に設けられた表面保護膜３０と、キャップ層１８と表面保護膜３０との間に介在し、少なくともゲート電極２４とドレイン電極２２との間の領域に設けられたＡｌ_ｘＧａ_１−ｘＮ（０．５≦ｘ≦１）からなるバリア層５０と、を備える。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０３において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＮｉ層４１と、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２と、Ｎｉ層４１と低抵抗金属層４２との間に形成されたＰｄ層４４を設けるようにする。 （もっと読む）

【課題】本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。
【解決手段】ソース領域６及びドレイン領域７は、フェルミ準位が異なる第１金属領域１０及び第２金属領域１１を有し、第１金属領域１０は、半導体領域５の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域５の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域１１は、第１金属領域１０のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であることを特徴とする。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０２において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＴｉ_xＷ_1-xＮ層（０＜ｘ＜１）４３と、Ｔｉ_xＷ_1-xＮ層４３の上方に形成され、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２を設けるようにする。 （もっと読む）

【課題】高周波モジュール中におけるスイッチング素子として用いられるＨＥＭＴ素子を小型化する。
【解決手段】ＧａＡｓからなる基板１の主面上の素子分離部９で規定された活性領域内において、ゲート電極１７は、１本で形成し、ソース電極１３とドレイン電極１４との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極１７の割合を減じ、ゲートパッド１７Ａの面積を減じる。 （もっと読む）

【課題】電流コラプスが小さく且つ良好な高周波特性を有する電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、基板１０１の上に形成された窒化物半導体積層体１０２と、ソース電極１０５、ドレイン電極１０６及びゲート電極１０７と、窒化物半導体積層体１０２の上に形成された絶縁膜１１０と、絶縁膜１１０の上に接して形成され、端部がゲート電極１０７とドレイン電極１０６との間に位置するフィールドプレート１１５とを備えている。絶縁膜１１０は、第１の膜１１１と、第１の膜１１１よりも絶縁耐圧が低い第２の膜１１２とを含み、ゲート電極１１７とドレイン電極１１６との間に形成された薄膜部１１０ａを有している。フィールドプレート１１５は、薄膜部１１０ａを覆い且つ開口部においてソース電極と接続されている。 （もっと読む）

【課題】Ｉｄ―ｍａｘ特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。
【解決手段】III族窒化物半導体電子デバイス１１では、チャネル層２１はＡｌＧａＮからなると共に、バリア層２３はチャネル層２１より大きなバンドギャップのＡｌＧａＮからなる。チャネル層２１が、ＧａＮではなく、ＡｌＧａＮからなるので、III族窒化物半導体電子デバイス１１においてＩｄ―ｍａｘ特性低下を低減可能である。また、第１及び第２の電極１７、１９は、それぞれ、チャネル層２１の第１及び第２の部分２１ａ、２１ｂ上に設けられる。チャネル層２１において第１の部分２１ａの不純物濃度が第２の部分２１ｂの不純物濃度と同じであるから、チャネル層２１における第１の部分にイオン注入が行われていない。半導体積層１５に部分的にイオン注入を行っていない。このイオン注入の使用回避により、Ｉｄ―ｍａｘ特性低下を更に低減可能である。 （もっと読む）

【課題】ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
【解決手段】ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。 （もっと読む）

【課題】ゲートリーク電流の増加が抑制された信頼性の高い電界効果トランジスタを提供する。
【解決手段】 ゲート電極は、第１金属層１６および第２金属層１７を含み、
第２金属層１７は、第１金属層１６よりも導電率が高く、
第１金属層１６の上方に、第２金属層１７が積層され、
ソース電極１８およびドレイン電極１９は、半導体層１２〜１４上にオーム性接触し、
ゲート電極は、ソース電極１８およびドレイン電極１９の間に配置され、かつ、第１金属層１６により半導体層上にショットキー性接触し、
半導体層上におけるソース電極１８およびゲート電極の間、ならびに、ゲート電極およびドレイン電極１９の間は、絶縁膜１５Ａにより覆われ、
かつ、
第２金属層１７下面の全体が第１金属層１６上面の上方に重なっているか、または、第１金属層１６の厚みが絶縁膜１５Ａの厚み以上であることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】ショットキー接合部の面積の減少を防ぐことができるとともに、簡便なプロセスで低コストの半導体装置を得る。
【解決手段】炭化珪素基板２上に、ｎ型不純物を比較的低濃度に含んだドリフト層である半導体層１を備え、当該半導体層１の主面には、複数の溝状の凹部ＴＲが設けられ、当該溝状の凹部ＴＲの側面内には、ｐ型不純物を含んだ半導体領域３ａが形成されている。また、溝状の凹部ＴＲが配設された領域の周囲には、ｐ型不純物を含んだ導体領域４が配設されている。 （もっと読む）

【課題】本発明の課題は、ロードダンプの場合、すなわち負荷の遮断の急に行われる場合にも、ロードダンプエネルギが全てのダイオードに均等に分配される整流器ブリッジ回路を提供することである。
【解決手段】前記課題は、請求項１に従う整流器ブリッジ回路によって解決される。 （もっと読む）

【課題】簡便なプロセスの採用が可能で、過電流耐性の高い構成を有した炭化珪素半導体装置を得る。
【解決手段】中央のドット状の半導体領域５は、輪郭部分が太線で示されているが、当該太線で示されるリング状領域に、ドット状の半導体領域５より深い位置にｐ型不純物が達する電流制限部５ａ（大深度部）が形成されている。ドット状の半導体領域５のｐ型不純物の到達深さが０．２〜０．４μｍであるのに対して、リング状の電流制限部５ａでは、ドリフト層である半導体層１の厚さの３分の１以下となる深さに設定される。 （もっと読む）

【課題】本発明の課題は、ロードダンプ時の動作において、すなわち負荷の遮断が急に行われる場合であっても適切な整流器ブリッジ回路を提供することである。
【解決手段】前記課題は、請求項１に従う回路によって解決される。 （もっと読む）