半導体装置の製造方法、及び半導体装置
【課題】本発明は、ＭＰＳ構造の半導体装置において、逆方向特性の漏れ電流を低減できる半導体装置の製造方法を提供することを目的とする。
【解決手段】第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法は、オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層を形成する金属層形成工程（ステップＳ１０１、Ｓ１０２）と、金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）と、絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）の後に、絶縁膜をベークすると共に、オーミック接合部の金属層をシリサイド化させる熱処理工程（ステップＳ１０５）とを有する。
【解決手段】第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法は、オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層を形成する金属層形成工程（ステップＳ１０１、Ｓ１０２）と、金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）と、絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）の後に、絶縁膜をベークすると共に、オーミック接合部の金属層をシリサイド化させる熱処理工程（ステップＳ１０５）とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
従来、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ（Merged Pin Shottky）構造のダイオードにおいて、アノード面に電極を形成する場合、図５が示すような工程によって形成していた。図５に示される半導体装置の製造方法では、まず、Ａｌ（アルミニウム）のメタル層を例えば、３μｍ（マイクロメートル）から６μｍの膜厚で形成する（メタル形成工程）。次に、約５００℃の温度で熱処理を行い、ＰＮ接合のＰ型半導体とＡｌの間でオーミック接合させるためのシリサイドを形成する（メタル熱処理工程）。次に、有機絶縁膜であるポリイミド層を形成し（ポリイミド形成工程）、その後、約３５０℃の温度で再び熱処理を行う（ポリイミド熱処理工程）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０６２５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図５に示される半導体装置の製造方法では、ショットキ接合面に図６に示されるスパイク状の欠陥が発生する場合がある。このスパイク状の欠陥が発生すると、ＭＰＳ構造のダイオードにおいて、逆方向特性の漏れ電流が大きくなるという問題がある。
また、ショットキ接合面にＭｏ（モリブデン）などのバリアメタルを使用する方法が開示されている（例えば、特許文献１を参照）。バリアメタルを使用すると、スパイク状の欠陥の発生が低減される効果がある。そこで、図６に示されるスパイク状の欠陥の発生を低減するために、ショットキ接合面にＭｏなどのバリアメタルを使用する方法が考えられる。しかしながら、バリアメタルを使用する方法では、ｐ型半導体との接触抵抗が大きくなり、順方向電圧が大きくなる。
【０００５】
本発明は、上記問題を解決すべくなされたもので、その目的は、ＭＰＳ構造の半導体装置において、逆方向特性の漏れ電流を低減できる半導体装置の製造方法、及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と前記金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法であって、前記オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、前記金属層を形成する金属層形成工程と、前記金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜形成工程の後に、前記絶縁膜をベークすると共に、前記オーミック接合部の前記金属層をシリサイド化させる熱処理工程とを有する半導体装置の製造方法である。
【０００７】
また、本発明は、上記発明において、前記オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さであることを特徴とする。
【０００８】
また、本発明は、上記発明において、前記金属層は、アルミニウムであることを特徴とする。
【０００９】
また、本発明は、上記発明において、前記金属層は、白金又はニッケルであることを特徴とする。
【００１０】
また、本発明は、上記発明において、前記金属層の前記膜厚は、０．５μｍから３μｍの範囲内の値であることを特徴とする。
【００１１】
また、本発明は、上記発明における半導体装置の製造方法によって製造された半導体装置である。
【発明の効果】
【００１２】
本発明によれば、半導体装置の製造方法は、オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層を形成する金属層形成工程と、絶縁膜を形成する絶縁膜形成工程と、絶縁膜形成工程の後に、絶縁膜をベークすると共に、オーミック接合部の金属層をシリサイド化させる熱処理工程とを有する。ショットキ接合面におけるスパイク状の欠陥の発生は、金属層の膜厚が薄い程、低減される。このため、本発明の半導体装置の製造方法では、金属層形成工程において、形成する金属層の膜厚を薄くすることで、このスパイク状の欠陥の発生を低減することができる。また、このスパイク状の欠陥の発生は、熱処理工程の温度が低い程、低減される。このため、本発明の半導体装置の製造方法では、低温で熱処理される絶縁膜のベーク処理と共に、オーミック接合部の金属層をシリサイド化させる。これにより、本発明の半導体装置の製造方法では、このスパイク状の欠陥の発生を低減することができる。このスパイク状の欠陥の発生が低減されるため、逆方向特性の漏れ電流を低減できる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態による半導体装置の一形態を示す断面構成図である。
【図２】同実施形態における半導体装置の製造工程を示す工程フロー図である。
【図３】同実施形態における半導体装置の製造工程を示す断面構成図である。
【図４】同実施形態における半導体装置の別の形態を示す断面構成図である。
【図５】従来の半導体装置の製造工程を示す工程フロー図である。
【図６】従来の半導体装置における断面構成図である。
【発明を実施するための形態】
【００１４】
＜第１の実施形態＞
以下、本発明の第１の実施形態による半導体装置について図面を参照して説明する。
図１は、本実施形態による半導体装置（ダイオード１００）を示す断面構成図である。
図１において、ダイオード１００は、Ｎ領域１、Ｐ領域２、アノード電極３、ポリイミド絶縁膜４、及びカソード電極５を備える。
【００１５】
Ｎ領域１は、第２の導電型の半導体としてのｎ型半導体のＮ−領域であり、ダイオード１００のバルク層となる半導体基板を構成する。ここで、図１における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。
Ｐ領域２は、第１の導電型の半導体としてのｐ型半導体のＰ＋領域である。Ｐ領域２は、Ｎ領域１と接して形成され、第１の表面Ｆ１に露呈させて形成される。ここで、Ｐ領域２は、例えば、２つのＰ＋領域とする。また、Ｐ領域２の不純物濃度は、例えば、２×１０１６ｃｍ−３である。
【００１６】
アノード電極３は、第１の表面Ｆ１にそって、Ｎ領域１とＰ領域２とに接して形成される。アノード電極３は、例えば、Ａｌ（アルミニウム）を材質とする金属層である。また、アノード電極３は、Ｐ領域２とオーミック接合（接触）する。アノード電極３は、Ｎ領域１とショットキ接合（接触）する。
【００１７】
ポリイミド絶縁膜４は、アノード電極３の一部分を覆って形成される。ポリイミド絶縁膜４は、例えば、有機絶縁膜であるポリイミドを材質とする絶縁膜である。ポリイミド絶縁膜４は、ダイオード１００を外的な損傷から保護するためのパッシベーション絶縁膜として機能する。
【００１８】
カソード電極５は、第２の表面Ｆ２にそって、Ｎ領域１に接して形成される。また、カソード電極５は、例えば、Ｔｉ（チタン）／Ｎｉ（ニッケル）の積層構造やＴｉ／Ｎｉ／Ａｇ（銀）の積層構造である。また、カソード電極５は、Ｎ領域１とオーミック接合する。
【００１９】
また、図１において、オーミック接合部２０では、ｐ型半導体のＰ領域２とアノード電極３（金属層）がオーミック接合する。また、ショットキ接合部３０では、ｎ型半導体のＮ領域１とアノード電極３（金属層）がショットキ接合する。
また、スパイク状の欠陥１０は、ショットキ接合部３０に発生するスパイク状の形状をした欠陥を示す。
【００２０】
なお、ダイオード１００は、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ（Merged Pin Shottky）構造のダイオードである。
【００２１】
次に、本実施形態による半導体装置（ダイオード１００）の製造方法について図面を参照して説明する。
図２は、同実施形態におけるダイオード１００の製造工程の一部を示す工程フロー図である。
また、図３は、図２に示した工程フロー図に対応するダイオード１００の製造工程を示す断面構成図である。
なお、図２及び図３に示される工程は、ダイオード１００のアノード電極３を形成する製造工程以降の工程である。アノード電極３を形成する前の図示されない製造工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１にＰ領域２を第１の表面Ｆ１に露呈させて形成する。
【００２２】
以下、ダイオード１００のアノード電極３を形成する製造工程以降の工程を説明する。
まず、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、メタル（Ａｌ金属層）を形成する（ステップＳ１０１）。また、Ａｌ金属層は、第１の表面Ｆ１全面に形成される。ここで、オーミック接合可能な膜厚範囲で薄くした膜厚は、例えば、０．５μｍ（マイクロメートル）から３μｍである。この膜厚は、図５及び図６に示される従来のダイオードにおけるＡｌ金属層の膜厚（例えば、３μｍから６μｍ）よりも薄い。
【００２３】
また、オーミック接合可能な範囲で薄くした膜厚は、アノード電極３にＡｌ線やＡｕ（金）線などの金属線をワイヤーボンディングする際に、アノード電極３にかかる応力（ワイヤーボンディングによる応力）を考慮して欠陥が生じないようにした厚さである。すなわち、アノード電極３の膜厚は、ワイヤーボンディングによる応力によって、オーミック接合部２０及びショットキ接合部３０に欠陥が生じるなどの物理的影響や電気的影響が生じない厚さである。
また、Ａｌ金属層の膜厚は、ショットキ接合部３０における欠陥の発生が許容できる膜厚範囲で薄くした膜厚である。
また、ステップＳ１０１において、Ａｌ金属層とＮ領域１とがショットキ接合される。
【００２４】
次に、パターンニングによって、Ａｌ金属層の必要な部分を残して、Ａｌ金属層を除去してアノード電極３を形成する（ステップＳ１０２）。ステップＳ１０２において、例えば、次に示すようにパターンニングを行う。まず、Ａｌ金属層の上にレジスト層を形成する。次に、レジスト層をマスクして露光し、Ａｌ金属層を除去する領域のレジスト層を除去する。これにより、レジスト層が開口したパターンを形成する。次に、レジスト層が開口した部分のＡｌ金属層を除去する。最後にレジスト層を除去してパターンニングが完了する。これにより、アノード電極３が形成される。
図３（ａ）は、ステップＳ１０２における製造工程が完了した後の断面構成図を示す。なお、半導体ウェハ上に、複数のダイオード１００が製造される。この図において、Ａｌ金属層が除去された領域は、例えば、ダイオード１００と隣接する位置のダイオード１００との図示されない境界部分である。
また、ステップＳ１０１とステップＳ１０２における工程を金属層形成工程という。
【００２５】
次に、アノード電極３の上全面に、例えば、ポリイミドをスピン塗布法などにより塗布して、ポリイミド絶縁膜４を成膜（堆積）する（ステップＳ１０３）。
図３（ｂ）は、ステップＳ１０３における製造工程が完了した後の断面構成図を示す。この図は、アノード電極３の上全面にポリイミド絶縁膜４が成膜（堆積）されていることを示す。
【００２６】
次に、パターンニングによって、ポリイミド絶縁膜４の必要な部分を残して、ポリイミド絶縁膜４を除去する（ステップＳ１０４）。ステップＳ１０４において、例えば、次に示すようにパターンニングを行う。まず、ポリイミド絶縁膜４の上にレジスト層を形成する。次に、レジスト層をマスクして露光し、ポリイミド絶縁膜４を除去する領域のレジスト層を除去する。これにより、レジスト層が開口したパターンを形成する。次に、レジスト層が開口した部分のポリイミド絶縁膜４を除去する。最後にレジスト層を除去してパターンニングが完了する。これにより、アノード電極３（金属層）の一部を覆って保護するポリイミド絶縁膜４を形成する。
図３（ｃ）は、ステップＳ１０４における製造工程が完了した後の断面構成図を示す。この図は、アノード電極３（金属層）の一部を覆って保護するポリイミド絶縁膜４が形成されていることを示す。
また、ステップＳ１０３とステップＳ１０４における工程を絶縁膜形成工程という。
【００２７】
次に、ポリイミド熱処理（熱処理工程）を行う（ステップＳ１０５）。ステップＳ１０５における熱処理工程は、ポリイミド絶縁膜４をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる。ここで、熱処理工程における処理温度は、例えば、約３５０℃である。この温度は、図５及び図６に示される従来のダイオードにおけるメタル熱処理の温度（例えば、約５００℃）よりも低い。
図３（ｄ）は、ステップＳ１０５における製造工程が完了した後の断面構成図を示す。この図において、オーミック接合部２０の金属層に図示されないシリサイドが形成される。これにより、アノード電極３とＰ領域２とがオーミック接合される。また、スパイク状の欠陥１０が、ショットキ接合部３０に発生した場合を示す。ただし、この図におけるスパイク状の欠陥１０では、図６に示される従来のダイオードにおけるスパイク状の欠陥よりも欠陥の数及び深さを低減することができる。本実施形態における製造方法では、アノード電極３の膜厚をオーミック接合可能な膜厚範囲で薄く形成し、図５及び図６に示される従来のダイオードにおけるメタル熱処理の温度より低い約３５０℃でオーミック接合部２０の金属層をシリサイド化させる。これにより、スパイク状の欠陥１０の発生を低減することができる。
【００２８】
次に、裏面メタル蒸着工程では、第２の表面Ｆ２（裏面）に、カソード電極５としてメタル（例えば、Ｔｉ／ＮｉやＴｉ／Ｎｉ／Ａｇなどの金属層）を蒸着する（ステップＳ１０６）。これにより、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ構造のダイオード１００が製造される。
図３（ｅ）は、ステップＳ１０６における製造工程が完了した後の断面構成図を示す。
【００２９】
なお、ステップＳ１０１において、Ａｌ金属層であるアノード電極３の膜厚は、図５に示される従来の金属層形成工程によって形成された膜厚よりも薄い、例えば、０．５μｍから３μｍの範囲で形成される。また、ステップＳ１０５において、アノード電極３は、図５に示される従来の熱処理工程の温度より低い温度（例えば、約３５０℃）で熱処理される。これらの条件で処理した場合において、アノード電極３とＰ領域２との接触抵抗は、図５に示される従来の半導体装置の製造方法の場合と同等の抵抗値が得られる。
【００３０】
以上のように、本実施形態における半導体装置（ダイオード１００）の製造方法は、金属層形成工程（ステップＳ１０１及びＳ１０２）と絶縁膜形成工程（ステップＳ１０３及びＳ１０４）と、熱処理工程（ステップＳ１０５）とを有する。金属層形成工程（ステップＳ１０１及びＳ１０２）は、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、アノード電極３（金属層）を形成する。絶縁膜形成工程（ステップＳ１０３及びＳ１０４）は、ポリイミド絶縁膜４（絶縁膜）を形成する。熱処理工程（ステップＳ１０５）は、絶縁膜形成工程（ステップＳ１０３及びＳ１０４）の後に、ポリイミド絶縁膜４（絶縁膜）をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる。
【００３１】
ショットキ接合部３０におけるスパイク状の欠陥１０の発生は、アノード電極３（金属層）の膜厚が薄い程、低減される。このため、本実施形態における半導体装置の製造方法では、金属層形成工程（ステップＳ１０１及びＳ１０２）において、形成するアノード電極３（金属層）の膜厚を薄くすることで、このスパイク状の欠陥１０の発生を低減することができる。
また、このスパイク状の欠陥１０の発生は、オーミック接合を確保できる条件下で熱処理の温度が低い程、低減される。このため、本実施形態における半導体装置の製造方法では、低温（例えば、約３５０℃）で熱処理されるポリイミド絶縁膜４（絶縁膜）のベーク処理と共に、オーミック接合部２０の金属層をシリサイド化させる。これにより、本実施形態における半導体装置の製造方法、及びダイオード１００では、このスパイク状の欠陥１０の発生を低減することができる。
このスパイク状の欠陥１０の発生が低減されるため、ダイオード１００は、逆方向特性の漏れ電流を低減できる。
【００３２】
また、本実施形態における半導体装置の製造方法では、ポリイミド絶縁膜４（絶縁膜）のベーク処理とオーミック接合部２０の金属層のシリサイド化を同じ熱処理工程（ステップＳ１０５）で行う。そのため、図５に示される従来の半導体装置の製造方法に比べて、熱処理工程を１回削減できる。また、本実施形態における半導体装置の製造方法では、アノード電極３の膜厚を図５に示される従来の半導体装置の製造方法より薄く形成する。そのため、ステップＳ１０１のメタル（金属層）形成工程における処理時間を短縮できる。結果として、本実施形態における半導体装置の製造方法では、製造工程を簡素化できる。
【００３３】
＜第２の実施形態＞
以下、同実施形態における半導体装置の別の一形態について図面を参照して説明する。
図４は、同実施形態における半導体装置の別の形態を示す断面構成図である。
図４において、ダイオード１００ａは、Ｎ領域１、Ｐ領域２、アノード電極３、ポリイミド絶縁膜４、カソード電極５、ガードリング６、ＳｉＯ２（二酸化珪素）絶縁膜７、ＰＳＧ（Phospho Silicate Glass）絶縁膜８、及びチャネルストッパ９を備える。この図において、図１と同じ構成には同一の符号を付す。
【００３４】
図４に示されるダイオード１００ａでは、Ｎ領域１は、ｎ型半導体のＮ−領域１ａと、Ｎ−領域１ａより不純物濃度の高いｎ型半導体のＮ＋領域１ｂとによって構成される。
Ｐ領域２は、Ｎ領域１のＮ−領域１ａと接して形成され、第１の表面Ｆ１に露呈させて形成される。ここで、Ｐ領域２は、例えば、３つのＰ＋領域とする。
ガードリング６は、第１の表面Ｆ１に接して図４におけるダイオード１００ａの側面近傍のＮ−領域１ａに形成される。ガードリング６は、例えば、Ｐ領域２よりも不純物濃度が高いｐ型半導体のＰ＋領域により形成される。
チャネルストッパ９は、第１の表面Ｆ１と図４におけるダイオード１００ａの側面とに接して、Ｎ−領域１ａに形成される。チャネルストッパ９は、例えば、Ｎ−領域１ａよりも不純物濃度が高いｎ型半導体のＮ＋領域により形成される。チャネルストッパ９は、ダイオード１００ａの機能として望ましくない漏れ電流（チャネル電流）を抑制する。
【００３５】
ＳｉＯ２絶縁膜７は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。ＳｉＯ２絶縁膜７は、ガードリング６とＮ領域１のＮ−領域１ａの一部分とを覆うように形成される。また、ＳｉＯ２絶縁膜７は、第１の表面Ｆ１を保護して、湿度などの進入を防ぎ、ダイオード１００ａの第１の表面Ｆ１を保護する。
ＰＳＧ絶縁膜８は、ＳｉＯ２絶縁膜７に接して、ＳｉＯ２絶縁膜７を覆うように形成される。ＰＳＧ絶縁膜８は、Ｎａ（ナトリウム）イオンなどの進入を防ぎ、ダイオード１００ａにおける化学的損傷などを主に防止する。
【００３６】
図４において、アノード電極３は、第１の表面Ｆ１にそって、ＳｉＯ２絶縁膜７及びＰＳＧ絶縁膜８に覆われていないＮ領域１のＮ−領域１ａの部分に接して形成される。アノード電極３は、例えば、Ａｌ（アルミニウム）を材質とする金属層である。また、アノード電極３は、Ｐ領域２とオーミック接合する。アノード電極３は、Ｎ領域１のＮ−領域１ａとショットキ接合する。
カソード電極５は、第２の表面Ｆ２にそって、Ｎ領域１のＮ＋領域１ｂに接して形成される。また、カソード電極５は、例えば、Ｔｉ／Ｎｉの積層構造やＴｉ／Ｎｉ／Ａｇの積層構造である。また、カソード電極５は、Ｎ領域１とオーミック接合する。
【００３７】
なお、ダイオード１００ａは、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ構造のダイオードである。
【００３８】
次に、本実施形態による半導体装置（ダイオード１００ａ）の製造方法について説明する。
ダイオード１００ａの製造方法では、ダイオード１００の製造方法に、チャネルストッパ６を形成する工程と、ＳｉＯ２絶縁膜７を形成する工程と、ＰＳＧ絶縁膜８を形成する工程が追加される。また、ダイオード１００ａの製造方法では、Ｎ領域１としてＮ−領域１ａとＮ＋領域１ｂとを備えた半導体基板を用いる。
【００３９】
図示は省略するが、ガードリング６を形成する工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１に、ガードリング６としてＰ＋領域を第１の表面Ｆ１に露呈させて形成する。
また、図示は省略するが、チャネルストッパ９を形成する工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１に、チャネルストッパ９としてＮ＋領域を第１の表面Ｆ１に露呈させて形成する。
また、図示は省略するが、ＳｉＯ２絶縁膜７を形成する工程及びＰＳＧ絶縁膜８を形成する工程では、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて、ＳｉＯ２絶縁膜７及びＰＳＧ絶縁膜８を形成する。
アノード電極３を形成する製造工程以降の工程は、図２に示される工程フローと同様である。
【００４０】
以上のように、本実施形態における半導体装置（ダイオード１００ａ）の製造方法は、金属層形成工程（ステップＳ１０１及びＳ１０２）と絶縁膜形成工程（ステップＳ１０３及びＳ１０４）と、熱処理工程（ステップＳ１０５）とを有する。
これにより、ダイオード１００ａの製造方法及びダイオード１００ａは、第１の実施形態におけるダイオード１００の製造方法及びダイオード１００と同様の効果が得られる。
【００４１】
なお、本発明の実施形態によれば、第１の導電型の半導体（ｐ型半導体）と金属層（アノード電極３）がオーミック接合するオーミック接合部２０と、第２の導電型の半導体（ｎ型半導体）と金属層（アノード電極３）がショットキ接合するショットキ接合部３０とを備える半導体装置（ダイオード１００（又は１００ａ））の製造方法は、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層（アノード電極３）を形成する金属層形成工程（ステップＳ１０１、Ｓ１０２）と、金属層（アノード電極３）の一部を覆って保護する絶縁膜（ポリイミド絶縁膜４）を形成する絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）と、絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）の後に、絶縁膜（ポリイミド絶縁膜４）をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる熱処理工程（ステップＳ１０５）とを有する。
【００４２】
これにより、スパイク状の欠陥１０の発生が低減されるため、ダイオード１００（又は１００ａ）は、逆方向特性の漏れ電流を低減できる。
また、半導体装置（ダイオード１００（又は１００ａ））の製造方法では、絶縁膜（ポリイミド絶縁膜４）のベーク処理とオーミック接合部２０の金属層のシリサイド化を同じ熱処理工程（ステップＳ１０５）で行う。このため、図５に示される従来の半導体装置の製造方法に比べて、熱処理工程を１回削減できる。結果として、半導体装置（ダイオード１００（又は１００ａ））の製造方法では、製造工程を簡素化できる。
【００４３】
また、オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さである。
これにより、ワイヤーボンディングによる応力によってオーミック接合部２０及びショットキ接合部３０に生じる欠陥などによる物理的影響や電気的影響を低減できる。
【００４４】
また、金属層（アノード電極３）は、アルミニウムである。
これにより、金属層（アノード電極３）の形成が容易である。また、アルミニウムは白金などに比べ安価な材料であるため、低コストによって製造できる。
【００４５】
また、金属層（アノード電極３）の膜厚は、０．５μｍから３μｍの範囲内の値である。
これにより、オーミック接合部２０がオーミック接合可能で、且つ、ショットキ接合部３０におけるスパイク状の欠陥１０の発生が逆方向特性の漏れ電流を許容できる範囲に低減できる。
【００４６】
また、ダイオード１００（又は１００ａ）は、上記の製造方法によって製造された半導体装置である。
これにより、スパイク状の欠陥１０の発生が低減されるため、ダイオード１００（又は１００ａ）は、逆方向特性の漏れ電流を低減できる。
【００４７】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、第１の導電型の半導体をｐ型半導体とし、第２の導電型の半導体をｎ型半導体とする形態を説明したが、第１の導電型の半導体をｎ型半導体とし、第２の導電型の半導体をｐ型半導体とする形態でも良い。
また、上記の各実施形態において、ＭＰＳ構造のダイオード（１００、１００ａ）に用いる形態を説明したが、本発明は、これに限定されない。１つの金属層においてオーミック接合部とショットキ接合部を備える他の半導体装置に用いても良い。また、Ｐ領域２の数や形状も上記の各実施形態に限定されるものではない。
【００４８】
また、上記の各実施形態において、金属層（アノード電極３）としてＡｌを用いる形態を説明したが、例えば、Ｐｔ（白金）、Ｎｉ（ニッケル）など、ショットキ接合と熱処理によるオーミック接合との両方が可能な金属であれば、他の金属を用いる形態でも良い。また、金属層（アノード電極３）の膜厚は、０．５μｍから３μｍの範囲で形成される形態を説明したが、使用する金属の種類によって他の範囲の膜厚でも良い。
また、上記の各実施形態において、絶縁膜にポリイミドを用いる形態を説明したが、絶縁膜の堆積後に熱処理を必要とする絶縁膜であれば、他の絶縁膜を用いる形態でも良い。ただし、熱処理に使用する温度は、オーミック接合部の金属層をシリサイド化させることが可能な温度である必要がある。
【００４９】
また、上記の各実施形態において、ステップＳ１０１とステップＳ１０２における工程を金属層形成工程とする形態を説明したが、ステップＳ１０１における工程を金属層形成工程とする形態でも良い。また、ステップＳ１０３とステップＳ１０４における工程を絶縁膜形成工程とする形態を説明したが、ステップＳ１０３における工程を絶縁膜形成工程とする形態でも良い。
【符号の説明】
【００５０】
１ Ｎ領域
２ Ｐ領域
３ アノード電極
４ ポリイミド絶縁膜
５ カソード電極
６ ガードリング
７ ＳｉＯ２絶縁膜
８ ＰＳＧ絶縁膜
９ チャネルストッパ
１０ スパイク状の欠陥
２０ オーミック接合部
３０ ショットキ接合部
１００、１００ａ ダイオード
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
従来、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ（Merged Pin Shottky）構造のダイオードにおいて、アノード面に電極を形成する場合、図５が示すような工程によって形成していた。図５に示される半導体装置の製造方法では、まず、Ａｌ（アルミニウム）のメタル層を例えば、３μｍ（マイクロメートル）から６μｍの膜厚で形成する（メタル形成工程）。次に、約５００℃の温度で熱処理を行い、ＰＮ接合のＰ型半導体とＡｌの間でオーミック接合させるためのシリサイドを形成する（メタル熱処理工程）。次に、有機絶縁膜であるポリイミド層を形成し（ポリイミド形成工程）、その後、約３５０℃の温度で再び熱処理を行う（ポリイミド熱処理工程）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０６２５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、図５に示される半導体装置の製造方法では、ショットキ接合面に図６に示されるスパイク状の欠陥が発生する場合がある。このスパイク状の欠陥が発生すると、ＭＰＳ構造のダイオードにおいて、逆方向特性の漏れ電流が大きくなるという問題がある。
また、ショットキ接合面にＭｏ（モリブデン）などのバリアメタルを使用する方法が開示されている（例えば、特許文献１を参照）。バリアメタルを使用すると、スパイク状の欠陥の発生が低減される効果がある。そこで、図６に示されるスパイク状の欠陥の発生を低減するために、ショットキ接合面にＭｏなどのバリアメタルを使用する方法が考えられる。しかしながら、バリアメタルを使用する方法では、ｐ型半導体との接触抵抗が大きくなり、順方向電圧が大きくなる。
【０００５】
本発明は、上記問題を解決すべくなされたもので、その目的は、ＭＰＳ構造の半導体装置において、逆方向特性の漏れ電流を低減できる半導体装置の製造方法、及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明は、第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と前記金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法であって、前記オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、前記金属層を形成する金属層形成工程と、前記金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜形成工程の後に、前記絶縁膜をベークすると共に、前記オーミック接合部の前記金属層をシリサイド化させる熱処理工程とを有する半導体装置の製造方法である。
【０００７】
また、本発明は、上記発明において、前記オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さであることを特徴とする。
【０００８】
また、本発明は、上記発明において、前記金属層は、アルミニウムであることを特徴とする。
【０００９】
また、本発明は、上記発明において、前記金属層は、白金又はニッケルであることを特徴とする。
【００１０】
また、本発明は、上記発明において、前記金属層の前記膜厚は、０．５μｍから３μｍの範囲内の値であることを特徴とする。
【００１１】
また、本発明は、上記発明における半導体装置の製造方法によって製造された半導体装置である。
【発明の効果】
【００１２】
本発明によれば、半導体装置の製造方法は、オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層を形成する金属層形成工程と、絶縁膜を形成する絶縁膜形成工程と、絶縁膜形成工程の後に、絶縁膜をベークすると共に、オーミック接合部の金属層をシリサイド化させる熱処理工程とを有する。ショットキ接合面におけるスパイク状の欠陥の発生は、金属層の膜厚が薄い程、低減される。このため、本発明の半導体装置の製造方法では、金属層形成工程において、形成する金属層の膜厚を薄くすることで、このスパイク状の欠陥の発生を低減することができる。また、このスパイク状の欠陥の発生は、熱処理工程の温度が低い程、低減される。このため、本発明の半導体装置の製造方法では、低温で熱処理される絶縁膜のベーク処理と共に、オーミック接合部の金属層をシリサイド化させる。これにより、本発明の半導体装置の製造方法では、このスパイク状の欠陥の発生を低減することができる。このスパイク状の欠陥の発生が低減されるため、逆方向特性の漏れ電流を低減できる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態による半導体装置の一形態を示す断面構成図である。
【図２】同実施形態における半導体装置の製造工程を示す工程フロー図である。
【図３】同実施形態における半導体装置の製造工程を示す断面構成図である。
【図４】同実施形態における半導体装置の別の形態を示す断面構成図である。
【図５】従来の半導体装置の製造工程を示す工程フロー図である。
【図６】従来の半導体装置における断面構成図である。
【発明を実施するための形態】
【００１４】
＜第１の実施形態＞
以下、本発明の第１の実施形態による半導体装置について図面を参照して説明する。
図１は、本実施形態による半導体装置（ダイオード１００）を示す断面構成図である。
図１において、ダイオード１００は、Ｎ領域１、Ｐ領域２、アノード電極３、ポリイミド絶縁膜４、及びカソード電極５を備える。
【００１５】
Ｎ領域１は、第２の導電型の半導体としてのｎ型半導体のＮ−領域であり、ダイオード１００のバルク層となる半導体基板を構成する。ここで、図１における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。
Ｐ領域２は、第１の導電型の半導体としてのｐ型半導体のＰ＋領域である。Ｐ領域２は、Ｎ領域１と接して形成され、第１の表面Ｆ１に露呈させて形成される。ここで、Ｐ領域２は、例えば、２つのＰ＋領域とする。また、Ｐ領域２の不純物濃度は、例えば、２×１０１６ｃｍ−３である。
【００１６】
アノード電極３は、第１の表面Ｆ１にそって、Ｎ領域１とＰ領域２とに接して形成される。アノード電極３は、例えば、Ａｌ（アルミニウム）を材質とする金属層である。また、アノード電極３は、Ｐ領域２とオーミック接合（接触）する。アノード電極３は、Ｎ領域１とショットキ接合（接触）する。
【００１７】
ポリイミド絶縁膜４は、アノード電極３の一部分を覆って形成される。ポリイミド絶縁膜４は、例えば、有機絶縁膜であるポリイミドを材質とする絶縁膜である。ポリイミド絶縁膜４は、ダイオード１００を外的な損傷から保護するためのパッシベーション絶縁膜として機能する。
【００１８】
カソード電極５は、第２の表面Ｆ２にそって、Ｎ領域１に接して形成される。また、カソード電極５は、例えば、Ｔｉ（チタン）／Ｎｉ（ニッケル）の積層構造やＴｉ／Ｎｉ／Ａｇ（銀）の積層構造である。また、カソード電極５は、Ｎ領域１とオーミック接合する。
【００１９】
また、図１において、オーミック接合部２０では、ｐ型半導体のＰ領域２とアノード電極３（金属層）がオーミック接合する。また、ショットキ接合部３０では、ｎ型半導体のＮ領域１とアノード電極３（金属層）がショットキ接合する。
また、スパイク状の欠陥１０は、ショットキ接合部３０に発生するスパイク状の形状をした欠陥を示す。
【００２０】
なお、ダイオード１００は、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ（Merged Pin Shottky）構造のダイオードである。
【００２１】
次に、本実施形態による半導体装置（ダイオード１００）の製造方法について図面を参照して説明する。
図２は、同実施形態におけるダイオード１００の製造工程の一部を示す工程フロー図である。
また、図３は、図２に示した工程フロー図に対応するダイオード１００の製造工程を示す断面構成図である。
なお、図２及び図３に示される工程は、ダイオード１００のアノード電極３を形成する製造工程以降の工程である。アノード電極３を形成する前の図示されない製造工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１にＰ領域２を第１の表面Ｆ１に露呈させて形成する。
【００２２】
以下、ダイオード１００のアノード電極３を形成する製造工程以降の工程を説明する。
まず、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、メタル（Ａｌ金属層）を形成する（ステップＳ１０１）。また、Ａｌ金属層は、第１の表面Ｆ１全面に形成される。ここで、オーミック接合可能な膜厚範囲で薄くした膜厚は、例えば、０．５μｍ（マイクロメートル）から３μｍである。この膜厚は、図５及び図６に示される従来のダイオードにおけるＡｌ金属層の膜厚（例えば、３μｍから６μｍ）よりも薄い。
【００２３】
また、オーミック接合可能な範囲で薄くした膜厚は、アノード電極３にＡｌ線やＡｕ（金）線などの金属線をワイヤーボンディングする際に、アノード電極３にかかる応力（ワイヤーボンディングによる応力）を考慮して欠陥が生じないようにした厚さである。すなわち、アノード電極３の膜厚は、ワイヤーボンディングによる応力によって、オーミック接合部２０及びショットキ接合部３０に欠陥が生じるなどの物理的影響や電気的影響が生じない厚さである。
また、Ａｌ金属層の膜厚は、ショットキ接合部３０における欠陥の発生が許容できる膜厚範囲で薄くした膜厚である。
また、ステップＳ１０１において、Ａｌ金属層とＮ領域１とがショットキ接合される。
【００２４】
次に、パターンニングによって、Ａｌ金属層の必要な部分を残して、Ａｌ金属層を除去してアノード電極３を形成する（ステップＳ１０２）。ステップＳ１０２において、例えば、次に示すようにパターンニングを行う。まず、Ａｌ金属層の上にレジスト層を形成する。次に、レジスト層をマスクして露光し、Ａｌ金属層を除去する領域のレジスト層を除去する。これにより、レジスト層が開口したパターンを形成する。次に、レジスト層が開口した部分のＡｌ金属層を除去する。最後にレジスト層を除去してパターンニングが完了する。これにより、アノード電極３が形成される。
図３（ａ）は、ステップＳ１０２における製造工程が完了した後の断面構成図を示す。なお、半導体ウェハ上に、複数のダイオード１００が製造される。この図において、Ａｌ金属層が除去された領域は、例えば、ダイオード１００と隣接する位置のダイオード１００との図示されない境界部分である。
また、ステップＳ１０１とステップＳ１０２における工程を金属層形成工程という。
【００２５】
次に、アノード電極３の上全面に、例えば、ポリイミドをスピン塗布法などにより塗布して、ポリイミド絶縁膜４を成膜（堆積）する（ステップＳ１０３）。
図３（ｂ）は、ステップＳ１０３における製造工程が完了した後の断面構成図を示す。この図は、アノード電極３の上全面にポリイミド絶縁膜４が成膜（堆積）されていることを示す。
【００２６】
次に、パターンニングによって、ポリイミド絶縁膜４の必要な部分を残して、ポリイミド絶縁膜４を除去する（ステップＳ１０４）。ステップＳ１０４において、例えば、次に示すようにパターンニングを行う。まず、ポリイミド絶縁膜４の上にレジスト層を形成する。次に、レジスト層をマスクして露光し、ポリイミド絶縁膜４を除去する領域のレジスト層を除去する。これにより、レジスト層が開口したパターンを形成する。次に、レジスト層が開口した部分のポリイミド絶縁膜４を除去する。最後にレジスト層を除去してパターンニングが完了する。これにより、アノード電極３（金属層）の一部を覆って保護するポリイミド絶縁膜４を形成する。
図３（ｃ）は、ステップＳ１０４における製造工程が完了した後の断面構成図を示す。この図は、アノード電極３（金属層）の一部を覆って保護するポリイミド絶縁膜４が形成されていることを示す。
また、ステップＳ１０３とステップＳ１０４における工程を絶縁膜形成工程という。
【００２７】
次に、ポリイミド熱処理（熱処理工程）を行う（ステップＳ１０５）。ステップＳ１０５における熱処理工程は、ポリイミド絶縁膜４をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる。ここで、熱処理工程における処理温度は、例えば、約３５０℃である。この温度は、図５及び図６に示される従来のダイオードにおけるメタル熱処理の温度（例えば、約５００℃）よりも低い。
図３（ｄ）は、ステップＳ１０５における製造工程が完了した後の断面構成図を示す。この図において、オーミック接合部２０の金属層に図示されないシリサイドが形成される。これにより、アノード電極３とＰ領域２とがオーミック接合される。また、スパイク状の欠陥１０が、ショットキ接合部３０に発生した場合を示す。ただし、この図におけるスパイク状の欠陥１０では、図６に示される従来のダイオードにおけるスパイク状の欠陥よりも欠陥の数及び深さを低減することができる。本実施形態における製造方法では、アノード電極３の膜厚をオーミック接合可能な膜厚範囲で薄く形成し、図５及び図６に示される従来のダイオードにおけるメタル熱処理の温度より低い約３５０℃でオーミック接合部２０の金属層をシリサイド化させる。これにより、スパイク状の欠陥１０の発生を低減することができる。
【００２８】
次に、裏面メタル蒸着工程では、第２の表面Ｆ２（裏面）に、カソード電極５としてメタル（例えば、Ｔｉ／ＮｉやＴｉ／Ｎｉ／Ａｇなどの金属層）を蒸着する（ステップＳ１０６）。これにより、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ構造のダイオード１００が製造される。
図３（ｅ）は、ステップＳ１０６における製造工程が完了した後の断面構成図を示す。
【００２９】
なお、ステップＳ１０１において、Ａｌ金属層であるアノード電極３の膜厚は、図５に示される従来の金属層形成工程によって形成された膜厚よりも薄い、例えば、０．５μｍから３μｍの範囲で形成される。また、ステップＳ１０５において、アノード電極３は、図５に示される従来の熱処理工程の温度より低い温度（例えば、約３５０℃）で熱処理される。これらの条件で処理した場合において、アノード電極３とＰ領域２との接触抵抗は、図５に示される従来の半導体装置の製造方法の場合と同等の抵抗値が得られる。
【００３０】
以上のように、本実施形態における半導体装置（ダイオード１００）の製造方法は、金属層形成工程（ステップＳ１０１及びＳ１０２）と絶縁膜形成工程（ステップＳ１０３及びＳ１０４）と、熱処理工程（ステップＳ１０５）とを有する。金属層形成工程（ステップＳ１０１及びＳ１０２）は、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、アノード電極３（金属層）を形成する。絶縁膜形成工程（ステップＳ１０３及びＳ１０４）は、ポリイミド絶縁膜４（絶縁膜）を形成する。熱処理工程（ステップＳ１０５）は、絶縁膜形成工程（ステップＳ１０３及びＳ１０４）の後に、ポリイミド絶縁膜４（絶縁膜）をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる。
【００３１】
ショットキ接合部３０におけるスパイク状の欠陥１０の発生は、アノード電極３（金属層）の膜厚が薄い程、低減される。このため、本実施形態における半導体装置の製造方法では、金属層形成工程（ステップＳ１０１及びＳ１０２）において、形成するアノード電極３（金属層）の膜厚を薄くすることで、このスパイク状の欠陥１０の発生を低減することができる。
また、このスパイク状の欠陥１０の発生は、オーミック接合を確保できる条件下で熱処理の温度が低い程、低減される。このため、本実施形態における半導体装置の製造方法では、低温（例えば、約３５０℃）で熱処理されるポリイミド絶縁膜４（絶縁膜）のベーク処理と共に、オーミック接合部２０の金属層をシリサイド化させる。これにより、本実施形態における半導体装置の製造方法、及びダイオード１００では、このスパイク状の欠陥１０の発生を低減することができる。
このスパイク状の欠陥１０の発生が低減されるため、ダイオード１００は、逆方向特性の漏れ電流を低減できる。
【００３２】
また、本実施形態における半導体装置の製造方法では、ポリイミド絶縁膜４（絶縁膜）のベーク処理とオーミック接合部２０の金属層のシリサイド化を同じ熱処理工程（ステップＳ１０５）で行う。そのため、図５に示される従来の半導体装置の製造方法に比べて、熱処理工程を１回削減できる。また、本実施形態における半導体装置の製造方法では、アノード電極３の膜厚を図５に示される従来の半導体装置の製造方法より薄く形成する。そのため、ステップＳ１０１のメタル（金属層）形成工程における処理時間を短縮できる。結果として、本実施形態における半導体装置の製造方法では、製造工程を簡素化できる。
【００３３】
＜第２の実施形態＞
以下、同実施形態における半導体装置の別の一形態について図面を参照して説明する。
図４は、同実施形態における半導体装置の別の形態を示す断面構成図である。
図４において、ダイオード１００ａは、Ｎ領域１、Ｐ領域２、アノード電極３、ポリイミド絶縁膜４、カソード電極５、ガードリング６、ＳｉＯ２（二酸化珪素）絶縁膜７、ＰＳＧ（Phospho Silicate Glass）絶縁膜８、及びチャネルストッパ９を備える。この図において、図１と同じ構成には同一の符号を付す。
【００３４】
図４に示されるダイオード１００ａでは、Ｎ領域１は、ｎ型半導体のＮ−領域１ａと、Ｎ−領域１ａより不純物濃度の高いｎ型半導体のＮ＋領域１ｂとによって構成される。
Ｐ領域２は、Ｎ領域１のＮ−領域１ａと接して形成され、第１の表面Ｆ１に露呈させて形成される。ここで、Ｐ領域２は、例えば、３つのＰ＋領域とする。
ガードリング６は、第１の表面Ｆ１に接して図４におけるダイオード１００ａの側面近傍のＮ−領域１ａに形成される。ガードリング６は、例えば、Ｐ領域２よりも不純物濃度が高いｐ型半導体のＰ＋領域により形成される。
チャネルストッパ９は、第１の表面Ｆ１と図４におけるダイオード１００ａの側面とに接して、Ｎ−領域１ａに形成される。チャネルストッパ９は、例えば、Ｎ−領域１ａよりも不純物濃度が高いｎ型半導体のＮ＋領域により形成される。チャネルストッパ９は、ダイオード１００ａの機能として望ましくない漏れ電流（チャネル電流）を抑制する。
【００３５】
ＳｉＯ２絶縁膜７は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。ＳｉＯ２絶縁膜７は、ガードリング６とＮ領域１のＮ−領域１ａの一部分とを覆うように形成される。また、ＳｉＯ２絶縁膜７は、第１の表面Ｆ１を保護して、湿度などの進入を防ぎ、ダイオード１００ａの第１の表面Ｆ１を保護する。
ＰＳＧ絶縁膜８は、ＳｉＯ２絶縁膜７に接して、ＳｉＯ２絶縁膜７を覆うように形成される。ＰＳＧ絶縁膜８は、Ｎａ（ナトリウム）イオンなどの進入を防ぎ、ダイオード１００ａにおける化学的損傷などを主に防止する。
【００３６】
図４において、アノード電極３は、第１の表面Ｆ１にそって、ＳｉＯ２絶縁膜７及びＰＳＧ絶縁膜８に覆われていないＮ領域１のＮ−領域１ａの部分に接して形成される。アノード電極３は、例えば、Ａｌ（アルミニウム）を材質とする金属層である。また、アノード電極３は、Ｐ領域２とオーミック接合する。アノード電極３は、Ｎ領域１のＮ−領域１ａとショットキ接合する。
カソード電極５は、第２の表面Ｆ２にそって、Ｎ領域１のＮ＋領域１ｂに接して形成される。また、カソード電極５は、例えば、Ｔｉ／Ｎｉの積層構造やＴｉ／Ｎｉ／Ａｇの積層構造である。また、カソード電極５は、Ｎ領域１とオーミック接合する。
【００３７】
なお、ダイオード１００ａは、ＰＮ接合ダイオードとショットキダイオードの特性を併せ持つＭＰＳ構造のダイオードである。
【００３８】
次に、本実施形態による半導体装置（ダイオード１００ａ）の製造方法について説明する。
ダイオード１００ａの製造方法では、ダイオード１００の製造方法に、チャネルストッパ６を形成する工程と、ＳｉＯ２絶縁膜７を形成する工程と、ＰＳＧ絶縁膜８を形成する工程が追加される。また、ダイオード１００ａの製造方法では、Ｎ領域１としてＮ−領域１ａとＮ＋領域１ｂとを備えた半導体基板を用いる。
【００３９】
図示は省略するが、ガードリング６を形成する工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１に、ガードリング６としてＰ＋領域を第１の表面Ｆ１に露呈させて形成する。
また、図示は省略するが、チャネルストッパ９を形成する工程では、例えば、イオン注入法などにより、半導体基板であるＮ領域１に、チャネルストッパ９としてＮ＋領域を第１の表面Ｆ１に露呈させて形成する。
また、図示は省略するが、ＳｉＯ２絶縁膜７を形成する工程及びＰＳＧ絶縁膜８を形成する工程では、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて、ＳｉＯ２絶縁膜７及びＰＳＧ絶縁膜８を形成する。
アノード電極３を形成する製造工程以降の工程は、図２に示される工程フローと同様である。
【００４０】
以上のように、本実施形態における半導体装置（ダイオード１００ａ）の製造方法は、金属層形成工程（ステップＳ１０１及びＳ１０２）と絶縁膜形成工程（ステップＳ１０３及びＳ１０４）と、熱処理工程（ステップＳ１０５）とを有する。
これにより、ダイオード１００ａの製造方法及びダイオード１００ａは、第１の実施形態におけるダイオード１００の製造方法及びダイオード１００と同様の効果が得られる。
【００４１】
なお、本発明の実施形態によれば、第１の導電型の半導体（ｐ型半導体）と金属層（アノード電極３）がオーミック接合するオーミック接合部２０と、第２の導電型の半導体（ｎ型半導体）と金属層（アノード電極３）がショットキ接合するショットキ接合部３０とを備える半導体装置（ダイオード１００（又は１００ａ））の製造方法は、オーミック接合部２０がオーミック接合可能な膜厚範囲で薄くした膜厚によって、金属層（アノード電極３）を形成する金属層形成工程（ステップＳ１０１、Ｓ１０２）と、金属層（アノード電極３）の一部を覆って保護する絶縁膜（ポリイミド絶縁膜４）を形成する絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）と、絶縁膜形成工程（ステップＳ１０３、Ｓ１０４）の後に、絶縁膜（ポリイミド絶縁膜４）をベークすると共に、オーミック接合部２０の金属層をシリサイド化させる熱処理工程（ステップＳ１０５）とを有する。
【００４２】
これにより、スパイク状の欠陥１０の発生が低減されるため、ダイオード１００（又は１００ａ）は、逆方向特性の漏れ電流を低減できる。
また、半導体装置（ダイオード１００（又は１００ａ））の製造方法では、絶縁膜（ポリイミド絶縁膜４）のベーク処理とオーミック接合部２０の金属層のシリサイド化を同じ熱処理工程（ステップＳ１０５）で行う。このため、図５に示される従来の半導体装置の製造方法に比べて、熱処理工程を１回削減できる。結果として、半導体装置（ダイオード１００（又は１００ａ））の製造方法では、製造工程を簡素化できる。
【００４３】
また、オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さである。
これにより、ワイヤーボンディングによる応力によってオーミック接合部２０及びショットキ接合部３０に生じる欠陥などによる物理的影響や電気的影響を低減できる。
【００４４】
また、金属層（アノード電極３）は、アルミニウムである。
これにより、金属層（アノード電極３）の形成が容易である。また、アルミニウムは白金などに比べ安価な材料であるため、低コストによって製造できる。
【００４５】
また、金属層（アノード電極３）の膜厚は、０．５μｍから３μｍの範囲内の値である。
これにより、オーミック接合部２０がオーミック接合可能で、且つ、ショットキ接合部３０におけるスパイク状の欠陥１０の発生が逆方向特性の漏れ電流を許容できる範囲に低減できる。
【００４６】
また、ダイオード１００（又は１００ａ）は、上記の製造方法によって製造された半導体装置である。
これにより、スパイク状の欠陥１０の発生が低減されるため、ダイオード１００（又は１００ａ）は、逆方向特性の漏れ電流を低減できる。
【００４７】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、第１の導電型の半導体をｐ型半導体とし、第２の導電型の半導体をｎ型半導体とする形態を説明したが、第１の導電型の半導体をｎ型半導体とし、第２の導電型の半導体をｐ型半導体とする形態でも良い。
また、上記の各実施形態において、ＭＰＳ構造のダイオード（１００、１００ａ）に用いる形態を説明したが、本発明は、これに限定されない。１つの金属層においてオーミック接合部とショットキ接合部を備える他の半導体装置に用いても良い。また、Ｐ領域２の数や形状も上記の各実施形態に限定されるものではない。
【００４８】
また、上記の各実施形態において、金属層（アノード電極３）としてＡｌを用いる形態を説明したが、例えば、Ｐｔ（白金）、Ｎｉ（ニッケル）など、ショットキ接合と熱処理によるオーミック接合との両方が可能な金属であれば、他の金属を用いる形態でも良い。また、金属層（アノード電極３）の膜厚は、０．５μｍから３μｍの範囲で形成される形態を説明したが、使用する金属の種類によって他の範囲の膜厚でも良い。
また、上記の各実施形態において、絶縁膜にポリイミドを用いる形態を説明したが、絶縁膜の堆積後に熱処理を必要とする絶縁膜であれば、他の絶縁膜を用いる形態でも良い。ただし、熱処理に使用する温度は、オーミック接合部の金属層をシリサイド化させることが可能な温度である必要がある。
【００４９】
また、上記の各実施形態において、ステップＳ１０１とステップＳ１０２における工程を金属層形成工程とする形態を説明したが、ステップＳ１０１における工程を金属層形成工程とする形態でも良い。また、ステップＳ１０３とステップＳ１０４における工程を絶縁膜形成工程とする形態を説明したが、ステップＳ１０３における工程を絶縁膜形成工程とする形態でも良い。
【符号の説明】
【００５０】
１ Ｎ領域
２ Ｐ領域
３ アノード電極
４ ポリイミド絶縁膜
５ カソード電極
６ ガードリング
７ ＳｉＯ２絶縁膜
８ ＰＳＧ絶縁膜
９ チャネルストッパ
１０ スパイク状の欠陥
２０ オーミック接合部
３０ ショットキ接合部
１００、１００ａ ダイオード
【特許請求の範囲】
【請求項１】
第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と前記金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法であって、
前記オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、前記金属層を形成する金属層形成工程と、
前記金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後に、前記絶縁膜をベークすると共に、前記オーミック接合部の前記金属層をシリサイド化させる熱処理工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さである
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属層は、アルミニウムである
ことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記金属層は、白金又はニッケルである
ことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項５】
前記金属層の前記膜厚は、０．５μｍから３μｍの範囲内の値である
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法によって製造された
ことを特徴とする半導体装置。
【請求項１】
第１の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第２の導電型の半導体と前記金属層がショットキ接合するショットキ接合部とを備える半導体装置の製造方法であって、
前記オーミック接合部がオーミック接合可能な膜厚範囲で薄くした膜厚によって、前記金属層を形成する金属層形成工程と、
前記金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後に、前記絶縁膜をベークすると共に、前記オーミック接合部の前記金属層をシリサイド化させる熱処理工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力を考慮した厚さである
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属層は、アルミニウムである
ことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記金属層は、白金又はニッケルである
ことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項５】
前記金属層の前記膜厚は、０．５μｍから３μｍの範囲内の値である
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置の製造方法によって製造された
ことを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２５８６６２（Ｐ２０１１−２５８６６２Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１０−１３０４１２（Ｐ２０１０−１３０４１２）
【出願日】平成２２年６月７日（２０１０．６．７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２２年６月７日（２０１０．６．７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]