【課題】高速ショットキーデバイス及びｐｎ接合デバイスにおける寄生容量を低減すると共にボンディング強度を改善する。
【解決手段】基板３０３と、基板３０３の上に配置される半導体デバイス３００、３０２、及び半導体デバイス３００、３０２との電気的接触を行うボンディング用パッド３０７を有し、ベンゾシクロブテンの層３０４が半導体デバイスの周辺に設けられ、ボンディング用パッド３０７がベンゾシクロブテンの層３０４の頂面に設けられる。 （もっと読む）

【課題】電気特性が優れた薄膜トランジスタ、及びそれを有する表示装置、ならびにそれらを作製する方法を提案する。
【解決手段】ゲート電極上に形成されるゲート絶縁膜と、ゲート絶縁膜上に形成され、ドナーとなる不純物元素を含む微結晶半導体膜と、ドナーとなる不純物元素を含む微結晶半導体膜上に形成される一対のバッファ層と、一対のバッファ層上に形成される一導電型を付与する不純物元素が添加された一対の半導体膜と、一導電型を付与する不純物元素が添加された一対の半導体膜上に形成される配線とを有し、微結晶半導体膜におけるドナーとなる不純物元素の濃度は、ゲート絶縁膜側から前記バッファ層にかけて減少し、バッファ層は、ＳＩＭＳの検出限界より多くのドナーとなる不純物元素を含まない薄膜トランジスタである。 （もっと読む）

【課題】エッチ処理に高アスペクト比を適用するための異方性特徴部を形成する方法を提供する。本願に記載の本方法は高アスペクト比の特徴部のプロファイルと寸法の制御を円滑に行い、有利である。
【解決手段】一実施形態において、基板上で誘電体層を異方性エッチングする方法は、誘電体層上にパターンマスク層が配置された基板をエッチチャンバ内に配置し、少なくともフッ素・炭素含有ガスとケイ素・フッ素ガスを含むガス混合物をエッチチャンバに供給し、ガス混合物から形成したプラズマの存在下で誘電体層に特徴部をエッチングすることを含む。 （もっと読む）

【課題】平面上で垂直方向と水平方向にライン状のパターニング工程のみを行って露光装備の解像度以下に稠密に配列されたハードマスクパターンを形成すること。
【解決手段】半導体基板上に第２のハードマスクパターン１０７ａを形成する段階と、第２のハードマスクパターン１０７ａと交差する第１のパターン１１５ａと第２のハードマスクパターン１０７ａ間に位置する第２のパターン１１５ｂを含む第３のハードマスクパターンを形成する段階と、第１のパターン１１５ａ間に第４のハードマスクパターン１２３ａを形成する段階と、を含む半導体素子のハードマスクパターン形成方法。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行う。さらに、基板上にゲート配線層とソース配線層を同工程で形成し、ゲート配線層とソース配線層の交差部においてはソース配線層を分断（切断）した形状とする。分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 （もっと読む）

【課題】ダイの両面にパワー電極又は他の電極を有する種類の低コストの半導体ダイの製造方法を提供すること。
【解決手段】主要な表面上に設けられる少なくとも１つの電極を有する複数のダイを半導体ウェーハに形成するステップと、前記半導体ウェーハの前記ダイの少なくとも１つの電極をマスク材料１１１で覆うステップと、前記各電極に向けて少なくとも１つの開口１１１ａ−１１１ｄを前記マスク材料に形成し、前記開口が前記各電極の底面に達するようにするステップと、前記各電極に向けて前記各開口の底面に少なくとも金属層を形成するステップと、前記半導体ウェーハから各ダイを個別化するステップとを有する。 （もっと読む）

【課題】メタルキャップ層の信頼性と生産性を向上させた半導体装置の製造方法及び半導体装置の製造装置を提供する。
【解決手段】成膜チャンバ４０Ｄの内部空間Ｓに吸着期間の間だけＺｒ（ＢＨ_４）_４を導入した。そして、シリコン基板２の表面、すなわち第２層間絶縁膜の表面及び第１配線の表面に、あるいはハードマスクの表面及び第２配線の表面にＺｒ（ＢＨ_４）_４を吸着させ、吸着分子からなる単分子層を形成した。また、吸着期間の経過後、照射管４７の内部に改質期間の間だけマイクロ波を照射し、プラズマ化したＨ_２を、すなわち水素活性種をシリコン基板２の表面に供給した。そして、Ｚｒ（ＢＨ_４）_４の供給と、水素活性種の供給と、を交互に繰り返した。 （もっと読む）

【課題】ホールパターンの疎密に依存することなく解像限界以下のホールパターンを形成する方法を提供することを目的とする。
【解決手段】半導体基板１０１上に形成した加工対象層１０２に微細なホールパターン５５を形成するホールパターンの形成方法であって、前記加工対象層１０２上に、カーボン膜層１０３、中間マスク層１０４、フォトレジスト層１０５を順次積層して３層構造体を形成する３層構造体形成工程と、前記中間マスク層１０４にホールパターン５０をパターニングする中間マスク層パターニング工程と、サイドウォール用酸化膜形成工程と、前記サイドウォール用酸化膜１０６からなるサイドウォール部１１６を形成するサイドウォール部形成工程と、前記加工対象層１０２に前記微細なホールパターン５５をパターニングする加工対象層パターニング工程とを有することを特徴とするホールパターンの形成方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】窒化チタン膜を成膜する工程だけでシリサイド化反応が起こり易くすることで，スループットを飛躍的に向上させる。
【解決手段】ウエハ上にチタン化合物ガスと還元ガスと窒素ガスとを供給しつつプラズマを生成することによってウエハ上に窒化チタン膜を成膜する工程を有し，この工程において窒素ガスはその供給開始から所定の設定流量に達するまで（時間Ｔｓ），その供給流量を徐々に増加させるように供給することによって，シリコン含有表面にチタンシリサイド膜を形成しながらウエハ上に窒化チタン膜を成膜する。 （もっと読む）

【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）

【課題】厚さが減少した半導体素子、これを採用する電子製品及びその製造方法を提供する。
【解決手段】この半導体素子の製造方法は第１及び第２活性領域を有する半導体基板を準備する工程を含む。前記第１活性領域に第１ゲートパターン及び第１不純物領域を含む第１トランジスタを形成する。前記第２活性領域に第２ゲートパターン及び第２不純物領域を含む第２トランジスタを形成する。前記第１トランジスタ上に第１導電性パターンを形成する。前記第１導電性パターンの少なくとも一部と前記第２ゲートパターンの少なくとも一部は前記半導体基板の上部表面から同一距離に配置される。前記第１導電性パターンは前記第２ゲートパターンを形成する間に形成される。 （もっと読む）

【課題】製造工程を簡略化する。
【解決手段】一枚の絶縁性基板３上にｎチャネル型ＭＯＳトランジスタ２１およびｐチャネル型ＭＯＳトランジスタ２２からなる相補型半導体装置を形成する製造方法において、ｎチャネル型ＭＯＳトランジスタ２１のチャネル領域７と接合するソース領域５Ｓおよびドレイン領域５Ｄのいずれか一方をショットキー接合とし、他方をｐ−ｎ接合とする際、前記ｐ−ｎ接合を前記ショットキー接合より先の工程で形成する。 （もっと読む）

【課題】ソース領域およびドレイン領域をシリサイド化しても、リーク電流を可及的に抑えることを可能にする。
【解決手段】半導体領域７を有するシリコン基板２と、半導体領域に離間して形成されたソース／ドレイン領域１１ａ、１５ａ、１１ｂ１５ｂと、ソース領域とドレイン領域との間の半導体領域上に形成された絶縁膜９ａと、絶縁膜上に形成されたゲート電極１０ａと、ゲート電極の側部に形成された側壁絶縁膜１３ａと、第１ソース／ドレイン領域上に形成され、少なくとも｛１１１｝面となる表面を有する単結晶シリコン層１７ａ、１７ｂと、少なくとも単結晶シリコン層の｛１１１｝面上に形成され、かつ側壁絶縁膜に接する部分を有し、この部分と単結晶シリコン層との界面が単結晶シリコン層の｛１１１｝面であるＮｉＳｉ層２１ａ、２１ｂと、ＮｉＳｉ層に接する第１のＴｉＮ膜２３ａ、２３ｂと、を有する第１のＭＯＳＦＥＴと、を備えたことを特徴とする。 （もっと読む）

【解決課題】集積回路用のサブミクロン相互接続構造を製作する方法を提供する。
【解決手段】添加剤を含み、平坦で光沢があり延性があり低応力のＣｕ金属を付着させるのに通常用いられる浴からＣｕを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたＣｕを利用する構造のエレクトロマイグレーションの抵抗は、ＡｌＣｕ構造または電気めっき以外の方法で付着されたＣｕを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。 （もっと読む）

【課題】ＳＡＣプロセスによるコンタクト形成において、ゲート電極とコンタクトとのショートを生じにくくし、歩留まりの向上を図ること。
【解決手段】シリコン基板１に直交する面内において、ゲート電極３，４，５のうちゲートマスク６，７に近い第２電極部（窒化タングステン）４及び第３電極部（タングステン）５をゲートマスク６，７よりも幅小となるようにし、ゲート電極３，４，５とセルコンタクトプラグ１５との間のショートマージンを増加させた。 （もっと読む）

【課題】サリサイド技術で形成した金属シリサイド層が断線するのを防止する。
【解決手段】半導体基板１にゲート絶縁膜４、ゲート電極５およびソース・ドレイン用のｎ^＋型半導体領域８を形成する。それから、サリサイド技術によりゲート電極５およびｎ^＋型半導体領域８上に金属シリサイド層１３を形成する。そして、半導体基板１上に絶縁膜２１を形成し、接合リーク低減のための熱処理を行ってから、絶縁膜２２，２３を形成する。絶縁膜２１，２２は半導体基板１に引張応力を生じさせる膜である。その後、絶縁膜２１，２２，２３にコンタクトホール２４を形成するが、この際、絶縁膜２２，２１をエッチングストッパとして用いて絶縁膜２３をドライエッチングしてから、コンタクトホール２４の底部で絶縁膜２２，２１をドライエッチングする。 （もっと読む）

【課題】ゲート電極膜とコンタクトプラグとの接触を避け且つ距離の短縮が可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板５と、半導体基板５の表面上に、ゲート絶縁膜１１、浮遊ゲート膜１３、ゲート間絶縁膜１５、及び、上側部に切欠き部１８が形成された制御ゲート膜１６が順次積層されたゲート電極膜と、制御ゲート膜１６の切欠き部１８に形成されたスペーサ２３と、ゲート電極膜、スペーサ２３及び半導体基板５の表面を覆うよう形成され、スペーサ２３と被エッチング性の異なる層間絶縁膜２７と、ゲート電極膜に隣接して、層間絶縁膜２７を貫通して形成されたコンタクトプラグ２９とを備える。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【課題】 ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板１１と、半導体基板上に形成されたゲート絶縁膜１３と、ゲート絶縁膜上に形成されたゲート電極２２と、ゲート電極の側面に形成された第１の絶縁膜１７と、第１の絶縁膜の表面を覆い、第１の絶縁膜とは異なった材料で形成された第２の絶縁膜２８と、半導体基板、ゲート電極及び第２の絶縁膜を覆い、第２の絶縁膜とは異なった材料で形成された第３の絶縁膜２３とを備える。 （もっと読む）

【課題】トレンチゲート型パワーＭＩＳＦＥＴを備えた半導体装置の特性を向上させる。
【解決手段】パワーＭＩＳＦＥＴが設けられるアクティブ領域Ａおよびその外周で耐圧構造が設けられる外周領域Ｂを有する基板１と、外周領域Ｂの基板１上に絶縁膜２を介して設けられた導電性膜７から構成されるパターンＦＧ１およびパターンＦＧ１と分離したパターンＦＧ２と、パワーＭＩＳＦＥＴのゲート電極６と電気的に接続され、導電性膜７の上層に設けられるゲート電極端子１６と、を有する。パターンＦＧ１の導電性膜７は、ゲート電極端子１６と電気的に接続されており、パターンＦＧ２の導電性膜７は、ゲート電極端子１６と電気的に分離されている。 （もっと読む）