半導体装置及びその製造方法
【課題】 ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置を提供する。
【解決手段】 半導体基板11と、半導体基板上に形成されたゲート絶縁膜13と、ゲート絶縁膜上に形成されたゲート電極22と、ゲート電極の側面に形成された第1の絶縁膜17と、第1の絶縁膜の表面を覆い、第1の絶縁膜とは異なった材料で形成された第2の絶縁膜28と、半導体基板、ゲート電極及び第2の絶縁膜を覆い、第2の絶縁膜とは異なった材料で形成された第3の絶縁膜23とを備える。
【解決手段】 半導体基板11と、半導体基板上に形成されたゲート絶縁膜13と、ゲート絶縁膜上に形成されたゲート電極22と、ゲート電極の側面に形成された第1の絶縁膜17と、第1の絶縁膜の表面を覆い、第1の絶縁膜とは異なった材料で形成された第2の絶縁膜28と、半導体基板、ゲート電極及び第2の絶縁膜を覆い、第2の絶縁膜とは異なった材料で形成された第3の絶縁膜23とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、MISトランジスタの高性能化をはかる観点から、ゲート電極全体をシリサイドで形成するフルシリサイドゲート構造が提案されている(例えば、特許文献1参照)。このフルシリサイドゲート構造を有するMISトランジスタでは、製造プロセスの要請から、ゲート電極の側壁絶縁膜としてシリコン窒化膜が用いられる。
【0003】
しかしながら、ゲート電極の側壁絶縁膜としてシリコン窒化膜を用いた場合、例えばコンタクトホール形成工程で側壁絶縁膜(シリコン窒化膜)がエッチングされるおそれがある。その結果、半導体基板の側壁絶縁膜下の部分もエッチングされ、MISトランジスタの特性や信頼性を悪化させる要因となる。
【0004】
したがって、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することは、特性や信頼性に優れた半導体装置を得る上で重要である。
【特許文献1】特開2006−332270号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明の第1の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜と、を備える。
【0007】
本発明の第2の視点に係る半導体装置の製造方法は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、を備えた構造を形成する工程と、前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜を形成する工程と、前記第3の絶縁膜を覆い、前記第3の絶縁膜とは異なった材料で形成された第4の絶縁膜を形成する工程と、前記第3の絶縁膜及び前記第4の絶縁膜にコンタクトホールを形成する工程と、を備える。
【0008】
本発明の第3の視点に係る半導体装置の製造方法は、シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第1のシリコン窒化膜と、前記シリコン膜の側面に形成された第2のシリコン窒化膜と、を備えた構造を形成する工程と、前記構造で覆われていない前記シリコン基板の表面領域を第1のシリサイド膜に変換する工程と、前記第1のシリサイド膜上に第1のシリコン酸化膜を形成する工程と、前記第1のシリコン酸化膜を形成した後、前記第1のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、前記露出したシリコン膜を第2のシリサイド膜に変換してゲート電極を形成する工程と、前記ゲート電極を形成した後、前記第1のシリコン酸化膜を除去する工程と、前記第1のシリコン酸化膜を除去した後、前記第2のシリコン窒化膜の表面を覆う第2のシリコン酸化膜を形成する工程と、前記第1のシリサイド膜、前記ゲート電極及び前記第2のシリコン酸化膜を覆う第3のシリコン窒化膜を形成する工程と、前記第3のシリコン窒化膜を覆う第3のシリコン酸化膜を形成する工程と、前記第3のシリコン酸化膜に前記第3のシリコン窒化膜に達する予備的なホールを形成する工程と、前記第3のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第3のシリコン酸化膜及び前記第3のシリコン窒化膜にコンタクトホールを形成する工程と、を備える。
【発明の効果】
【0009】
本発明によれば、ゲート電極の側壁絶縁膜(第1の絶縁膜)のエッチングを効果的に防止することが可能となる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態を図面を参照して説明する。
【0011】
図1〜図11は、本発明の実施形態に係る半導体装置(半導体集積回路装置)の製造工程を模式的に示した断面図である。
【0012】
まず、図1に示すように、シリコン基板(半導体基板)11に、STI(shallow trench isolation)型の素子分離領域12を形成する。続いて、シリコン基板11上にゲート絶縁膜13を形成し、ゲート絶縁膜13上に厚さ100nmのポリシリコン膜14を形成する。さらに、ポリシリコン膜14上に厚さ50nmのシリコン窒化膜(第1のシリコン窒化膜)15を形成する。その後、シリコン窒化膜15、ポリシリコン膜14及びゲート絶縁膜13をパターニングする。
【0013】
次に、図2に示すように、上記パターニングによって得られた構造(ゲート絶縁膜13、ポリシリコン膜14及びシリコン窒化膜15で形成された構造)をマスクとして用いて、シリコン基板11に不純物(n型又はp型不純物)をイオン注入し、エクステンション拡散層16を形成する。続いて、上記パターニングによって得られた構造の側面に、側壁絶縁膜としてシリコン窒化膜(第2のシリコン窒化膜)17を形成する。さらに、シリコン窒化膜17をマスクとして用いて、シリコン基板11に不純物(n型又はp型不純物)をイオン注入し、ソース/ドレイン拡散層18を形成する。
【0014】
次に、図3に示すように、図2の工程で得られた構造で覆われていないシリコン基板11の表面領域を、シリサイド膜(第1のシリサイド膜)19に変換する。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってシリコン基板11の露出表面と金属膜とを反応させる。これにより、シリコン基板11の表面領域がシリサイド化され、シリサイド膜19が形成される。ここでは、厚さ20nmのニッケルシリサイド膜が形成される。なお、ポリシリコン膜14はシリコン窒化膜15及び17で覆われているため、ポリシリコン膜14はシリサイド膜に変換されない。
【0015】
次に、図4に示すように、CVD(chemical vapor deposition)により、厚さ20nm程度のシリコン窒化膜20を全面に堆積する。続いて、シリコン窒化膜20上に、CVDにより、厚さ300nm程度のシリコン酸化膜(第1のシリコン酸化膜)21を堆積する。さらに、CMP(chemical mechanical polishing)によって、シリコン酸化膜21を平坦化する。本工程により、シリサイド膜19がシリコン窒化膜20及びシリコン酸化膜21で覆われた構造が得られる。
【0016】
次に、図5に示すように、ドライエッチング技術によって、シリコン窒化膜15、17及び20並びにシリコン酸化膜21をエッチングする。その結果、シリコン窒化膜15が除去され、ポリシリコン膜14が露出する。続いて、露出したポリシリコン膜14全体をシリサイド膜(第2のシリサイド膜)22に変換する。このシリサイド膜22によってゲート電極(フルシリサイドゲート電極)が形成される。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってポリシリコン膜14と金属膜とを反応させる。これにより、ポリシリコン膜14全体がシリサイド化され、シリサイド膜22が形成される。ここでは、ニッケルシリサイド膜が形成される。なお、シリコン基板11の表面はシリコン窒化膜20及びシリコン酸化膜21で覆われているため、シリコン基板11の表面に新たなシリサイド膜は形成されない。
【0017】
次に、図6に示すように、ドライエッチングにより、シリコン酸化膜21をシリコン窒化膜17及び20に対して選択的に除去する。このとき仮に、側壁絶縁膜としてシリコン窒化膜17の代わりにシリコン酸化膜が用いられているとすると、シリコン酸化膜21をエッチングする際に側壁絶縁膜もエッチングされてしまう。その結果、シリコン基板11の側壁絶縁膜下の部分もエッチングされるおそれがあり、MISトランジスタの特性や信頼性を悪化させる要因となる。したがって、側壁絶縁膜にはシリコン窒化膜17を用いる必要がある。
【0018】
次に、図7に示すように、シリコン窒化膜20を、シリコン基板11、素子分離領域12、シリサイド膜19及び22に対して選択的にエッチング除去する。このとき、シリコン窒化膜17もエッチングされ、シリコン窒化膜17の高さが低くなる。例えば、シリコン窒化膜17の高さは、ゲート電極(シリサイド膜)22の高さよりも50nm程度低くなる。
【0019】
ここで、本実施形態の比較例について説明する。
【0020】
比較例では、図7の工程の後、図12に示すように、厚さ50nmのシリコン窒化膜23を全面に形成する。このシリコン窒化膜23は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜23は、シリコン基板11のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜23上に層間絶縁膜としてシリコン酸化膜24を形成し、さらにシリコン酸化膜24を平坦化する。平坦化後のシリコン酸化膜24の膜厚は、ゲート電極22上の領域で300nm程度、その他の領域で400nm程度である。
【0021】
次に、図13に示すように、フォトリソグラフィにより、シリコン酸化膜24上にコンタクトホール形成用のフォトレジストパターン25を形成する。続いて、フォトレジストパターン25をマスクとして用いて、シリコン酸化膜24をシリコン窒化膜23に対して選択的にエッチングする。すなわち、シリコン酸化膜24をエッチングする際に、シリコン窒化膜23がエッチングストッパーとして機能する。これにより、シリコン酸化膜24にシリコン窒化膜23に達する予備的なホール26が形成される。
【0022】
次に、図14に示すように、シリコン窒化膜23の予備的なホール26の下に位置する部分をエッチング除去する。これにより、シリコン酸化膜24及びシリコン窒化膜23に、シリサイド膜19に達するコンタクトホール27が形成される。
【0023】
しかしながら、上述した比較例では、以下のような問題が内在している。すなわち、コンタクトホール27が理想的な位置からずれると、図14に示すように、シリコン窒化膜23をエッチングする際にゲート電極22の側壁にあるシリコン窒化膜17もエッチングされてしまう。その結果、シリコン基板11のシリコン窒化膜17下の部分もエッチングされるおそれがあり、MISトランジスタの特性や信頼性を悪化させる大きな要因となる。
【0024】
そこで、本実施形態では、上述した問題を防止するため、以下のような方法を用いている。
【0025】
本実施形態では、図7の工程の後、図8に示すように、CVDによって全面にシリコン酸化膜を堆積し、このシリコン酸化膜によってゲート電極22及びシリコン窒化膜(第1の絶縁膜)17を覆う。続いて、このシリコン酸化膜を異方性ドライエッチングする。これにより、ゲート電極22の側壁にシリコン酸化膜(第2のシリコン酸化膜、第2の絶縁膜)28が残る。すでに述べたように、シリコン窒化膜17の高さは、ゲート電極22の高さよりも低くなっている。すなわち、シリコン窒化膜17の上面(上端)は、ゲート電極22の上面よりも低く位置している。また、異方性ドライエッチングの条件を最適化することにより、シリコン酸化膜28の上面(上端)の高さを、ゲート電極22の上面の高さと同等にすることができる。したがって、シリコン酸化膜28によってシリコン窒化膜17の露出表面全体を覆うことができる。すなわち、シリコン窒化膜17の上面及び側面がシリコン酸化膜28によって覆われる。なお、シリコン酸化膜28を形成する前にすでにシリサイド膜19が形成されているため、シリコン基板11とシリコン酸化膜28との間にはシリサイド膜19が介在する。
【0026】
次に、図9に示すように、厚さ50nmのシリコン窒化膜(第3のシリコン窒化膜、第3の絶縁膜)23を全面に形成する。このシリコン窒化膜23により、シリサイド膜19、ゲート電極22及びシリコン酸化膜28が覆われる。このシリコン窒化膜23は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜23は、シリコン基板11のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜23上に層間絶縁膜としてシリコン酸化膜(第3のシリコン酸化膜、第4の絶縁膜)24を形成し、さらにシリコン酸化膜24を平坦化する。平坦化後のシリコン酸化膜24の膜厚は、ゲート電極22上の領域で300nm程度、その他の領域で400nm程度である。
【0027】
次に、図10に示すように、フォトリソグラフィにより、シリコン酸化膜24上にコンタクトホール形成用のフォトレジストパターン25を形成する。続いて、フォトレジストパターン25をマスクとして用いて、シリコン酸化膜24をシリコン窒化膜23に対して選択的にエッチングする。すなわち、シリコン酸化膜24をエッチングする際に、シリコン窒化膜23がエッチングストッパーとして機能する。これにより、シリコン酸化膜24にシリコン窒化膜23に達する予備的なホール26が形成される。
【0028】
次に、図11に示すように、シリコン窒化膜23の予備的なホール26の下に位置する部分をエッチング除去する。シリコン窒化膜23は、シリサイド膜19及びシリコン酸化膜28に対して選択的にエッチング除去される。これにより、シリコン酸化膜24及びシリコン窒化膜23に、シリサイド膜19に達するコンタクトホール27が形成される。
【0029】
本実施形態では、シリコン酸化膜28によってシリコン窒化膜17の表面全体が覆われている。すなわち、シリコン酸化膜28によってシリコン窒化膜17が保護されている。そのため、図11に示すように、コンタクトホール27が理想的な位置からずれたとしても、シリコン酸化膜28によってシリコン窒化膜17のエッチングを防止することができる。したがって、シリコン基板11がエッチングされるといった問題を防止することができ、MISトランジスタの特性や信頼性の悪化を防止することができる。
【0030】
以後の工程は特に図示しないが、コンタクトホール27内に導電物でコンタクトを形成する。さらに、配線工程等を経て半導体装置(半導体集積回路装置)が完成する。
【0031】
以上のように、本実施形態では、ゲート電極22の側面に形成されたシリコン窒化膜(側壁絶縁膜、第1の絶縁膜)17の表面がシリコン酸化膜(第2の絶縁膜)28によって覆われている。そして、シリコン基板11、ゲート電極22及びシリコン酸化膜28を覆うようにシリコン窒化膜(第3の絶縁膜)23が形成され、さらにシリコン窒化膜23を覆うようにシリコン酸化膜(第4の絶縁膜)24が形成されている。このように、シリコン窒化膜17の表面がシリコン酸化膜28によって覆われているため、シリコン窒化膜23をエッチングする際(例えば、シリコン窒化膜23及びシリコン酸化膜24にコンタクトホールを形成する際)に、シリコン酸化膜28によってシリコン窒化膜17を保護することができる。したがって、シリコン窒化膜17がエッチングされてシリコン基板11の表面が露出するといった問題を防止することができる。その結果、シリコン基板11がエッチングされてMISトランジスタの特性や信頼性が悪化するといった問題を防止することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
【0032】
また、本実施形態では、シリサイド膜19を形成した後にシリコン酸化膜28が形成される。そのため、シリサイド膜19がシリコン基板11とシリコン酸化膜28との間に介在している。したがって、チャネル領域とシリサイド膜19との距離はシリコン窒化膜17の幅で規定され、チャネル領域とシリサイド膜19との距離を短くすることができる。その結果、チャネル領域とシリサイド膜19との間の抵抗を低減することができ、MISトランジスタの特性を向上させることができる。
【0033】
なお、上述した実施形態では、ゲート電極がシリサイド膜22で形成され、ソース/ドレイン領域上にシリサイド膜19が形成されているが、シリサイド膜を用いない構造についても、上述した実施形態の方法は適用可能である。
【0034】
また、上述した実施形態では、第1の絶縁膜をシリコン窒化膜17、第2の絶縁膜をシリコン酸化膜28、第3の絶縁膜をシリコン窒化膜23、第4の絶縁膜をシリコン酸化膜24で形成したが、第1〜第4の絶縁膜にはシリコン窒化膜及びシリコン酸化膜以外の絶縁膜を用いることも可能である。第1の絶縁膜とは異なった材料で第2の絶縁膜が形成され、第2の絶縁膜とは異なった材料で第3の絶縁膜が形成され、第3の絶縁膜とは異なった材料で第4の絶縁膜が形成されていればよい。例えば、第2の絶縁膜に対して選択的に第3の絶縁膜がエッチングでき、第3の絶縁膜に対して選択的に第4の絶縁膜がエッチングできるように、絶縁膜の材料を選択することが好ましい。例えば、第2の絶縁膜に対して選択的に第3の絶縁膜をエッチングすることができれば、第1の絶縁膜と第3の絶縁膜とが同種の材料で形成されていても、第2の絶縁膜によって第1の絶縁膜を保護することが可能である。
【0035】
また、上述した実施形態において、シリコン窒化膜には、シリコン及び窒素以外の元素が添加されていてもよい。また、シリコン酸化膜には、シリコン及び酸素以外の元素が添加されていてもよい。例えば、シリコン酸化膜には、リン(P)やボロン(B)等の元素が添加されていてもよい。
【0036】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【0037】
【図1】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図2】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図3】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図4】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図5】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図6】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図7】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図8】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図9】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図10】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図11】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図12】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図13】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図14】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【符号の説明】
【0038】
11…シリコン基板 12…素子分離領域
13…ゲート絶縁膜 14…ポリシリコン膜
15…シリコン窒化膜 16…エクステンション拡散層
17…シリコン窒化膜(側壁絶縁膜) 18…ソース/ドレイン拡散層
19…シリサイド膜 20…シリコン窒化膜
21…シリコン酸化膜 22…シリサイド膜(ゲート電極)
23…シリコン窒化膜 24…シリコン酸化膜
25…フォトレジストパターン 26…予備的なホール
27…コンタクトホール 28…シリコン酸化膜
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
近年、MISトランジスタの高性能化をはかる観点から、ゲート電極全体をシリサイドで形成するフルシリサイドゲート構造が提案されている(例えば、特許文献1参照)。このフルシリサイドゲート構造を有するMISトランジスタでは、製造プロセスの要請から、ゲート電極の側壁絶縁膜としてシリコン窒化膜が用いられる。
【0003】
しかしながら、ゲート電極の側壁絶縁膜としてシリコン窒化膜を用いた場合、例えばコンタクトホール形成工程で側壁絶縁膜(シリコン窒化膜)がエッチングされるおそれがある。その結果、半導体基板の側壁絶縁膜下の部分もエッチングされ、MISトランジスタの特性や信頼性を悪化させる要因となる。
【0004】
したがって、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することは、特性や信頼性に優れた半導体装置を得る上で重要である。
【特許文献1】特開2006−332270号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、ゲート電極の側壁絶縁膜のエッチングを効果的に防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【0006】
本発明の第1の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜と、を備える。
【0007】
本発明の第2の視点に係る半導体装置の製造方法は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、を備えた構造を形成する工程と、前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜を形成する工程と、前記第3の絶縁膜を覆い、前記第3の絶縁膜とは異なった材料で形成された第4の絶縁膜を形成する工程と、前記第3の絶縁膜及び前記第4の絶縁膜にコンタクトホールを形成する工程と、を備える。
【0008】
本発明の第3の視点に係る半導体装置の製造方法は、シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第1のシリコン窒化膜と、前記シリコン膜の側面に形成された第2のシリコン窒化膜と、を備えた構造を形成する工程と、前記構造で覆われていない前記シリコン基板の表面領域を第1のシリサイド膜に変換する工程と、前記第1のシリサイド膜上に第1のシリコン酸化膜を形成する工程と、前記第1のシリコン酸化膜を形成した後、前記第1のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、前記露出したシリコン膜を第2のシリサイド膜に変換してゲート電極を形成する工程と、前記ゲート電極を形成した後、前記第1のシリコン酸化膜を除去する工程と、前記第1のシリコン酸化膜を除去した後、前記第2のシリコン窒化膜の表面を覆う第2のシリコン酸化膜を形成する工程と、前記第1のシリサイド膜、前記ゲート電極及び前記第2のシリコン酸化膜を覆う第3のシリコン窒化膜を形成する工程と、前記第3のシリコン窒化膜を覆う第3のシリコン酸化膜を形成する工程と、前記第3のシリコン酸化膜に前記第3のシリコン窒化膜に達する予備的なホールを形成する工程と、前記第3のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第3のシリコン酸化膜及び前記第3のシリコン窒化膜にコンタクトホールを形成する工程と、を備える。
【発明の効果】
【0009】
本発明によれば、ゲート電極の側壁絶縁膜(第1の絶縁膜)のエッチングを効果的に防止することが可能となる。
【発明を実施するための最良の形態】
【0010】
以下、本発明の実施形態を図面を参照して説明する。
【0011】
図1〜図11は、本発明の実施形態に係る半導体装置(半導体集積回路装置)の製造工程を模式的に示した断面図である。
【0012】
まず、図1に示すように、シリコン基板(半導体基板)11に、STI(shallow trench isolation)型の素子分離領域12を形成する。続いて、シリコン基板11上にゲート絶縁膜13を形成し、ゲート絶縁膜13上に厚さ100nmのポリシリコン膜14を形成する。さらに、ポリシリコン膜14上に厚さ50nmのシリコン窒化膜(第1のシリコン窒化膜)15を形成する。その後、シリコン窒化膜15、ポリシリコン膜14及びゲート絶縁膜13をパターニングする。
【0013】
次に、図2に示すように、上記パターニングによって得られた構造(ゲート絶縁膜13、ポリシリコン膜14及びシリコン窒化膜15で形成された構造)をマスクとして用いて、シリコン基板11に不純物(n型又はp型不純物)をイオン注入し、エクステンション拡散層16を形成する。続いて、上記パターニングによって得られた構造の側面に、側壁絶縁膜としてシリコン窒化膜(第2のシリコン窒化膜)17を形成する。さらに、シリコン窒化膜17をマスクとして用いて、シリコン基板11に不純物(n型又はp型不純物)をイオン注入し、ソース/ドレイン拡散層18を形成する。
【0014】
次に、図3に示すように、図2の工程で得られた構造で覆われていないシリコン基板11の表面領域を、シリサイド膜(第1のシリサイド膜)19に変換する。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってシリコン基板11の露出表面と金属膜とを反応させる。これにより、シリコン基板11の表面領域がシリサイド化され、シリサイド膜19が形成される。ここでは、厚さ20nmのニッケルシリサイド膜が形成される。なお、ポリシリコン膜14はシリコン窒化膜15及び17で覆われているため、ポリシリコン膜14はシリサイド膜に変換されない。
【0015】
次に、図4に示すように、CVD(chemical vapor deposition)により、厚さ20nm程度のシリコン窒化膜20を全面に堆積する。続いて、シリコン窒化膜20上に、CVDにより、厚さ300nm程度のシリコン酸化膜(第1のシリコン酸化膜)21を堆積する。さらに、CMP(chemical mechanical polishing)によって、シリコン酸化膜21を平坦化する。本工程により、シリサイド膜19がシリコン窒化膜20及びシリコン酸化膜21で覆われた構造が得られる。
【0016】
次に、図5に示すように、ドライエッチング技術によって、シリコン窒化膜15、17及び20並びにシリコン酸化膜21をエッチングする。その結果、シリコン窒化膜15が除去され、ポリシリコン膜14が露出する。続いて、露出したポリシリコン膜14全体をシリサイド膜(第2のシリサイド膜)22に変換する。このシリサイド膜22によってゲート電極(フルシリサイドゲート電極)が形成される。具体的には、ニッケル等の金属膜を全面に堆積した後、熱処理によってポリシリコン膜14と金属膜とを反応させる。これにより、ポリシリコン膜14全体がシリサイド化され、シリサイド膜22が形成される。ここでは、ニッケルシリサイド膜が形成される。なお、シリコン基板11の表面はシリコン窒化膜20及びシリコン酸化膜21で覆われているため、シリコン基板11の表面に新たなシリサイド膜は形成されない。
【0017】
次に、図6に示すように、ドライエッチングにより、シリコン酸化膜21をシリコン窒化膜17及び20に対して選択的に除去する。このとき仮に、側壁絶縁膜としてシリコン窒化膜17の代わりにシリコン酸化膜が用いられているとすると、シリコン酸化膜21をエッチングする際に側壁絶縁膜もエッチングされてしまう。その結果、シリコン基板11の側壁絶縁膜下の部分もエッチングされるおそれがあり、MISトランジスタの特性や信頼性を悪化させる要因となる。したがって、側壁絶縁膜にはシリコン窒化膜17を用いる必要がある。
【0018】
次に、図7に示すように、シリコン窒化膜20を、シリコン基板11、素子分離領域12、シリサイド膜19及び22に対して選択的にエッチング除去する。このとき、シリコン窒化膜17もエッチングされ、シリコン窒化膜17の高さが低くなる。例えば、シリコン窒化膜17の高さは、ゲート電極(シリサイド膜)22の高さよりも50nm程度低くなる。
【0019】
ここで、本実施形態の比較例について説明する。
【0020】
比較例では、図7の工程の後、図12に示すように、厚さ50nmのシリコン窒化膜23を全面に形成する。このシリコン窒化膜23は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜23は、シリコン基板11のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜23上に層間絶縁膜としてシリコン酸化膜24を形成し、さらにシリコン酸化膜24を平坦化する。平坦化後のシリコン酸化膜24の膜厚は、ゲート電極22上の領域で300nm程度、その他の領域で400nm程度である。
【0021】
次に、図13に示すように、フォトリソグラフィにより、シリコン酸化膜24上にコンタクトホール形成用のフォトレジストパターン25を形成する。続いて、フォトレジストパターン25をマスクとして用いて、シリコン酸化膜24をシリコン窒化膜23に対して選択的にエッチングする。すなわち、シリコン酸化膜24をエッチングする際に、シリコン窒化膜23がエッチングストッパーとして機能する。これにより、シリコン酸化膜24にシリコン窒化膜23に達する予備的なホール26が形成される。
【0022】
次に、図14に示すように、シリコン窒化膜23の予備的なホール26の下に位置する部分をエッチング除去する。これにより、シリコン酸化膜24及びシリコン窒化膜23に、シリサイド膜19に達するコンタクトホール27が形成される。
【0023】
しかしながら、上述した比較例では、以下のような問題が内在している。すなわち、コンタクトホール27が理想的な位置からずれると、図14に示すように、シリコン窒化膜23をエッチングする際にゲート電極22の側壁にあるシリコン窒化膜17もエッチングされてしまう。その結果、シリコン基板11のシリコン窒化膜17下の部分もエッチングされるおそれがあり、MISトランジスタの特性や信頼性を悪化させる大きな要因となる。
【0024】
そこで、本実施形態では、上述した問題を防止するため、以下のような方法を用いている。
【0025】
本実施形態では、図7の工程の後、図8に示すように、CVDによって全面にシリコン酸化膜を堆積し、このシリコン酸化膜によってゲート電極22及びシリコン窒化膜(第1の絶縁膜)17を覆う。続いて、このシリコン酸化膜を異方性ドライエッチングする。これにより、ゲート電極22の側壁にシリコン酸化膜(第2のシリコン酸化膜、第2の絶縁膜)28が残る。すでに述べたように、シリコン窒化膜17の高さは、ゲート電極22の高さよりも低くなっている。すなわち、シリコン窒化膜17の上面(上端)は、ゲート電極22の上面よりも低く位置している。また、異方性ドライエッチングの条件を最適化することにより、シリコン酸化膜28の上面(上端)の高さを、ゲート電極22の上面の高さと同等にすることができる。したがって、シリコン酸化膜28によってシリコン窒化膜17の露出表面全体を覆うことができる。すなわち、シリコン窒化膜17の上面及び側面がシリコン酸化膜28によって覆われる。なお、シリコン酸化膜28を形成する前にすでにシリサイド膜19が形成されているため、シリコン基板11とシリコン酸化膜28との間にはシリサイド膜19が介在する。
【0026】
次に、図9に示すように、厚さ50nmのシリコン窒化膜(第3のシリコン窒化膜、第3の絶縁膜)23を全面に形成する。このシリコン窒化膜23により、シリサイド膜19、ゲート電極22及びシリコン酸化膜28が覆われる。このシリコン窒化膜23は、コンタクトホール形成工程においてエッチングストッパーとして機能する。また、シリコン窒化膜23は、シリコン基板11のチャネル領域に歪みを与えるための応力発生膜としても機能する。チャネル領域に歪みを与えることにより、キャリア移動度を増加させることができる。続いて、シリコン窒化膜23上に層間絶縁膜としてシリコン酸化膜(第3のシリコン酸化膜、第4の絶縁膜)24を形成し、さらにシリコン酸化膜24を平坦化する。平坦化後のシリコン酸化膜24の膜厚は、ゲート電極22上の領域で300nm程度、その他の領域で400nm程度である。
【0027】
次に、図10に示すように、フォトリソグラフィにより、シリコン酸化膜24上にコンタクトホール形成用のフォトレジストパターン25を形成する。続いて、フォトレジストパターン25をマスクとして用いて、シリコン酸化膜24をシリコン窒化膜23に対して選択的にエッチングする。すなわち、シリコン酸化膜24をエッチングする際に、シリコン窒化膜23がエッチングストッパーとして機能する。これにより、シリコン酸化膜24にシリコン窒化膜23に達する予備的なホール26が形成される。
【0028】
次に、図11に示すように、シリコン窒化膜23の予備的なホール26の下に位置する部分をエッチング除去する。シリコン窒化膜23は、シリサイド膜19及びシリコン酸化膜28に対して選択的にエッチング除去される。これにより、シリコン酸化膜24及びシリコン窒化膜23に、シリサイド膜19に達するコンタクトホール27が形成される。
【0029】
本実施形態では、シリコン酸化膜28によってシリコン窒化膜17の表面全体が覆われている。すなわち、シリコン酸化膜28によってシリコン窒化膜17が保護されている。そのため、図11に示すように、コンタクトホール27が理想的な位置からずれたとしても、シリコン酸化膜28によってシリコン窒化膜17のエッチングを防止することができる。したがって、シリコン基板11がエッチングされるといった問題を防止することができ、MISトランジスタの特性や信頼性の悪化を防止することができる。
【0030】
以後の工程は特に図示しないが、コンタクトホール27内に導電物でコンタクトを形成する。さらに、配線工程等を経て半導体装置(半導体集積回路装置)が完成する。
【0031】
以上のように、本実施形態では、ゲート電極22の側面に形成されたシリコン窒化膜(側壁絶縁膜、第1の絶縁膜)17の表面がシリコン酸化膜(第2の絶縁膜)28によって覆われている。そして、シリコン基板11、ゲート電極22及びシリコン酸化膜28を覆うようにシリコン窒化膜(第3の絶縁膜)23が形成され、さらにシリコン窒化膜23を覆うようにシリコン酸化膜(第4の絶縁膜)24が形成されている。このように、シリコン窒化膜17の表面がシリコン酸化膜28によって覆われているため、シリコン窒化膜23をエッチングする際(例えば、シリコン窒化膜23及びシリコン酸化膜24にコンタクトホールを形成する際)に、シリコン酸化膜28によってシリコン窒化膜17を保護することができる。したがって、シリコン窒化膜17がエッチングされてシリコン基板11の表面が露出するといった問題を防止することができる。その結果、シリコン基板11がエッチングされてMISトランジスタの特性や信頼性が悪化するといった問題を防止することができ、特性や信頼性に優れた半導体装置を得ることが可能となる。
【0032】
また、本実施形態では、シリサイド膜19を形成した後にシリコン酸化膜28が形成される。そのため、シリサイド膜19がシリコン基板11とシリコン酸化膜28との間に介在している。したがって、チャネル領域とシリサイド膜19との距離はシリコン窒化膜17の幅で規定され、チャネル領域とシリサイド膜19との距離を短くすることができる。その結果、チャネル領域とシリサイド膜19との間の抵抗を低減することができ、MISトランジスタの特性を向上させることができる。
【0033】
なお、上述した実施形態では、ゲート電極がシリサイド膜22で形成され、ソース/ドレイン領域上にシリサイド膜19が形成されているが、シリサイド膜を用いない構造についても、上述した実施形態の方法は適用可能である。
【0034】
また、上述した実施形態では、第1の絶縁膜をシリコン窒化膜17、第2の絶縁膜をシリコン酸化膜28、第3の絶縁膜をシリコン窒化膜23、第4の絶縁膜をシリコン酸化膜24で形成したが、第1〜第4の絶縁膜にはシリコン窒化膜及びシリコン酸化膜以外の絶縁膜を用いることも可能である。第1の絶縁膜とは異なった材料で第2の絶縁膜が形成され、第2の絶縁膜とは異なった材料で第3の絶縁膜が形成され、第3の絶縁膜とは異なった材料で第4の絶縁膜が形成されていればよい。例えば、第2の絶縁膜に対して選択的に第3の絶縁膜がエッチングでき、第3の絶縁膜に対して選択的に第4の絶縁膜がエッチングできるように、絶縁膜の材料を選択することが好ましい。例えば、第2の絶縁膜に対して選択的に第3の絶縁膜をエッチングすることができれば、第1の絶縁膜と第3の絶縁膜とが同種の材料で形成されていても、第2の絶縁膜によって第1の絶縁膜を保護することが可能である。
【0035】
また、上述した実施形態において、シリコン窒化膜には、シリコン及び窒素以外の元素が添加されていてもよい。また、シリコン酸化膜には、シリコン及び酸素以外の元素が添加されていてもよい。例えば、シリコン酸化膜には、リン(P)やボロン(B)等の元素が添加されていてもよい。
【0036】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【0037】
【図1】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図2】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図3】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図4】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図5】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図6】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図7】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図8】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図9】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図10】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図11】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図12】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図13】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図14】本発明の実施形態の比較例に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【符号の説明】
【0038】
11…シリコン基板 12…素子分離領域
13…ゲート絶縁膜 14…ポリシリコン膜
15…シリコン窒化膜 16…エクステンション拡散層
17…シリコン窒化膜(側壁絶縁膜) 18…ソース/ドレイン拡散層
19…シリサイド膜 20…シリコン窒化膜
21…シリコン酸化膜 22…シリサイド膜(ゲート電極)
23…シリコン窒化膜 24…シリコン酸化膜
25…フォトレジストパターン 26…予備的なホール
27…コンタクトホール 28…シリコン酸化膜
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成された第1の絶縁膜と、
前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、
前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜と、
を備えたことを特徴とする半導体装置。
【請求項2】
前記第1の絶縁膜はシリコン窒化膜で形成され、前記第2の絶縁膜はシリコン酸化膜で形成され、前記第3の絶縁膜はシリコン窒化膜で形成されている
ことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記半導体基板と前記第2の絶縁膜との間及び前記半導体基板と前記第3の絶縁膜との間に形成されたシリサイド膜をさらに備えた
ことを特徴とする請求項1に記載の半導体装置。
【請求項4】
半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、を備えた構造を形成する工程と、
前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜を形成する工程と、
前記第3の絶縁膜を覆い、前記第3の絶縁膜とは異なった材料で形成された第4の絶縁膜を形成する工程と、
前記第3の絶縁膜及び前記第4の絶縁膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項5】
シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第1のシリコン窒化膜と、前記シリコン膜の側面に形成された第2のシリコン窒化膜と、を備えた構造を形成する工程と、
前記構造で覆われていない前記シリコン基板の表面領域を第1のシリサイド膜に変換する工程と、
前記第1のシリサイド膜上に第1のシリコン酸化膜を形成する工程と、
前記第1のシリコン酸化膜を形成した後、前記第1のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、
前記露出したシリコン膜を第2のシリサイド膜に変換してゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記第1のシリコン酸化膜を除去する工程と、
前記第1のシリコン酸化膜を除去した後、前記第2のシリコン窒化膜の表面を覆う第2のシリコン酸化膜を形成する工程と、
前記第1のシリサイド膜、前記ゲート電極及び前記第2のシリコン酸化膜を覆う第3のシリコン窒化膜を形成する工程と、
前記第3のシリコン窒化膜を覆う第3のシリコン酸化膜を形成する工程と、
前記第3のシリコン酸化膜に前記第3のシリコン窒化膜に達する予備的なホールを形成する工程と、
前記第3のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第3のシリコン酸化膜及び前記第3のシリコン窒化膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項1】
半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成された第1の絶縁膜と、
前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、
前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜と、
を備えたことを特徴とする半導体装置。
【請求項2】
前記第1の絶縁膜はシリコン窒化膜で形成され、前記第2の絶縁膜はシリコン酸化膜で形成され、前記第3の絶縁膜はシリコン窒化膜で形成されている
ことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記半導体基板と前記第2の絶縁膜との間及び前記半導体基板と前記第3の絶縁膜との間に形成されたシリサイド膜をさらに備えた
ことを特徴とする請求項1に記載の半導体装置。
【請求項4】
半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に形成された第1の絶縁膜と、前記第1の絶縁膜の表面を覆い、前記第1の絶縁膜とは異なった材料で形成された第2の絶縁膜と、を備えた構造を形成する工程と、
前記半導体基板、前記ゲート電極及び前記第2の絶縁膜を覆い、前記第2の絶縁膜とは異なった材料で形成された第3の絶縁膜を形成する工程と、
前記第3の絶縁膜を覆い、前記第3の絶縁膜とは異なった材料で形成された第4の絶縁膜を形成する工程と、
前記第3の絶縁膜及び前記第4の絶縁膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項5】
シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と、前記シリコン膜の上面に形成された第1のシリコン窒化膜と、前記シリコン膜の側面に形成された第2のシリコン窒化膜と、を備えた構造を形成する工程と、
前記構造で覆われていない前記シリコン基板の表面領域を第1のシリサイド膜に変換する工程と、
前記第1のシリサイド膜上に第1のシリコン酸化膜を形成する工程と、
前記第1のシリコン酸化膜を形成した後、前記第1のシリコン窒化膜を除去して前記シリコン膜を露出させる工程と、
前記露出したシリコン膜を第2のシリサイド膜に変換してゲート電極を形成する工程と、
前記ゲート電極を形成した後、前記第1のシリコン酸化膜を除去する工程と、
前記第1のシリコン酸化膜を除去した後、前記第2のシリコン窒化膜の表面を覆う第2のシリコン酸化膜を形成する工程と、
前記第1のシリサイド膜、前記ゲート電極及び前記第2のシリコン酸化膜を覆う第3のシリコン窒化膜を形成する工程と、
前記第3のシリコン窒化膜を覆う第3のシリコン酸化膜を形成する工程と、
前記第3のシリコン酸化膜に前記第3のシリコン窒化膜に達する予備的なホールを形成する工程と、
前記第3のシリコン窒化膜の前記予備的なホールの下に位置する部分を除去して、前記第3のシリコン酸化膜及び前記第3のシリコン窒化膜にコンタクトホールを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−16754(P2009−16754A)
【公開日】平成21年1月22日(2009.1.22)
【国際特許分類】
【出願番号】特願2007−180017(P2007−180017)
【出願日】平成19年7月9日(2007.7.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成21年1月22日(2009.1.22)
【国際特許分類】
【出願日】平成19年7月9日(2007.7.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]