【課題】ＡｌＧａＮ層の裏面（Ｎ原子面）上に低抵抗なオーミック電極を形成することが可能なオーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法を提供する。
【解決手段】オーミック電極１６は、表面１３ａと、この表面１３ａと反対側の裏面１２ｂとを有し、表面１３ａが（０００１）面で、導電型がｎ型であるＡｌＧａＮ層１１の裏面１２ｂに形成されたオーミック電極１６において、オーミック電極１６において裏面１２ｂに接触している領域はＷを含むことを特徴としている。オーミック電極１６の製造方法は、裏面１２ｂに接触する領域にＷおよびＭｏの少なくとも一方を含むオーミック電極１６を形成することを特徴としている。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】 向上した製造可能性を有する金属−絶縁体−金属キャパシタ、及びその製造方法を提供する。
【解決手段】 垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。ダミー金属酸化物電界効果トランジスタは、分離領域を含む半導体基板の上に配置された金属酸化物半導体電界効果トランジスタと同時に形成することができる。金属−絶縁体−金属キャパシタは、キャパシタ・プレートとしてゲートを用い、ゲート誘電体として均一な厚さのゲート・スペーサを用い、別のキャパシタ・プレートとしてコンタクト・ビアを用いる。容量の増大のために、均一な厚さのゲート・スペーサは、導体層を含むことができる。容量の増大のために、単一のコンタクト・ビアを用いる鏡像となる金属−絶縁体−金属キャパシタ構造体を用いることもできる。 （もっと読む）

【課題】半導体素子をフレキシブル化する場合に、半導体素子を破壊することなく剥離を行うことを目的の一とする。また、剥離層とバッファ層との密着性を弱める技術の提供を目的の一とする。また、剥離によって半導体素子に曲げストレスが生じない技術の提供を目的の一とする。
【解決手段】剥離層上にバッファ層を介して形成した半導体素子を、エッチング液を用いて剥離層を溶解させることにより剥離を行う。または、エッチング液に接触したことによって剥離層が溶解した領域にフィルムを挿入し、剥離層が溶解していない領域に向かってフィルムを移動させることにより剥離を行う。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。 （もっと読む）

【課題】ＳＯＩ基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第１のドープされた半導体領域１８及び反対導電型のドーパントを含む第２のドープされた半導体領域２８がＳＯＩ基板の埋め込み絶縁層２０の直下に形成される。第１のドープされた半導体領域１８及び第２のドープされた半導体領域２８は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、０．６Ｖ乃至０．８Ｖを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第１及び第２のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 （もっと読む）

【課題】アクティブマトリクス型の液晶表示装置に代表される電気光学装置な
らびに半導体装置において、ＴＦＴを作製する工程数を削減して製造コストの低
減および歩留まりの向上を実現することを目的としている。
【解決手段】 基板上に逆スタガ型のＴＦＴ上に無機材料から成る第１の層間絶
縁層と、第１の層間絶縁膜上に形成された有機材料から成る第２の層間絶縁層と
、前記第2の層間絶縁層に接して形成された画素電極とを設け、前記基板の端部
に他の基板の配線と電気的に接続する入力端子部とを有し、該入力端子部は、ゲ
ート電極と同じ材料から成る第1の層と、画素電極と同じ材料から成る第２の層
とから形成されていることを特徴としている。このような構成とすることで、フ
ォトリソグラフィー技術で使用するフォトマスクの数を５枚とすることができる
。 （もっと読む）

【課題】メモリ回路において、トランジスタの特性に依存することなく情報を保持できる時間のバラツキを是正する半導体装置を提供することである。
【解決手段】トランジスタの漏洩電流に対して別の電流経路を追加する。別の電流経路に流れる電流をトランジスタの漏洩電流に比べて大きくすることでトランジスタの特性に依存することなく情報を保持できる時間のバラツキを是正させる。構成としては、トランジスタに漏洩電流を流させないように容量と並列に素子を追加し、別の電流経路を設ける。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備え、占有面積が小さい保護回路等が必要となる。
【解決手段】ゲート電極を被覆するゲート絶縁膜と、ゲート絶縁膜上においてゲート電極と端部が重畳する第１配線層及び第２配線層と、少なくともゲート電極と重畳しゲート絶縁膜及び該第１配線層及び該第２配線層における導電層の側面部及び上面部と接する酸化物半導体層とを有する非線形素子を用いて保護回路を構成する。非線形素子のゲート電極は走査線又は信号線と接続され、非線形素子の第１配線層又は第２配線層がゲート電極の電位が印加されるようにゲート電極層と直接接続されていることで、接続抵抗の低減による安定動作と接続部分の占有面積を縮小する。 （もっと読む）

【課題】高温の酸化性雰囲気中でのＳＯＤ膜の改質を促進する。ライナー膜下部の素子や半導体基板が酸化されてダメージを受けることを防止する。
【解決手段】凹部と、凹部の内壁側面上に順に形成した、第１のライナー膜と、酸素原子を含有する第２のライナー膜と、凹部内に充填された絶縁領域と、を有し、第１のライナー膜は第２のライナー膜よりも耐酸化性が優れるものとした半導体装置。 （もっと読む）

【課題】表示パネルに設けられる共通接続部として適した構造を提供することを目的の一とする。
【解決手段】画素部の外側領域に設けられる共通接続部は、ゲート絶縁層と同じ層で形成された絶縁層上に、第２酸化物半導体層と同じ層で形成された酸化物半導体層と、導電層と同じ層で形成された導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸化物半導体層上に設けられた層間絶縁層の開口部を介して導電層（共通電位線とも呼ぶ）が共通電極と接続しており、画素電極と対向する電極が導電性粒子を介して共通電極と電気的に接続する。 （もっと読む）

【課題】ガラス基板を使用したＳＯＩ基板上に形成しても、ゲート電極を形成する導電膜を成膜する際に該導電膜の加える応力により、ガラス基板上の絶縁膜及び半導体膜がはがれないような半導体装置の作製方法の提供を課題の一つとする。
【解決手段】ボンド基板上に第１の絶縁膜を形成し、ボンド基板の表面からイオンを添加することによって脆化層を形成し、ボンド基板を、第１の絶縁膜を介してガラス基板と貼り合わせ、ボンド基板を脆化層において分離してガラス基板上に第１の絶縁膜を介して半導体膜を形成し、第１の絶縁膜及び半導体膜の周辺領域を除去してガラス基板の一部を露出させ、半導体膜、第１の絶縁膜及びガラス基板上に接してゲート絶縁膜を形成し、ゲート絶縁膜上に接して２層構造の積層導電膜を形成し、２層構造の積層導電膜として、上層に引っ張り応力を有する導電膜、下層に圧縮応力を有する導電膜を用いて半導体装置を作製する。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１５を被覆するゲート絶縁層３７と、ゲート絶縁層３７上においてゲート電極１５と端部が重畳し、第２酸化物半導体層４０と導電層４１が積層された一対の第１配線層３８及び第２配線層３９と、少なくともゲート電極１５と重畳しゲート絶縁層３７及び該第１配線層３８及び該第２配線層３９における導電層４１の側面部及び上面部の一部と第２酸化物半導体層４０の側面部と接する第１酸化物半導体層３６とを有する非線形素子３０ａを用いて保護回路を構成する。
ゲート絶縁層３７上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子３０ａの特性を向上させることができる。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】応答特性が良く電流コラプスの問題を改善できると同時に、デバイス設計値どおりのゲートリセス部を再現性よく形成しうる窒化物半導体装置を得ること。
【解決手段】基板１上に形成された第１の窒化物半導体からなるチャネル層２と、チャネル層２の上部に形成され、第１の窒化物半導体よりも大きなバンドギャップを有する第２の窒化物半導体からなる第１の電子供給層３ａと、第１の電子供給層の上部で離隔した２つの領域として形成され、第１の窒化物半導体と同じか、又はこれよりも大きなバンドギャップを有する第３の窒化物半導体からなる第２の電子供給層３ｂとを備えている。
第１と第２の電子供給層３ａ、３ｂの間には、第２の電子供給層３ｂよりもドライエッチング速度が小さい材料からなるエッチングストッパ層４が形成されており、この層４の上部で２つの領域に挟まれたゲートリセス部を、ゲート電極５が充填するように形成されている。 （もっと読む）

【課題】半導体上のバックグラウンドめっきを抑制する方法を提供する。
【解決手段】方法は、高い光透過性を有する相変換レジストを誘電体上に選択的に堆積させてパターンを形成すること、そのレジストで覆われていない誘電体の部分をエッチング除去すること、並びにその誘電体のエッチングされた部分上に金属シード層を堆積させることを含む。次いで、光誘導めっきによって、その金属シード層上に金属層が堆積させられる。 （もっと読む）

【課題】逆方向電圧印加時の漏れ電流を低減することができるショットキーバリアダイオードの製造方法およびショットキーバリアダイオードを提供する。
【解決手段】炭化珪素からなる半導体層１上に、炭化珪素、酸素、および窒素を含むＮＯ酸化膜３を形成した後、ＮＯ酸化膜３を貫通する孔を形成する。この工程によって露出した半導体層１の表面のＮ原子４を除去する。この工程によって表面のＮ原子４が除去された半導体層１上に、半導体層１とショットキー接合を形成する電極７を形成する。 （もっと読む）

【課題】窒化ガリウム系の化合物半導体層のＮ原子面上に比較的簡単に低抵抗な電極を形成することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】ショットキーバリアダイオード１は、導電型がｎ型であるＧａＮ基板２およびｎ−ＧａＮエピタキシャル層３と、オーミック電極６とを備える。オーミック電極６はＧａＮ基板２のＮ原子面９に接触して形成される。オーミック電極６においてＮ原子面９に接している接触電極層６ａの主成分はＮｉ、Ａｕ、Ｐｄ、Ｍｏ、Ｒｕ、Ｔｅ、Ｒｈ、Ｃｏ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔからなる群から選択される１つである。 （もっと読む）

【課題】集積回路の高集積化を妨げることなく、静電気放電（ＥＳＤ）による集積回路の破壊を防止するための保護回路を設ける。
【解決手段】高電源電位が印加される端子に電気的に接続される配線、および低電源電位が印加される端子に電気的に接続される配線を、それぞれ、誘電体を介して隣接させ、かつ集積回路を取り囲むように形成する。このことにより、端子と集積回路の間に配線抵抗が付加され、かつ２本の配線間に容量を付加することができる。ＥＳＤなどにより端子に過電圧が印加されても、そのエネルギーが配線抵抗および付加容量により消費されるため、集積回路の破壊を抑えることができる。 （もっと読む）

【課題】メモリセル領域の外部から内部への還元性元素の侵入を抑制するための半導体装置を提供する。
【解決手段】下部電極２６、第１誘電体膜２７、上部電極３１の積層構造からなるキャパシタＱを有するメモリセル領域Ａの周囲に形成され、下側導電膜２４〜２６、第２誘電体膜２７、上側導電膜２８〜３０を含む積層構造を有する環状パターン３３を半導体基板１の上方に有し、さらに、環状パターン３３の上下には、メモリセル領域Ａをさらに囲む導電性パターン、導電プラグを有している。 （もっと読む）