【課題】寄生抵抗によるオン電流の低下を抑え、かつ、オン電流のばらつきを抑え、さらに、オフ電流の上昇を抑えたショットキーバリアダイオードを作製する。
【解決手段】島状の半導体膜を形成し、島状の半導体膜に第１のｎ型不純物領域を形成し、島状の半導体膜を覆ってアノード用開口部とカソード用開口部を有する絶縁膜を形成する。アノード用開口部をマスクして、カソード用開口部を通して、ｎ型不純物領域にｐ型不純物元素を添加し、ｎ型不純物元素およびｐ型不純物元素を含む第２のｎ型不純物領域を形成する。カソード用開口部からｐ型不純物元素の添加を行うため、この開口部周辺も僅かながらｐ型不純物元素が添加される。このことにより、第１のｎ型不純物領域はカソード配線とショートしない程度に僅かにずれるため、寄生抵抗およびオフ電流の上昇が抑えられる。 （もっと読む）

【課題】レジストを使用することなく、薄膜加工を簡単な工程で精度良く行う方法を提案する。また、低コストで半導体装置を作製する方法を提案する。
【解決手段】基板上に第１の層を形成し、第１の層上に剥離層を形成し、剥離層側から剥離層に選択的にレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去し、残存した剥離層をマスクとして第１の層を選択的にエッチングする。また、基板上に剥離層を形成し、少なくとも剥離層に選択的に第１のレーザビームを照射して一部の剥離層の付着力を低減させる。次に、付着力が低減された剥離層を除去する。次に、残存した剥離層上に第１の層を形成し、残存した剥離層に第２のレーザビームを照射して残存した剥離層の付着力を低減させ、残存した剥離層及び当該剥離層に接する第１の層を除去する。 （もっと読む）

【課題】半導体装置を微細化することができるとともに半導体装置の特性のばらつきを低減することができる半導体装置の製造方法を提供する。
【解決手段】半導体の表面の一部にイオン注入マスクを形成する第１工程と、イオン注入マスクが形成されている領域以外の半導体の表面の露出領域の少なくとも一部に第１ドーパントのイオンを注入して第１ドーパント注入領域を形成する第２工程と、第１ドーパント注入領域の形成後にイオン注入マスクの一部を除去して半導体の表面の露出領域を拡大する第３工程と、拡大した半導体の表面の露出領域の少なくとも一部に第２ドーパントのイオンを注入して第２ドーパント注入領域を形成する第４工程と、を含む、半導体装置の製造方法である。 （もっと読む）

【課題】半導体装置の製造工程において、フォトレジストを用いたリソグラフィー工程を簡略化する半導体装置の製造技術を提供して、製造コストを低減し、スループットを向上させる。
【解決手段】基板上に第１材料層、第２材料層を順次積層して被照射体を形成する。当該被照射体に、第１材料層に吸収される第１のレーザビームと、第２材料層に吸収される第２のレーザビームを重畳するように照射し、該重畳するようにレーザビームが照射された領域の一部或いは全部をアブレーションさせ、開口を形成する。 （もっと読む）

【課題】低オン抵抗・高耐圧を有しIII族窒化物半導体を用いるショットキバリアダイオードを提供する。
【解決手段】窒化ガリウムフィールドプレート層１７は、III族窒化物半導体ドリフト領域１３の第１のエリア１３ｂを覆う。窒化ガリウムフィールドプレート層１７は、第２のエリア１３ｃに開口１９を有する。ショットキ導電部１５ａは、開口１９においてIII族窒化物半導体ドリフト領域１３の第２のエリア１３ｃにショットキ接合２１を成すことにより、オン抵抗を高くすることがない。オーバーラップ導電部１５ｂは、窒化ガリウムフィールドプレート層１７上に設けられる。窒化ガリウム系材料とは異なる材料から成る絶縁物（例えばＳｉＯ_Ｘ、ＳｉＮ、ＳｉＯＮ）とIII族窒化物半導体との界面が形成されない。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】チューブを絶縁層の開口形成領域上に絶縁層に接して配置し、そのチューブを通して処理剤（エッチングガス又はエッチング液）を絶縁層に吐出する。吐出（された処理剤（エッチングガス又はエッチング液）によって、絶縁層を選択的に除去し、絶縁層に開口を形成する。従って、導電層上に開口を有する絶縁層が形成され、絶縁層下の導電層が開口の底面に露出する。露出された導電層と接するように開口に導電膜を形成し、導電層と導電膜を絶縁層に設けられた開口において電気的に接続する。 （もっと読む）

半導体デバイスを製作する方法は、第１のドーパント濃度を有する第１の伝導型の第１の半導体層を形成すること、および第１の半導体層上に第２の半導体層を形成することを含む。第２の半導体層は、第１のドーパント濃度よりも低い第２のドーパント濃度を有する。第２の半導体層を貫通して延びて第１の半導体層に接触する第１の伝導型の打込み領域を形成するように、第２の半導体層中にイオンが打ち込まれる。第１の電極が第２の半導体層の打込み領域上に形成され、第２の電極が、第２の半導体層の非打込み領域上に形成される。関連したデバイスも述べられる。
（もっと読む）

【課題】無線信号から生成できる電流値及び電圧値の範囲内で駆動できるメモリを搭載した半導体装置を提供することを課題とする。また、半導体装置製造後に書き込みをいつでも行える追記型のメモリを提供することも課題とする。
【解決手段】絶縁性を有する基板上にアンテナと、アンチヒューズ型のＲＯＭと、駆動回路とを形成する。アンチヒューズ型のＲＯＭを構成する一対の電極のうち、もう一方の電極も駆動回路を構成するトランジスタのソース電極及びドレイン電極と同じ工程、且つ、同じ材料で形成する。 （もっと読む）

【課題】デュアルダマシンメタライゼーションにおいて、Ｃｕ配線構造のバリア材料を絶縁層の表面上のみに選択的に形成し、接続構造部のエレクトロマイグレーションを抑制するとともに、下層導電層との接続抵抗を低減する選択的堆積方法を提供する。
【解決手段】Ｃｕ層２０上の絶縁層１４，１５をエッチングしてトレンチとビアを開孔する。ビア底部のＣｕ層の表面１０に原子層成長（ＡＬＤ）ブロック層を形成する。この後、原子層成長（ＡＬＤ）法を用いてＴｉＮバリア材料２６を絶縁層表面１２、１３に堆積する。ブロック層により、ビア底部のＣｕ層の表面にはバリアは形成されないため、ビア底部のＣｕは露出した状態のままである。開口部内にＣｕ１８を充填するとＣｕ層に直接接続することが出来る。 （もっと読む）

【課題】 半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供すること。
【解決手段】 本発明の実施形態は、半導体デバイスと後工程の相互接続体との間の誘電体材料層内にコンタクト構造体を製造する方法を提供する。この方法は、誘電体材料層内に少なくとも１つのコンタクト開口部を作成するステップと、化学気相堆積プロセスによって第１のＴｉＮ膜を形成するステップであって、第１のＴｉＮ膜はコンタクト開口部をライニングする（内側を覆う）ステップと、物理的気相堆積プロセスによって第２のＴｉＮ膜を形成するステップであって、第２のＴｉＮ膜は第１のＴｉＮ膜をライニングするステップとを含む。本発明の実施形態によって製造されるコンタクト構造体も提供される。 （もっと読む）

【課題】材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。
【解決手段】光吸収層を形成し、光吸収層上に絶縁層を形成し、光吸収層及び絶縁層に選択的にレーザ光を照射し、絶縁層の照射領域を除去し絶縁層に第１の開口を形成し、第１の開口を有する絶縁層をマスクとして光吸収層を選択的に除去し、絶縁層及び光吸収層に第２の開口を形成し、第２の開口に光吸収層と接するように導電膜を形成する。露出した光吸収層と接するように第２の開口に導電膜を形成することによって、光吸収層及び導電膜は絶縁層を介して電気的に接続することができる。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。また信頼性の高い半導体装置を提供する。
【解決手段】チャネル形成領域と、ソース領域またはドレイン領域を有する島状半導体膜１３１〜１３４と、ゲート絶縁膜と、ゲート電極１０３〜１０６とを有する薄膜トランジスタ１１８〜１２１と、層間絶縁膜と、層間絶縁膜中に形成され、ソース領域またはドレイン領域の一方に達する複数のコンタクトホール１４２を含む第１のコンタクトホールと、ソース領域またはドレイン領域の他方に達する第２のコンタクトホール１４１とを有し、第２のコンタクトホール１４１の径は、第１のコンタクトホールに含まれる複数のコンタクトホール１４２のそれぞれの径より大きく、第１のコンタクトホール１４２の底面積の合計と、第２のコンタクトホール１４１の底面積は等しい半導体装置に関するものである。 （もっと読む）

【課題】 本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】ホール内の導電層に空隙を生じさせないように構成することで導電層の高抵抗化を抑制できるようにする。
【解決手段】コンタクトホール７内において、第３の導電層１６が第２の導電層１５の内側に形成されている。したがって、第２の導電層１５がコンタクトホール７の内面に沿って形成されその内側に空隙が存在するようなことがあってもこの空隙を埋込むことができ、第２および第３の導電層１５および１６の高抵抗化を抑制することができ、第２および第３の導電層１５および１６の抵抗値の低減化を図ることができる。 （もっと読む）

【課題】 化合物半導体装置及びその製造方法に関し、パッシベーション効果を保ったままで絶縁膜とレジストとの密着性を改善して、デバイス特性及び信頼性を向上する。
【解決手段】 化合物半導体基体１の表面の少なくとも一部を化合物半導体基体１に接する側４の被覆性が表面側３より高く、且つ、表面側３のレジスト膜に対する密着性が化合物半導体基体１に接する側４より高い窒化珪素系絶縁膜２で被覆する。 （もっと読む）

【課題】 デュアル配線型集積回路チップ及びその製造方法を提供する。
【解決手段】 両面に配線レベルを有する半導体デバイス、及び、両面のデバイス及び配線レベルへのコンタクトを有する半導体構造体を製造する方法を提供する。本方法は、シリコン・オン・インシュレータ基板上のデバイスへの第１コンタクトと、第１コンタクトへの第１側面上の配線レベルとを有するデバイスを製造するステップと、下部シリコン層を除去して埋込み酸化物層を露出させるステップと、埋込み酸化物層を貫通してデバイスへの第２コンタクトを形成するステップと、埋込み酸化物層の上に第２コンタクトへの配線レベルを形成するステップとを含む。 （もっと読む）

【課題】層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタクト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供する。
【解決手段】ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層を設ける。また、該導電層は、制御ゲート電極を形成する導電層と同じ導電層からなる。また、該導電層を覆うように絶縁膜が設けられており、該絶縁膜は該導電層の一部が露出するコンタクトホールを有する。また、該ソース配線又はドレイン配線は、該コンタクトホールを埋めるように形成されている。 （もっと読む）

【課題】 光の取り出し効率を向上することができる窒化物半導体発光素子及び窒化物半導体発光素子の製造方法を提供する。
【解決手段】本発明に係る窒化物半導体発光素子は、支持基板１７０と、支持基板１７０上に設けられたｐ型窒化物半導体層１４０と、該ｐ型窒化物半導体層１４０上に設けられたＭＱＷ活性層１３０と、該ＭＱＷ活性層１３０上に設けられたｎ型窒化物半導体層１２０とからなる窒化物半導体層１００と、ｎ型窒化物半導体層１２０上に設けられたコンタクト電極１６１と、コンタクト電極１６１上に設けられた光透過性の第２透明電極１６５と、支持基板１７０上に設けられ、第２透明電極１６５と電気的に接続されている第２パッド電極１６６とを備え、ＭＱＷ活性層１３０の主面に対して平行な面である投影面Ｓにおいて、ＭＱＷ活性層１３０の主面が投影された領域と第２パッド電極１６６が投影された領域とが重ならない。
（もっと読む）

【課題】微細な素子分離領域の形成に際して、半導体基板の表面のダメージを防止しつつ、ボイドの発生を抑制できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板１１の表面に素子分離溝１６を形成する工程と、素子分離溝１６の表面に熱酸化膜１７を形成する工程と、半導体基板１１上に熱酸化膜１７を介して酸窒化シリコン膜１８を堆積する工程と、酸窒化シリコン膜１８を酸化雰囲気中で熱処理する工程と、熱酸化膜１７及び熱処理後の酸窒化シリコン膜１８の上部をエッチングする工程とを有する。 （もっと読む）

【課題】 低誘電率の絶縁材料を用いても、コンタクトホール内を再現性良く導電性プラグで埋め込むことが可能な半導体装置の製造方法を提供する
【解決手段】 半導体基板の表面上に層間絶縁膜を形成する。層間絶縁膜の表面上に、層間絶縁膜とはエッチング耐性の異なる材料からなるエッチング停止層を形成する。エッチング停止層の表面上に、開口を有するレジスト膜を形成する。レジスト膜をマスクとし、レジスト膜の開口下のエッチング停止層をエッチングする。エッチング停止層のエッチング速度よりもレジスト膜及び層間絶縁膜のエッチング速度の方が速い条件で、レジスト膜及びレジスト膜の開口下の層間絶縁膜をエッチングし、層間絶縁膜を貫通するコンタクトホールを形成するとともにレジスト膜を除去する。コンタクトホール内を導電性プラグで埋め込む。層間絶縁膜の上に、導電性プラグに接続された配線を形成する。 （もっと読む）