【課題】コンタクト孔に埋め込まれる金属プラグの材料が層間絶縁膜に染み出すのを防止できる半導体装置を提供する。
【解決手段】隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。コンタクト孔４１の側壁は、層間絶縁膜１８より緻密なシール膜４２で覆われている。コンタクトプラグ４０は、シール膜４２の表面およびコンタクト孔４１の底面部を覆うように形成されたバリアメタル膜４３と、バリアメタル膜４３に包囲された状態でコンタクト孔４１内に埋め込まれた金属プラグ４４とを含む。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。
【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。 （もっと読む）

【課題】酸化物半導体層のチャネル領域の、水素拡散による低抵抗化を抑制するトップゲート型酸化物半導体ＴＦＴ及びこれを備えた表示装置を提供する。
【解決手段】基板の上に、ソース電極層と、ドレイン電極層と、酸化物半導体層と、ゲート絶縁層と、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎの少なくとも１種類の元素を含むアモルファス酸化物半導体からなるゲート電極層と、水素を含む保護層と、を有し、ゲート絶縁層は酸化物半導体層のチャネル領域の上に形成され、ゲート電極層はゲート絶縁層の上に形成され、保護層はゲート電極層の上に形成されていることを特徴とするトップゲート型薄膜トランジスタ。 （もっと読む）

【課題】マスク数を増加させることなく、ブラックマスクを用いずに反射型または透過型の表示装置における画素開口率を改善する。
【解決手段】画素間を遮光する箇所は、画素電極１６７をソース配線１３７と一部重なるように配置し、ＴＦＴはＴＦＴのチャネル形成領域と重なるゲート配線１６６によって遮光することによって、高い画素開口率を実現する。 （もっと読む）

【課題】ＧａＮ系の窒化物半導体を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１０１上に形成された第１のＧａＮ系半導体からなるバッファ層１０２と、第２のＧａＮ系半導体からなるキャリア走行層１０３と、第３のＧａＮ系半導体からなるキャリア供給層１０４とを備えている。キャリア供給層１０４の上には第１の絶縁膜１０５と、アルミニウムを含む第２の絶縁膜１０６と、第１の絶縁膜１０５より膜厚が厚い第３の絶縁膜１０７とが形成されている。ソース電極１０８及びドレイン電極１０９は第１の絶縁膜１０５上に形成されている。ゲート電極１１０は、リセス構造を含む第２の絶縁膜１０６及び第３の絶縁膜１０７上に形成されている。 （もっと読む）

【課題】初期故障や偶発故障の発生を低減する。
【解決手段】ＨＦＥＴ１は、下層のＧａＮ層１３およびＧａＮ層１３の一部を露出させるトレンチＴ１が形成された上層のＡｌＧａＮ層１４よりなるＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層上に形成されたゲート絶縁膜１５と、ゲート絶縁膜１５上に形成されたゲート電極１６と、を備える。少なくともゲート絶縁膜１５と接触するトレンチＴ１底部のＧａＮ層１３上面には、原子層ステップが形成されている。原子層ステップのテラス幅の平均値は、０．２μｍ以上１μｍ未満である。 （もっと読む）

【課題】ソース・ドレイン電極と半導体膜とのコンタクト不良を抑制することが可能な半導体装置等を提供する。
【解決手段】両端部３０ｓ、３０ｄの膜厚が平坦部３０ｃの膜厚よりも厚い半導体膜３０を形成する。ゲート絶縁膜４０は、両端部３０ｓ、３０ｄが露出されるように形成される。両端部３０ｓ、３０ｄには、ソース・ドレイン電極５０ｓ、５０ｄとソース・ドレイン領域とを接続する中間電極５０ｓ、５０ｄが形成され、この中間電極５０ｓ、５０ｄまで開口するコンタクトホールが形成される。 （もっと読む）

トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。絶縁キャップ層は、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させることを防止し、それにより、ゲートとコンタクトとの間の短絡を防止する。絶縁キャップ層は、セルフアラインコンタクトを実現し、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。
（もっと読む）

【課題】高電圧を印加しても壊れにくい電界効果トランジスタを提供すること。
【解決手段】この電界効果トランジスタは、略同一の第１、第２トランジスタ部１１,１２を備える。第１のトランジスタ部１１は、ヘテロ接合を含むIII族窒化物半導体層構造、III族窒化物半導体層構造上に間隔をおいて配置されたソース電極５およびドレイン電極７、フィールドプレート９１を有するゲート電極６、ドレイン電極７を被覆するように配置された絶縁体層８を有する。フィールドプレート９１は、ドレイン電極７を覆うようにひさし状に延在する。第２のトランジスタ部１２は、第１のトランジスタ部１１と略面対称に配置されている。第１のトランジスタ部１１のIII族窒化物半導体層構造、絶縁体層８およびドレイン電極７は、第２のトランジスタ部１２において対応する構造または層と一体化されている。 （もっと読む）

【課題】耐圧を向上できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、ＧａＮ層１０と第１の絶縁層１３と第２の絶縁層１４と電極層とＦＰ電極１７とを備えている。ＧａＮ層１０は、高欠陥領域１０ａと、高欠陥領域１０ａよりも欠陥密度の低い低欠陥領域１０ｂとを含み、主表面１０ｃを有する。第１の絶縁層１３は、ＧａＮ層１０の主表面１０ｃにおける高欠陥領域１０ａを覆うように形成されている。第２の絶縁層１４は、ＧａＮ層１０の主表面１０ａにおける低欠陥領域１０ｂの上に形成され、開口部が形成されている。電極層は、開口部の内部に、ＧａＮ層１０の主表面１０ａに接触するように形成されている。ＦＰ電極１７は、電極層に接続するとともに、第２の絶縁層１４に重なるように形成されている。第１の絶縁層１３の厚みＨ１３は、第２の絶縁層１４の厚みＨ１４よりも大きい。 （もっと読む）

【課題】応答特性を向上できる半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、ＧａＮ層１０と第１および第２の絶縁層１３、１４と電極層とＦＰ電極１７とを備える。ＧａＮ層１０は、高欠陥領域１０ａと、高欠陥領域１０ａよりも欠陥密度の低い低欠陥領域１０ｂとを含み、主表面１０ｃを有する。第１の絶縁層１３は、ＧａＮ層１０の主表面１０ｃにおける高欠陥領域１０ａを覆うように形成される。第２の絶縁層１４は、ＧａＮ層１０の主表面１０ａにおける低欠陥領域１０ｂの上に形成され、開口部が形成される。電極層は、開口部の内部に、ＧａＮ層１０の主表面１０ａに接触するように形成される。ＦＰ電極１７は、電極層に接続するとともに、第２の絶縁層１４に重なるように形成される。第１の絶縁層１３は、第２の絶縁層１４を構成する材料の誘電率よりも小さい誘電率を有する材料を含む。 （もっと読む）

【課題】画素部の開口率を高くしながら、駆動回路部の特性を向上させた半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、しきい値電圧を制御できる半導体装置を提供することを課題とする。
【解決手段】絶縁面を有する基板と、基板上に設けられた画素部と、画素部を駆動する駆動回路の少なくとも一部を有し、画素部を構成するトランジスタおよび駆動回路を構成するトランジスタは、トップゲートボトムコンタクト型のトランジスタであって、画素部においては、電極および半導体層が透光性を有し、駆動回路における電極は、画素部のトランジスタが有するいずれの電極よりも低抵抗である半導体装置である。 （もっと読む）

【課題】高い均一性を備える銀薄膜を熱処理により凝集させて凸凹を形成する場合、温度や表面状態により、一箇所に凝集し、銀薄膜が無くなってしまう領域と、銀が「だま」状に集中してしまう場所ができてしまう場合がある。この場合、本来の目的である乱反射領域にはならず、不良品となる課題がある。
【解決手段】多結晶ＩＴＯ層２０ａを積層し、フォトリソグラフ工程によりレジストマスクを形成した後、多結晶ＩＴＯ層２０ａを例えば塩酸系のエッチング液を用いてエッチングする。ここで、レジストマスクに覆われた部分は配線層として機能する。この場合粒界から選択的にエッチングが進行し、特定の面方位のグレインが残り、エッチングマスクとして機能する残渣２０ｂが形成される。この残渣２０ｂをマスクとして第２層間絶縁層１９をドライエッチングすることでテクスチャー構造を得ることができる。 （もっと読む）

【課題】ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡
散するのを抑制し、ソース・ドレイン領域の不純物イオンが部分的にチャネル領
域方向に異常拡散するのを防ぐ。
【解決手段】ゲート絶縁膜３上に、ポリシリコン膜４を被着してゲート電極５
パターンにパターンニングした後、ソース・ドレイン領域９を形成する前に、窒
素を含む雰囲気中で窒化処理を行って、ゲート電極５端部付近のゲート絶縁膜３
中に新たに窒素を導入する。または、ゲート電極５のパターンニング後、ソース
・ドレイン領域９を形成する前に、酸化処理を行うことによってゲート電極５の
パターンニングの際に生じるダメージや汚染の一部を酸化膜中に取り込んで基板
から除去する。その後、窒化処理を行うことにより、酸化処理によってゲート電
極５端部付近に形成され、ダメージを含む酸化膜に積極的に窒素を導入する。 （もっと読む）

【課題】導電層を自己整合的に形成する場合において、第１の拡散層コンタクトプラグのコンタクトマージンを比較的大きく取る。
【解決手段】半導体装置１０は、第１のシリコンピラー１４Ａと、第１のシリコンピラー１４Ａの上面に設けられ、導電性材料が充填されたスルーホール３０ａを有する層間絶縁膜３０と、スルーホール３０ａの上側開口部に設けられた第１の拡散層コンタクトプラグＤＣ１とを備え、スルーホール３０ａの下側開口部の面積は前記第１のシリコンピラー１４Ａの上面の面積に等しくなっているとともに、スルーホール３０ａの上側開口部の面積はスルーホール３０ａの下側開口部の面積より大きくなっており、それによって、スルーホール３０ａ内の導電性材料の第１の拡散層コンタクトプラグＤＣ１との接続面の面積が第１のシリコンピラー１４Ａの上面の面積より大きくなっている。 （もっと読む）

【課題】少ない工程数で製造可能であり、かつゲート電極付近の電界集中を緩和させる。
【解決手段】下地１１上に第１及び第２絶縁膜１３及び１５を順次形成し、第２絶縁膜に表面から第１開口パターン、及び第１絶縁膜を露出させ、かつ第１開口パターンよりも開口端の第１方向に沿った長さが短い第２開口パターンを形成し、第１開口パターンを厚み方向に沿って拡大することによって第１開口部１９、第１及び第２開口パターンからの露出面から第１絶縁膜を部分的に除去することによって、第１開口部から連続し、かつ第１開口部１９よりも開口端の第１方向に沿った長さが短い第２開口部２１、及び第２開口部から連続した、下地面を露出させ、かつ第２開口部よりも開口端の第１方向に沿った長さが短い第３開口部２３を形成し、第１〜第３開口部を含む電極形成用開口部１７を埋め込むとともに、電極形成用開口部周辺の第２絶縁膜の表面を被覆する電極を形成する。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。 （もっと読む）

【課題】金属配線と金属酸化物を有する層を形成する際、電蝕といわれる腐食の発生をおさえることにより、半導体装置の動作特性および信頼性を向上させ、歩留まりの向上を実現することを目的とする。
【解決手段】配線は、耐酸化性金属からなる第１の層と、その上に形成されたアルミニウムもしくはアルミニウムを主成分とする第２の層と、その上に形成された耐酸化性金属からなる第３の層からなる３層構造とし、前記配線と電気的に接続する金属酸化物を有する層を有する。また、第２の層の上面及び下面は第１及び第３の層と接し、側面は酸素とアルミニウムを含む酸化層と接する。 （もっと読む）

【課題】本発明は、逆阻止特性を有し、かつノーマリオフ特性、オン抵抗とオフ電流の抑制を実現する半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、チャネル層１４及び電子供給層１５を含む半導体積層構造１０と、半導体積層構造１０上に離間して形成されたソース電極１およびドレイン電極４と、ソース電極１及び前記ドレイン電極４間に形成された絶縁膜２２と、絶縁膜上に形成されたゲート電極２とを備え、ドレイン電極４と前記半導体積層構造１０との間の逆電流が阻止されたものである。 （もっと読む）

【課題】活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供する。
【解決手段】Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１６を形成する工程と、前記酸化物半導体膜を活性層１８にパターン加工する工程と、前記酸化物半導体膜を５００℃以上で熱処理する工程と、前記酸化物半導体膜がパターン加工され、かつ、熱処理した活性層を覆うように金属膜を形成する工程と、前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極２０Ａ及びドレイン電極２０Ｂの少なくとも一方を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。 （もっと読む）