自己整合コンタクト
トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。絶縁キャップ層は、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させることを防止し、それにより、ゲートとコンタクトとの間の短絡を防止する。絶縁キャップ層は、セルフアラインコンタクトを実現し、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
金属−酸化物−半導体（ＭＯＳ）トランジスタ、例えばＭＯＳ電界効果トランジスタ、が集積回路の製造で使用されている。ＭＯＳトランジスタは、例えばゲート電極、ゲート誘電体層、スペーサ、及びソース・ドレイン領域などの拡散領域など、幾つかのコンポーネントを含んでいる。典型的に、層間誘電体（interlayer dielectric；ＩＬＤ）がＭＯＳトランジスタ上に形成されて拡散領域を覆う。
【０００３】
典型的に例えばタングステンなどの金属で形成されるコンタクトプラグによって、ＭＯＳトランジスタへの電気接続が行われる。コンタクトプラグは、先ずＩＬＤ層をパターニングして、下方に拡散領域までビアを形成することによって製造される。このパターニング処理は一般的にフォトリソグラフィプロセスである。次に、ビア内に金属が堆積されてコンタクトプラグが形成される。同一あるいは同様のプロセスを用いて、下方にゲート電極まで別個のコンタクトプラグが形成される。
【０００４】
コンタクトプラグの製造中に発生し得る１つの問題は、コンタクト−ゲート短絡（ショート）の形成である。コンタクト−ゲート短絡は、コンタクトプラグがミスアライメントされてゲート電極と電気的に接触するときに発生する回路短絡である。コンタクト−ゲート短絡を防止するための一従来手法は、レジストレーション（見当合わせ）及び限界寸法（クリティカルディメンジョン；ＣＤ）を制御することによるものである。残念ながら、１００ｎｍ以下のゲートピッチ（ゲート長＋スペース）を有するトランジスタでは、製造可能なプロセスウィンドウを持たせるために、ゲート寸法及びコンタクト寸法のＣＤ制御は１０ｎｍ未満である必要があり、ゲート層とコンタクト層との間のレジストレーション制御も１０ｎｍ未満である必要がある。故に、コンタクトがゲートに短絡する可能性は非常に高い。この問題は、トランジスタのゲートピッチ寸法が縮小スケーリングされるにつれて一層と広がることになる。限界寸法がより一層小さくなるからである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コンタクト−ゲート短絡を防止し得るトランジスタ及びその製造方法が開示される。
【課題を解決するための手段】
【０００６】
一態様において、トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。
【図面の簡単な説明】
【０００７】
【図１Ａ】基板と、正確にアライメントされたトレンチコンタクトを有する２つの従来ＭＯＳトランジスタとを示す図である。
【図１Ｂ】ＭＯＳトランジスタの拡散領域に、ミスアライメントされたトレンチコンタクトが形成されて、コンタクト−ゲート短絡を生じさせていることを示す図である。
【図２Ａ】本発明の一実施形態に従った、基板と、それぞれの金属ゲート電極上に絶縁体キャップ層を有する２つのＭＯＳトランジスタとを示す図である。
【図２Ｂ】絶縁体キャップ層を有する本発明に係る２つのＭＯＳトランジスタ間に形成された、正確にアライメントされたトレンチコンタクトを示す図である。
【図２Ｃ】絶縁体キャップ層を有する本発明に係る２つのＭＯＳトランジスタ間に形成された、ミスアライメントされたトレンチコンタクトを示す図であり、このミスアライメントがコンタクト−ゲート短絡を生じさせないことを示している。
【図３Ａ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図３Ｂ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図３Ｃ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ａ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ｂ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ｃ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図５Ａ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｂ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｃ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｄ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｅ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｆ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｇ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｈ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｉ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図６Ａ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｂ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｃ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｄ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｅ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｆ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図７Ａ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図７Ｂ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図７Ｃ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図８Ａ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｂ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｃ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｄ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｅ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｆ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図９Ａ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｂ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｃ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｄ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図１０Ａ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｂ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｃ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｄ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｅ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｆ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｇ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【発明を実施するための形態】
【０００８】
金属−酸化物−半導体（ＭＯＳ）トランジスタの製造中にコンタクト−ゲート短絡の可能性を低減するシステム及び方法がここに開示される。以下の説明においては、当業者が自身の仕事内容をその他の当業者に伝えるために一般的に使用する用語を用いて、例示の実施形態の様々な観点を説明する。しかしながら、当業者に認識されるように、本発明は、説明される観点のうちの一部のみを用いて実施されることも可能である。例示の実施形態の十分な理解を提供するため、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に認識されるように、本発明はそれら具体的な詳細事項を用いずに実施されてもよい。また、例示の実施形態を不明瞭にしないよう、周知の特徴は省略あるいは簡略化することとする。
【０００９】
本発明を理解する上で最も助けとなるよう、様々な処理が複数の別々の処理として次々に説明されることになるが、説明の順序は、それらの処理が必ず順序に応じたものであることを意味するものとして解釈されるべきでない。特に、それらの処理は必ずしも提示の順序で実行される必要はない。
【００１０】
図１Ａは、基板１００及び２つのＭＯＳトランジスタ１０１を例示している。ＭＯＳトランジスタ１０１は、ゲート電極１０２、ゲート誘電体層１０４及びスペーサ１０８を含んでいる。拡散領域１０６が基板１００内に形成されている。２つのＭＯＳトランジスタ１０１の間及び周りの領域に、例えばＩＬＤ層１１０ａ及び１１０ｂなどの層間誘電体（ＩＬＤ）が堆積されている。
【００１１】
図１Ａはまた、ＩＬＤ層１１０ａ／ｂを貫通して下方に拡散領域１０６まで形成されたトレンチコンタクト２００を例示している。トレンチコンタクト２００は典型的に、フォトリソグラフィパターニングプロセスと、それに続く金属堆積プロセスとを用いて形成される。フォトリソグラフィパターニングプロセス及び金属堆積プロセスは、技術的に周知である。フォトリソグラフィパターニングプロセスは、ＩＬＤ層１１０ａ／ｂを貫通して下方に拡散領域１０６まで、トレンチ開口をエッチング形成する。例えば電解めっき、無電解めっき、化学気相成長、物理気相成長、スパッタリング、又は原子層堆積などの金属堆積プロセスは、例えばタングステン又は銅などの金属でトレンチ開口を充填する。しばしば、この金属に先立って、例えばタンタル・ライナ又は窒化タンタル・ライナなどの金属ライナが堆積される。例えば化学的機械的研磨（ＣＭＰ）などの平坦化プロセスを用いて、余分な金属が除去され、トレンチコンタクト２００の製造が完了される。
【００１２】
なお、本発明の他の実施形態において、トレンチコンタクトに代えてビアコンタクトが使用されてもよい。故に、コンタクト開口は、使用されるパターニングプロセス又は特定の集積回路プロセスのニーズに応じて、トレンチ形状又はビア形状の何れともなり得る。ここに記載される本発明の実施形態は、コンタクトトレンチ開口及びトレンチコンタクトを参照しているが、それらの実施形態の何れにおいても、コンタクトトレンチ開口及びトレンチコンタクトに代えて、ビア開口及びビアコンタクト（コンタクトプラグ又はビアプラグとしても知られる）も使用され得る。
【００１３】
集積回路技術が進展するにつれ、トランジスタのゲートピッチは次第に縮小している。このゲートピッチのスケーリングは、多数の新たな、解決の難しい課題を生じさせてきた。そのうちの１つは、トレンチコンタクト２００及び拡散領域１０６とゲート電極１０２との間の比較的密な間隔によって引き起こされる寄生容量（図１Ａにおいて“Ｃ”で表記）の増大である。スペーサ１０８がトレンチコンタクト２００／拡散領域１０６とゲート電極１０２との間の分離の大部分を提供する傾向にある。例えば窒化シリコンなどの従来のスペーサ材料は、この寄生容量をほとんど低減しない。残念ながら、寄生容量はトランジスタ性能を低下させるとともにチップ電力を増大させる。
【００１４】
ゲートピッチのスケーリングによって生じる解決困難な別の１つの課題は、コンタクト−ゲート（contact-to-gate；ＣＴＧ）短絡の形成である。トレンチコンタクト２００の製造プロセスは、トレンチコンタクト２００が金属ゲート電極１０２と物理的に接触することを防止するように設計される。そのような接触が発生すると、ＭＯＳトランジスタを事実上台無しにするＣＴＧ短絡が作り出されてしまう。ＣＴＧ短絡は、トランジスタのゲートピッチが１００ｎｍ未満まで縮小されるにつれて、主要な歩留まり制限要因になっている。
【００１５】
ＣＴＧ短絡を抑制する現行手法は、より小さい限界寸法でレジストレーション（見当合わせ）の制御とコンタクトのパターニングとを行うことを含んでいる。しかしながら、ゲートピッチが縮小されるにつれ、既存技術でレジストレーション要求を満足するのは非常に困難になっている。例えば、１００ｎｍ以下のゲートピッチを有するトランジスタは、製造可能なプロセスウィンドウを持たせるために、１０ｎｍ未満のＣＤ制御及びレイヤレジストレーション制御を必要とする。故に、コンタクトがゲートに短絡する可能性が非常に高い。
【００１６】
図１Ｂは、トレンチコンタクト２００がミスアライメントされると何が起こるかを例示している。同じフォトリソグラフィプロセスが使用されるが、トレンチコンタクト２００は、完全には２つのスペーサ１０８間の領域内ではない位置に形成されている。ミスアライメントは、ゲート電極１０２の一方にトレンチコンタクト２００を物理接触させ、それによりコンタクト−ゲート短絡を生じさせる。
【００１７】
本発明の実施形態によれば、コンタクト−ゲート短絡の可能性を最小化するために、絶縁体で覆われた（キャップされた）ゲート電極が使用され得る。一実施形態において、ゲート電極１０２上且つＭＯＳトランジスタ１０１の２つのスペーサ１０８内に絶縁体キャップ層が形成される。本発明の一部の実施形態において、絶縁体キャップは、スペーサ間に存在する容積のうちの有意な部分を消費し得る。例えば、絶縁体キャップは、スペーサ間に存在する容積のうちの１０％から８０％の範囲を消費し得るが、概して、２０％と５０％との間を消費することになる。ゲート電極及びゲート誘電体が、残りの容積の大部分を消費する。絶縁体キャップを形成するために使用され得る材料については後述する。
【００１８】
図２Ａは、本発明の一実施形態に従った絶縁体キャップされた金属ゲート電極を例示している。図２Ａには、上にＭＯＳトランジスタ１０１が形成された基板１００が示されている。基板１００は、バルクシリコン基板又はシリコン・オン・インシュレータ構造を用いて形成された結晶半導体基板とし得る。他の実施形態において、半導体基板は、シリコンと組み合わされても組み合わされなくてもよい他の材料を用いて形成され得る。そのような材料は、以下に限られないが、ゲルマニウム、アンチモン化インジウム、テルル化鉛、インジウム砒素、インジウム燐、ガリウム砒素、アンチモン化ガリウム、又はその他のＩＩＩ−Ｖ族材料を含む。ここでは、基板を形成し得る材料のうちの数例が記載されるのみであるが、上に半導体デバイスを構築する基礎として機能し得る如何なる材料も本発明の精神及び範囲に入る。
【００１９】
各ＭＯＳトランジスタ１０１は、図２Ａに示すようなプレーナトランジスタであってもよいし、例えばダブルゲートトランジスタ又はトライゲートトランジスタなどの非平面（ノンプレーナ）トランジスタであってもよい。ここに記載される実施形態はプレーナトランジスタを例示するものであるが、本発明はプレーナトランジスタに限定されるものではない。本発明の実施形態は、以下に限られないがＦｉｎＦＥＴ又はトライゲートトランジスタを含む非平面トランジスタにも用いられ得る。各ＭＯＳトランジスタ１０１は、ゲート誘電体層１０４、ゲート電極層１０２及び絶縁体キャップ層３００という３つのレイヤで形成されたゲートスタックを含んでいる。ゲート誘電体層１０４は、例えば二酸化シリコン又はｈｉｇｈ−ｋ材料などの材料で形成され得る。ゲート誘電体層１０４に使用され得るｈｉｇｈ−ｋ材料の例は、以下に限られないが、酸化ハフニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムシリコン酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、及びニオブ酸鉛亜鉛を含む。一部の実施形態において、ゲート誘電体層１０４は約１オングストローム（Å）と約５０Åとの間の厚さを有し得る。更なる実施形態において、例えば、ｈｉｇｈ−ｋ材料が使用されるときにその品質を向上させるためのアニール処理など、付加的な処理がゲート誘電体層１０４に実行され得る。
【００２０】
ゲート電極層１０２は、ゲート誘電体層１０４上に形成され、そのトランジスタがＰＭＯＳトランジスタ又はＮＭＯＳトランジスタの何れにされるかに応じて、少なくともＰ型仕事関数金属又はＮ型仕事関数金属で構成され得る。一部の実施形態において、ゲート電極層１０２は、少なくとも１つの金属層が仕事関数金属層であり且つ少なくとも１つの金属層が充填金属層である２つ以上の金属層で構成され得る。
【００２１】
ＰＭＯＳトランジスタの場合、ゲート電極に使用され得る金属は、以下に限られないが、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び例えば酸化ルテニウムといった導電性の金属酸化物を含む。Ｐ型金属層は、約４．９ｅＶと約５．２ｅＶとの間の仕事関数を有するＰＭＯＳゲート電極の形成を可能にする。ＮＭＯＳトランジスタの場合、ゲート電極に使用され得る金属は、以下に限られないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、並びに、例えば炭化ハフニウム、炭化ジルコニウム、炭化チタン、炭化タンタル及び炭化アルミニウムなど、これらの金属の炭化物を含む。Ｎ型金属層は、約３．９ｅＶと約４．２ｅＶとの間の仕事関数を有するＮＭＯＳゲート電極の形成を可能にする。
【００２２】
絶縁体キャップ層３００は、ゲート電極層１０２上に形成され、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、窒化ホウ素、炭化ホウ素、並びに、その他のｌｏｗ−ｋ誘電体材料、若しくは炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。絶縁体キャップ層３００については、より詳細に後述する。
【００２３】
一対のスペーサ１０８がゲートスタックを囲んでいる。スペーサ１０８は、例えば窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、及び酸窒化シリコンなどの材料で形成され得る。スペーサを形成するプロセスは、技術的に周知であり、概して堆積プロセス工程及びエッチングプロセス工程を含む。
【００２４】
基板１００内にＭＯＳトランジスタ１０１のゲートスタックに隣接して拡散領域１０６が形成される。各ＭＯＳトランジスタ１０１に対し、一方の隣接拡散領域１０６がソース領域として機能し、他方の隣接拡散領域１０６がドレイン領域として機能する。
【００２５】
拡散領域１０６は、技術的に周知の方法又はプロセスを用いて形成され得る。一実施形態において、例えばボロン、アルミニウム、アンチモン、リン又はヒ素などのドーパントが基板１００内に注入されて、拡散領域１０６を形成する。他の一実施形態において、先ず、拡散領域１０６の位置にリセス（凹部）が形成するように、基板１００がエッチングされ得る。そして、例えばシリコンゲルマニウム又は炭化シリコンなどのシリコン合金でリセスを充填するようにエピタキシャル堆積プロセスが実行され、それにより、拡散領域１０６が形成され得る。一部の実施形態において、エピタキシャル堆積されるシリコン合金は、例えばボロン、ヒ素又はリンなどのドーパントでその場（in-situ）ドーピングされ得る。更なる実施形態において、他の材料がリセス内に堆積されて拡散領域１０６を形成してもよい。
【００２６】
ＭＯＳトランジスタ１０１上に１つ以上のＩＬＤ層１１０ａ／ｂが堆積される。ＩＬＤ層１１０ａ／ｂは、例えばｌｏｗ−ｋ誘電体材料など、集積回路構造に適用可能であることが知られた誘電体材料を用いて形成され得る。使用され得る誘電体材料の例は、以下に限られないが、二酸化シリコン（ＳｉＯ２）、炭素ドープ酸化物（ＣＤＯ）、窒化シリコン、例えばペルフルオロシクロブタン若しくはポリテトラフルオロエチレンなどの有機ポリマー、フルオロケイ酸ガラス（ＦＳＧ）、及び例えばシルセスキオキサン、シロキサン若しくは有機ケイ酸塩ガラスなどの有機シリケートを含む。ＩＬＤ層１１０ａ／ｂは、それらの誘電率を更に低減するように気孔又はその他の空隙（ボイド）を含んでいてもよい。
【００２７】
コンタクトパターニングとの呼ばれるトレンチコンタクト２００の製造は、少なくともフォトリソグラフィプロセス及びエッチングプロセスを含む。フォトリソグラフィプロセスは、トレンチコンタクト２００の位置を定めるフォトレジストハードマスクを形成する。このプロセスは、ＩＬＤ層１１０ｂ上にフォトレジスト材料を堆積することによって開始する。堆積されたフォトレジスト層は、パターン形成された光学マスクを介して紫外放射線に晒され、そのパターンがトレンチコンタクト２００を定める。そして、フォトレジスト層が現像されて、トレンチコンタクト２００が形成されることになるところに開口を含むフォトレジストハードマスク層が作り出される。なお、フォトリソグラフィプロセスは技術的に周知であり、ここでの説明は典型的なフォトリソグラフィプロセスを単に概説したものである。例えばベーク工程及びアライメント工程などの数多くの中間工程は省略している。
【００２８】
トレンチコンタクト２００を定めるフォトレジストハードマスクが適所に置かれると、エッチングプロセスが実行される。例えばトレンチコンタクト２００用の開口など、フォトレジストハードマスクの開口によって露出されたままにされたＩＬＤ層１１０ａ／ｂの部分を、エッチャントがエッチングする。エッチャントは故に、下方に拡散領域１０６までトレンチ開口をエッチング形成する。使用されるエッチングプロセスは、従来からの化学ウェットエッチプロセス又はプラズマドライエッチプロセスとし得る。このエッチングプロセスは、拡散領域１０６に達するまでＩＬＤ層１１０を下方にエッチングするのに十分な時間（ＴＥＴＣＨと表記する）にわたって実行される。エッチングされたトレンチ開口は、その後、上述のような１つ以上の金属で充填され、トレンチコンタクト２００が形成される。
【００２９】
本発明の実施形態によれば、絶縁体キャップ層３００は、コンタクトトレンチ開口が絶縁体キャップ層上にアライメントされたとしてもトレンチコンタクト２００の製造中に金属ゲート電極１０２が露出されないように、金属ゲート電極１０２を保護するのに十分な厚さを有する。さらに、絶縁体キャップ層３００は、トレンチコンタクト２００が形成された後に金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁するのに十分な厚さを有する。本発明の一実施形態において、この厚さは５ｎｍから５０ｎｍまでの範囲とし得る。他の一実施形態において、絶縁体キャップ層３００の高さは、ゲートスタック全体の高さの２０％から８０％を占め得る。コンタクトトレンチ開口を形成するために使用されるエッチングプロセスは、絶縁体キャップ層３００に対して選択性を有する。これが意味することは、ウェット又はドライエッチケミストリがＩＬＤ層１１０ａ／ｂの材料をエッチングするが、絶縁体キャップ層３００及び側壁スペーサ１０８に対して選択的に停止し、それらに対して自己整合（セルフアライン）されるということである。
【００３０】
本発明の実施形態によれば、絶縁体キャップ層３００はまた、ＴＥＴＣＨ全体にわたって、下に位置する金属ゲート電極１０２を露出させることなく、エッチングプロセスに耐えるのに十分な厚さを有する。換言すれば、絶縁体キャップ層３００は、拡散領域１０６に達するまでＩＬＤ層１１０ａ／ｂを下方にエッチングするのに必要な時間にわたって、絶縁体キャップ層３００の如何なる部分も金属ゲート電極１０２と後に形成されるトレンチコンタクト２００との間に電気導通を許してしまう厚さまで減退されることなく、エッチングプロセスに耐えるのに十分な当初厚さを有する。このエッチングプロセスの後、絶縁体キャップ層３００とスペーサ１０８との組み合わせが、金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁し、それによりＣＴＧ短絡が回避される。
【００３１】
本発明に係る絶縁体キャップ層３００を形成することには、幾つかの異なる手法が存在する。ゲート電極がゲートファースト（gate-first）プロセスを用いて形成される本発明の一実施形態において、先ず、基板上にブランケット（全面）誘電体層が堆積される。次に、該誘電体層上にブランケット電極層が堆積される。最後に、該電極層上にブランケット絶縁体層が形成される。誘電体層、電極層及び絶縁体層を堆積するために使用される堆積プロセスは技術的に周知であり、以下に限られないが、例えば電解めっき、無電解めっき、化学気相成長、原子層成長、物理気相成長及びスパッタリングなどのプロセスを含み得る。そして、これら３つの層が、例えばフォトリソグラフィプロセスなどの従来からのパターニングプロセスを用いてエッチングされて、ゲート誘電体層１０４、ゲート電極層１０２及び絶縁体キャップ層３００で構成されるゲートスタックが形成される。その後、ゲートスタックの両側にスペーサ１０８及び拡散領域１０６が形成される。ゲートスタック、スペーサ１０８及び拡散領域１０６の上にＩＬＤ層１１０ａが堆積される。そして、上述のようにしてトレンチコンタクト２００が形成され得る。
【００３２】
ゲートファーストプロセスの他の一実施形態においては、ブランケット誘電体層及びブランケット電極層が堆積・パターニングされて、ゲート誘電体層１０４及びゲート電極１０２で構成されるゲートスタックが形成される。ゲートスタックのそれぞれの側に一対のスペーサ１０８及び拡散領域１０６が形成され得る。次に、これらスペーサ１０８内の金属ゲート電極１０２を窪ませ（リセス化し）、それにより金属ゲート電極１０２の厚さを減少させるよう、エッチングプロセスが実行され得る。金属ゲート電極１０２のリセス化は、スペーサ１０８間にトレンチを形成する。このトレンチの底面は、リセス化された金属ゲート電極１０２の頂面に相当する。この金属エッチプロセスに続いて、絶縁体材料のブランケット層を堆積してスペーサ１０８間のトレンチを充填する絶縁体材料堆積プロセスが行われる。例えば化学的機械的平坦化プロセスなどの研磨プロセスを用いて、絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。この余分な絶縁体材料の除去により、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。
【００３３】
本発明の他の一実施形態においては、ゲート電極を形成するために、例えば置換金属ゲートプロセスなどのゲートラスト（gate-last）プロセスが用いられる。この実施形態においては、先ず、ブランケット誘電体層及びブランケットダミー電極層が堆積・パターニングされて、ゲート誘電体層１０４及びダミーゲート電極（図示せず）で構成されるゲートスタックが形成される。なお、“ダミー”という用語は、その層が事実上犠牲的なものであることを指し示すために使用される。ダミー層に使用される材料は、非ダミー層に使用される材料と同じであってもよいし、同じでなくてもよい。例えば、ダミー電極層は、実際のゲート電極に使用されるポリシリコンからなっていてもよい。ゲートスタックのそれぞれの側に一対のスペーサ１０８及び拡散領域１０６が形成され得る。次に、スペーサ１０８間且つゲート誘電体層１０４上にトレンチを形成するように、ダミーゲート電極がエッチングされ得る。そして、該トレンチを充填するように電極金属層が堆積され得る。スペーサ１０８の外側の金属を除去して電極金属をスペーサ１０８間のトレンチに閉じ込めるように、電極金属層が下方に研磨され、それにより金属ゲート電極１０２が形成され得る。
【００３４】
上述のように、スペーサ１０８内の金属ゲート電極１０２をリセス化するよう、エッチングプロセスが実行される。金属ゲート電極１０２のリセス化は、スペーサ１０８間にトレンチを形成する。絶縁体材料プロセスが該トレンチを充填し、研磨プロセスを用いて絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。これにより、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。
【００３５】
図２Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。この場合、絶縁体キャップ３００は使用されない。
【００３６】
図２Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。図示のように、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。しかしながら、図１Ｂに示した従来技術に係るトランジスタと異なり、絶縁体キャップ層３００の使用によってＣＴＧ短絡は回避される。絶縁体キャップ層３００は、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁し、トレンチコンタクト２００が“セルフアライン”されることを可能にする。
【００３７】
図３Ａ−３Ｃは、図２Ａのトランジスタに対する僅かな変形を例示している。図３Ａにおいては、トランジスタを形成するために、異なる一実施形態に係る置換金属ゲートプロセスが使用される。この実施形態においては、基板上にブランケットダミー誘電体層及びブランケットダミー電極層が堆積される。ここで、ダミー電極層は、実際のゲート電極に使用されるポリシリコンからなっていてもよく、ダミー誘電体層は、実際のゲート誘電体層に使用される二酸化シリコンからなっていてもよい。これら２つのダミー層は、ダミーゲート誘電体層及びダミーゲート電極層で構成されるゲートスタックを形成するようにエッチングされる。そして、ゲートスタックの両側にスペーサ１０８及び拡散領域１０６が形成される。ゲートスタック、スペーサ１０８及び拡散領域１０６の上にＩＬＤ層１１０ａが堆積される。ＩＬＤ層１１０ａは、ダミー電極層を露出させるように平坦化される。
【００３８】
次に、１つ以上のエッチングプロセスを用いて、ダミー電極層及びダミーゲート誘電体層が除去される。これらダミー層の除去により、スペーサ１０８間にトレンチが作り出される。基板１００が該トレンチの底面を形成する。化学気相成長プロセス又は原子層成長プロセスを用いて、該トレンチ内に新たなｈｉｇｈ−ｋゲート誘電体層１０４が堆積される。このｈｉｇｈ−ｋゲート誘電体層１０４はトレンチの底及び側壁に沿って堆積され、それにより、図３Ａに示すような“Ｕ”字形状のゲート誘電体層１０４が形成される。次に、ｈｉｇｈ−ｋゲート誘電体層１０４上に金属ゲート電極層１０２が堆積される。金属ゲート電極１０２を形成するプロセスは技術的に周知である。
【００３９】
本発明の実施形態によれば、最終的な金属ゲート電極１０２はトレンチ全体を充填しない。一実施形態において、金属ゲート電極１０２は当初はトレンチ全体を充填し得るが、後続エッチングプロセスを用いて金属ゲート電極１０２がリセス化され得る。他の一実施形態において、金属ゲート電極堆積プロセスは、金属ゲート電極１０２でトレンチを部分的にのみ充填する。双方の実施形態において、スペーサ１０８間において、最終的な金属ゲート電極１０２の上にトレンチが残存する。
【００４０】
最後に、絶縁体材料堆積プロセスを用いて、スペーサ１０８間のトレンチを充填する絶縁体材料のブランケット層が堆積される。例えば化学的機械的平坦化プロセスなどの研磨プロセスを用いて、絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。この余分な絶縁体材料の除去により、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。図３Ａに示すように、絶縁体キャップ３００はまた、ゲート誘電体層１０４の側壁部分内に閉じ込められる。
【００４１】
図３Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。図３Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。やはり、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁する絶縁体キャップ層３００の使用により、ＣＴＧ短絡は回避される。
【００４２】
図４Ａ−４Ｃは、図３Ａのトランジスタに対する僅かな変形を例示している。図４Ａにおいては、“Ｕ”字形状のゲート誘電体層１０４を有するトランジスタを形成するために、やはり置換ゲートプロセスが使用される。先ず、図３Ａに関して詳述したのと同じプロセスを用いて、ゲート電極層１０２及びゲート誘電体層１０４が形成される。この実施形態においては、図３Ａと異なり、絶縁体キャップ層３００の製造に先立って、“Ｕ”字形状のゲート誘電体層１０４と金属ゲート電極１０２との双方がリセス化される。双方の構造をリセス化するために１つ以上のエッチングプロセスが使用され得る。そして、絶縁体キャップ３００が、図３Ａに関して上述したのと同じプロセスを用いて形成され、図４Ａに示すように、ゲート誘電体層１０４の一部とゲート電極１０２との双方の上に位置付けられる。図４Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。図４Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。やはり、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁する絶縁体キャップ層３００の使用により、ＣＴＧ短絡は回避される。
【００４３】
図５Ａ−５Ｆは、ＭＯＳトランジスタとともに使用され得る他の絶縁体キャップ層の製造法を例示している。先ず、図５Ａは、ダミーゲート電極５００とダミーゲート誘電体層５０２とを含んだ２つのＭＯＳトランジスタを示している。一般的に窒化シリコンで形成される一対のスペーサ１０８も示されている。
【００４４】
本発明の実施形態によれば、１つ又は複数のエッチングプロセスを実行して、ダミーゲート電極層５００とスペーサ１０８との双方が部分的にリセス化される。この二重リセスを図５Ｂに示す。ダミーゲート電極５００をリセス化するために使用されるエッチケミストリは、スペーサ１０８をリセス化するために使用されるエッチケミストリと異なり得る。使用されるエッチングプロセスは、ウェットエッチ、ドライエッチ、又は組み合わせとし得る。ダミーゲート電極５００及びスペーサ１０８がリセス化されると、ＩＬＤ層１１０ａ内にトレンチ５０３ａが形成されたことになる。ダミーゲート電極５００及びスペーサ１０８の頂面が該トレンチの底面を形成する。
【００４５】
図５Ｃに移るに、１つ以上のエッチングプロセスを実行して、ダミーゲート電極５００及びダミーゲート誘電体５０２が完全に除去される。ダミーゲート電極５００及びダミーゲート誘電体５０２を完全に除去するためのエッチングプロセスは、技術的に周知である。この場合も、これらのエッチングは、ウェット、ドライ、又は組み合わせとし得る。図５Ｃに示すように、この段階で、トレンチ５０３ａは、より深くなっており、トレンチ５０３ａの頂部で比較的広く且つトレンチ５０３ａの底部で比較的狭い断面形状を有する。ダミーゲート電極５００及びダミーゲート誘電体層５０２はそれらの全体が除去され、それにより基板１００の頂部が露出される。
【００４６】
図５Ｄにおいて、トレンチ５０３内にゲート誘電体層１０４及び金属ゲート電極層１０２が堆積される。ゲート誘電体層１０４の堆積には、例えばＣＶＤ法又はＡＬＤ法などのコンフォーマル（共形）堆積プロセスが一般に使用され、トレンチ５０３ａの側壁及び底面を覆うコンフォーマルな誘電体層１０４がもたらされる。金属ゲート電極層１０２がトレンチ５０３ａの残部を充填する。本発明の一部の実施形態において、金属ゲート電極層１０２は、例えば仕事関数金属層及び充填金属層といった、２つ以上の金属層で構成され得る。
【００４７】
置換金属ゲートプロセスのフローにおいて、特に２２ｎｍ以下のゲート幅を有するトランジスタでは、幅狭なゲートトレンチを金属ゲート材料で充填することは非常に難易度が高い。図５Ａ−５Ｄにて説明されるプロセスフローは、底部での狭いトレンチ幅に影響を与えずに頂部のトレンチ開口を幅広にすることにより、本質的な充填特性を向上させる。故に、頂部で比較的広い開口を有するトレンチ５０３ａの断面形状は、ボイド又はその他の欠陥がより少なくされた、改善された金属ゲート電極の堆積をもたらす。
【００４８】
次に、図５Ｅに示されるように、金属ゲート電極層１０２及びゲート誘電体層１０４がリセス化されて、トレンチ５０３ｂが形成される。この場合も、ゲート電極層１０２及びゲート誘電体層１０４をリセス化するために、ウェット又はドライの何れかの１つ以上のエッチングプロセスが使用され得る。使用されるエッチングプロセスは、ＩＬＤ層１１０ａに対して選択的でなければならない。金属ゲート電極１０２は、その頂面がスペーサ１０８の頂面と平坦になるか、それより低くなるかまで窪まされる。図５Ｄにおいては金属ゲート電極１０２の一部がスペーサ１０８の頂部上にあるが、図５Ｅの金属ゲート１０２のリセス化の後には、スペーサ１０８の頂部上に金属ゲート電極１０２の如何なる部分も残存しないことが重要である。これは、スペーサ１０８上に残存する金属ゲート電極１０２の部分は、ミスアライメントされたトレンチコンタクトとともにＣＴＧ短絡を形成することになり得るためである。
【００４９】
図５Ｆに移るに、絶縁体材料堆積プロセスによりトレンチ５０３ｂが充填されるとともに、研磨プロセスを用いて、絶縁体材料層が下方に研磨され、トレンチ５０３ｂの外側の絶縁体材料が実質的に除去される。これにより、トレンチ５０３ｂ内に実質的に収容された絶縁体キャップ層５０４が生み出される。絶縁体キャップ層５０４は、横方向にスペーサ１０８上まで延在したマッシュルームの傘状の外観を有する。絶縁体キャップ層５０４は、ゲートスペーサ１０８上まで延在することによってコンタクト−ゲートマージンを高める。絶縁体キャップ層５０４は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００５０】
図５Ｇは、絶縁体キャップ層５０４を覆い且つ第１のＩＬＤ層１１０ａ上に位置する更なるＩＬＤ層１１０ｂの堆積を示している。図５Ｈは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通して形成されたトレンチコンタクト２００を示している。図５Ｈのトレンチコンタクト２００は、隣接し合うトランジスタのスペーサ間に正確にアライメントされている。
【００５１】
図５Ｉは、ミスアライメントされたトレンチコンタクト２００を示している。図示のように、トレンチコンタクト２００は金属ゲート電極１０２の頂部の上に位置しているが、絶縁体キャップ層５０４が、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁することによって、金属ゲート電極１０２を保護し、ＣＴＧ短絡が形成されるのを防止する。
【００５２】
絶縁体キャップ層５０４によって提供される他の１つの利点により、図１Ａに関連して上述した寄生容量問題が対処される。寄生容量問題は、トレンチコンタクト２００及び拡散領域１０６と、ゲート電極１０２との間の比較的密な間隔によって引き起こされる。スペーサ１０８がトレンチコンタクト２００／拡散領域１０６とゲート電極１０２との間の分離の大部分を提供する傾向にあるが、例えば窒化シリコンなどの従来のスペーサ材料はこの寄生容量をほとんど低減しない。そうは言うものの、トレンチコンタクト２００用のコンタクトトレンチ開口を作り出すエッチングプロセスが窒化シリコンに対して選択性を有するために、窒化シリコンが依然として使用されている。
【００５３】
本発明のこの実施形態によれば、窒化シリコン以外の材料がスペーサ１０８に使用され得る。ここでは、横方向に延在する絶縁体キャップ層５０４が、トレンチコンタクト２００を製造するために使用されるエッチングプロセス中に、下に位置するスペーサ１０８を保護する。これらのエッチングプロセスは一般的に異方性プロセスであり、故に、エッチケミストリは絶縁体キャップ層５０４に対して選択性を有するのみでよい。絶縁体キャップ層５０４は、下に位置するスペーサ１０８を遮蔽することができる。従って、異方性プロセスを用いるとき、絶縁体キャップ層５０４の使用は、エッチケミストリは必ずしも、スペーサ１０８に使用される材料に対して選択的である必要はない、ということを意味する。これにより、スペーサ材料の選択に関する制約が取り除かれ、キャパシタンスに関して最適化された材料を使用することが可能になる。例えば、寄生容量に伴う問題を抑制するために、酸窒化シリコン（ＳｉＯＮ）、炭素ドープ酸窒化シリコン（ＳｉＯＮＣ）又はｌｏｗ−ｋ誘電体材料などの材料がスペーサ１０８に使用され得る。
【００５４】
図６Ａ−６Ｆは、本発明の一実施形態に従った、絶縁体キャップ層とともに段差状金属ゲート電極を形成する方法を例示している。先ず、図６Ａは、ダミーゲート電極５００とダミーゲート誘電体層５０２とを含んだ２つのＭＯＳトランジスタを示している。図６Ｂに移るに、１つ以上のエッチングプロセスを実行して、ダミーゲート電極５００及びダミーゲート誘電体５０２が完全に除去される。ダミーゲート電極５００及びダミーゲート誘電体５０２を完全に除去するためのエッチングプロセスは、技術的に周知である。ダミーゲート電極５００及びダミーゲート誘電体５０２はそれらの全体が除去され、それにより基板１００の頂部が露出される。
【００５５】
図６Ｃは、コンフォーマル金属ゲート電極層１０２ａと、コンフォーマルであってもなくてもよい第２の金属層１０２ｂとの、二重金属ゲート電極層の堆積を例示している。イニシャル（最初の）金属ゲート電極層１０２ａは、例えば化学気相成長又は原子層成長などのコンフォーマル堆積プロセスを用いて堆積され得る。例えば物理気相成長又はスパッタリングなどのその他のプロセスも使用され得る。第２の金属ゲート電極１０２ｂは、例えば化学気相成長、原子層成長、物理気相成長、スパッタリングなどの従来からの堆積プロセスを用いて堆積され、あるいは、層１０２ｂにはコンフォーマル層は必要とされないので、例えば電解めっき又は無電解めっきなどのプロセスを用いて堆積されてもよい。
【００５６】
イニシャル金属ゲート電極層１０２ａは典型的に仕事関数金属層であり、上述の仕事関数金属の何れかを用いて形成されることができる。第２の金属ゲート電極層１０２ｂは、第２の仕事関数金属層であってもよいし、あるいは例えばアルミニウム、タングステン又は銅などの低抵抗の充填金属層であってもよい。本発明の実施形態によれば、金属ゲート電極１０２ａに使用される金属は、金属ゲート電極１０２ｂに使用される金属とは異なるエッチング特性を有する。
【００５７】
図６Ｄに移るに、その中に絶縁体キャップ層を製造し得るトレンチ６００を形成するよう、二重金属ゲート電極層１０２ａ及び１０２ｂがエッチングされてリセス化される。本発明の一実施形態によれば、このエッチングプロセスは、金属層１０２ｂよりも金属層１０２ａの部分を、より多く除去する。これにより、図６Ｄに示すように、金属ゲート電極１０２の段差形状又は弾丸形状が生み出される。全体としての金属ゲート電極１０２の中央部は、比較的に、全体としての金属ゲート電極１０２の外縁部より厚い。換言すれば、金属ゲート電極１０２の中央部は、比較的に、金属ゲート電極１０２の側面部より大きい高さを有する。金属ゲート電極１０２のこの段差形状は、図６Ｆにて後述する利点を提供する。
【００５８】
一実施形態において、金属ゲート電極層１０２ｂより速いレートで金属ゲート電極層１０２ａをエッチングする単一のエッチングプロセスが用いられる。換言すれば、エッチケミストリは金属ゲート電極１０２に対して、より一層と選択的である。他の一実施形態において、金属層１０２ａ用の１つと金属層１０２ｂ用のもう１つとの２つのエッチングプロセスが用いられ得る。２つのエッチングプロセスが用いられる場合、金属層１０２ｂに対して、金属層１０２ａの一層大きい部分が除去されなければならない。故に、一実施形態において、２つのエッチングプロセスのうちの第１のものは金属層１０２ｂに対して選択的であるようにすることができ、２つのエッチングプロセスのうちの第２のものは金属層１０２ａに対して選択的であるようにすることができる。使用されるエッチングプロセスは、ウェットエッチ、ドライエッチ、又は双方の組み合わせとし得る。当業者に認識されるように、金属層１０２ａ及び１０２ｂに使用されるほぼ任意の金属対に関し、それら２つの金属間で差を生じさせるウェット又はドライの化学エッチングを見出すことが可能である。
【００５９】
図６Ｅに示すように、絶縁体材料堆積プロセスによりトレンチ６００が充填されるとともに、研磨プロセスを用いて、絶縁体材料層が下方に研磨され、トレンチ６００の外側の絶縁体材料が実質的に除去される。これにより、トレンチ６００内に実質的に収容された絶縁体キャップ層６０２が生み出される。絶縁体キャップ層６０２は、金属ゲート電極１０２の段差形状に起因して、その外縁で比較的厚く、その中央部で比較的薄い。絶縁体キャップ層６０２は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００６０】
図６Ｆは、ミスアライメントされたトレンチコンタクト２００を示している。図示のように、トレンチコンタクト２００は金属ゲート電極１０２の頂部の上に位置しているが、絶縁体キャップ層６０２が、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁することによって、金属ゲート電極１０２を保護し、ＣＴＧ短絡が形成されるのを防止する。金属ゲート電極１０２の段差形状は、少なくとも２つの利点を提供する。第１に、段差形状は、絶縁体キャップ層６０２の厚い部分を金属ゲート電極１０２とトレンチコンタクト２００との間に位置させ、それにより強い電気絶縁を提供する。第２に、段差形状は、金属ゲート電極１０２の中央部が厚いままであることを可能にし、それにより、その金属含有量を増大させることで金属ゲート電極１０２の電気抵抗を低下させる。本発明の様々な実施形態において、段差形状は、ミスアライメントされたトレンチコンタクト２００からの電気絶縁を維持しながら金属ゲート電極１０２の中央部の体積又は幅を最大化しようとすることによって最適化され得る。一部の実施形態において、これは、金属ゲート電極１０２ｂのサイズ及び厚さを増加させることによって行われ得る。更なる実施形態において、これは、３つ以上の金属ゲート電極層を用いて段差形状を更に精密に仕立てることによって行われ得る。
【００６１】
本発明の他の一実施形態に従って、図７Ａ−７Ｃは、図５Ｆの幅広絶縁体キャップ層５０４を図６Ｄ−６Ｆの段差形状の金属ゲート電極１０２と組み合わせるＭＯＳトランジスタの製造法を例示している。図５Ｃに示した構造から開始し、図７Ａに示すように、二重金属ゲート電極層が堆積される。一方の層はコンフォーマル金属ゲート電極層１０２ａであり、他方の層はコンフォーマルであってもなくてもよい第２の金属層１０２ｂである。イニシャル金属ゲート電極層１０２ａは典型的に仕事関数金属層であり、第２の金属ゲート電極層１０２ｂは、第２の仕事関数金属層であってもよいし、あるいは充填金属層であってもよい。本発明の実施形態によれば、金属ゲート電極１０２ａに使用される金属は、金属ゲート電極１０２ｂに使用される金属とは異なるエッチング特性を有する。
【００６２】
図７Ｂに移るに、二重金属ゲート電極層１０２ａ及び１０２ｂとゲート誘電体層１０４とがエッチングされ、リセス化される。このエッチングプロセスは、金属ゲート電極１０２ｂに対して選択的である。これにより、図７Ｂに示すように、金属ゲート電極層１０２の段差形状が生み出される。全体としての金属ゲート電極１０２の中央部は、比較的に、全体としての金属ゲート電極１０２の外縁部より厚い。
【００６３】
そして、絶縁体材料が堆積され且つ平坦化されて、各金属ゲート電極１０２上に絶縁体キャップ層７００が形成される。これは図７Ｃに示されている。ミスアライメントされたトレンチコンタクト２００も示されている。金属ゲート電極１０２の段差形状は、絶縁体キャップ層７００の厚い部分が金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁することを可能にする。段差形状はまた、金属ゲート電極１０２の中央部が厚いままであることを可能にし、それにより電気抵抗を低減させる。この実施形態において、絶縁体キャップ層７００は、リセス化されたスペーサ１０８の上まで延在しており、それにより、トレンチコンタクト２００のエッチングプロセス中にスペーサを保護するとともに、トレンチコンタクト２００と金属ゲート電極１０２との間の寄生容量を低減するように最適化された材料をスペーサ１０８に使用することを可能にする。
【００６４】
図８Ａ−８Ｆは、ＣＴＧ短絡を抑制し且つ寄生容量問題を改善するためにコンタクト側壁スペーサが使用される本発明の他の一実施形態を示している。図８Ａは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通するようにエッチング形成されたコンタクトトレンチ開口８００を示している。上述のように、コンタクトトレンチ開口８００を形成することには、フォトリソグラフィパターニング及びエッチングプロセスが使用される。
【００６５】
図８Ａには、コンタクトトレンチ開口８００の底に形成されたシリサイド層８０２も示されている。シリサイド層８０２を製造するため、例えばスパッタリング堆積プロセス又はＡＬＤプロセスなどの従来からの金属堆積プロセスを用いて、少なくともコンタクトトレンチ開口８００の底に沿って、コンフォーマル金属層が形成される。この金属はしばしば、コンタクトトレンチ開口８００の側壁にも堆積することになる。この金属は、ニッケル、コバルト、タンタル、チタン、タングステン、白金、パラジウム、アルミニウム、イットリウム、エルビウム、イッテルビウム、又はシリサイドに良好な候補であるその他の金属、のうちの１つ以上を含み得る。そして、アニールプロセスを実行することで、該金属を拡散領域１０６と反応させてシリサイド層８０２を形成し得る。未反応の金属は、既知のプロセスを用いて選択的に除去され得る。シリサイド層８０２は、後に形成されるトレンチコンタクト２００と拡散領域１０６との間の電気抵抗を低減させる。
【００６６】
図８Ｂは、本発明の一実施形態に従った、コンタクトトレンチ開口８００の側壁に沿って形成された一対のコンタクト側壁スペーサ８０４を示している。コンタクト側壁スペーサ８０４は、ゲートスペーサ１０８の製造法と同様の堆積・エッチングプロセスを用いて形成され得る。例えば、絶縁材料のコンフォーマル層がコンタクトトレンチ開口８００内に堆積されて、コンタクトトレンチ開口８００の側壁及び底面に沿って堆積された絶縁材料がもたらされ得る。この絶縁材料は、酸化シリコン、窒化シリコン、酸窒化シリコン（ＳｉＯＮ）、炭素ドープ酸窒化シリコン（ＳｉＯＮＣ）、その他の酸化物、その他の窒化物、又はｌｏｗ−ｋ誘電体材料とし得る。次に、異方性エッチングプロセスを用いて、コンタクトトレンチ開口８００の底部から、及びＩＬＤ層１１０ｂの表面などのその他の領域から絶縁材料が除去される。これにより、図８Ｂに示されるコンタクト側壁スペーサ８０４が生み出される。
【００６７】
当業者に認識されるように、ゲートコンタクトを形成するために、別個のパターニングプロセスを用いて、下方に金属ゲート電極１０２までビアが形成され得る。この別個のパターニングプロセスは典型的に、犠牲感光性レジスト層でウェハをコーティングし、ゲートコンタクトをエッチング形成し、そして、ウェット若しくはドライの洗浄プロセス又はそれらの組み合わせを用いてフォトレジストを除去することを含む。この別個のパターニングプロセスは一般的に、コンタクトトレンチ開口８００が形成された後に実行される。これは、最初のレジストコーティング及びその後のウェット又はドライの洗浄ケミストリがコンタクトトレンチ開口８００に入ってシリサイド層８０２を劣化させ得ることを意味する。故に、本発明の一実施形態によれば、ゲートコンタクトのパターニングプロセスの前に、スペーサ８０４を形成するために使用される絶縁材料のコンフォーマル層が堆積される。このコンフォーマル層は、ゲートコンタクトがパターニングされる後まで、適所に残存してシリサイド層８０２を保護する。その後、このコンフォーマル層をエッチングしてスペーサ８０４を形成するために、上述の異方性エッチングが実行され得る。
【００６８】
なお、シリサイド層８０２は、コンタクトトレンチ開口８００がその最大幅にある時であるコンタクト側壁スペーサ８０４の製造に先立つ時に形成される。コンタクト側壁スペーサ８０４を形成する前にシリサイド層８０２を形成することにより、比較的幅広のシリサイド層８０２を形成することができ、例えば、より低い固有コンタクト抵抗などの、より良好な電気抵抗特性がもたらされ得る。コンタクト側壁スペーサ８０４が最初に形成される場合、シリサイド製造プロセスに露出される拡散領域１０６の部分が少なくなり、比較的短いシリサイド層が生み出されることになる。
【００６９】
その後、図８Ｃに示すように、コンタクトトレンチ開口８００を充填してトレンチコンタクト２００を形成するよう、金属堆積プロセスが実行される。上述のように、この金属堆積プロセスは、例えば電解めっき、無電解めっき、化学気相成長、物理気相成長、スパッタリング、又は原子層成長などの如何なる金属堆積プロセスであってもよい。使用される金属は、例えばタングステン又は銅など、好適なコンタクト特性を提供する如何なる金属であってもよい。しばしば、この金属に先立って、例えばタンタル・ライナ又は窒化タンタル・ライナなどの金属ライナが堆積される。ＣＭＰプロセスを用いて、余分な金属が除去されてトレンチコンタクト２００の製造が完了される。
【００７０】
コンタクト側壁スペーサ８０４は、ゲート電極１０２とトレンチコンタクト２００との間に追加の保護層を提供する。最終的なトレンチコンタクト２００は、比較的に、従来プロセスを用いて形成されるトレンチコンタクト２００より狭い幅を有し、それによりＣＴＧ短絡の可能性が低減される。ゲート電極１０２とトレンチコンタクト２００との間のこの追加の絶縁層は寄生容量を低減させる。
【００７１】
図８Ｄ−８Ｆは、コンタクトがミスアライメントされたときのコンタクト側壁スペーサ８０４の製造を例示している。図８Ｄは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通するようにエッチング形成された、ミスアライメントされたコンタクトトレンチ開口８００を示している。本発明の一実施形態によれば、このエッチングプロセス中に金属ゲート電極１０２が露出されないよう、絶縁キャップ層３００が金属ゲート電極１０２を保護する。図８Ｄには、コンタクトトレンチ開口８００の底に形成されたシリサイド層８０２も示されている。シリサイド層８０２の製造プロセスについては上述した。
【００７２】
図８Ｅは、本発明の一実施形態に従った、コンタクトトレンチ開口８００の側壁に沿って形成された一対のコンタクト側壁スペーサ８０４を示している。コンタクト側壁スペーサ８０４は、上述のように、絶縁材料のコンフォーマル層の堆積及びエッチングによって形成され得る。
【００７３】
その後、図８Ｆに示すように、コンタクトトレンチ開口８００を充填してトレンチコンタクト２００を形成するよう、金属堆積プロセスが実行される。ここでもやはり、コンタクト側壁スペーサ８０４は、ゲート電極１０２とトレンチコンタクト２００との間に追加の保護層を提供する。コンタクト側壁スペーサ８０４は、最終的なトレンチコンタクト２００と金属ゲート電極１０２との間を更に大きく離隔させ、それによりＣＴＧ短絡の可能性を低減させる。ゲート電極１０２とトレンチコンタクト２００との間のこの追加の絶縁層は寄生容量を低減させる。
【００７４】
図９Ａ−９Ｄは、本発明の一実施形態に従った絶縁キャップ層を形成する他の一プロセスを例示している。図９Ａは、金属ゲート電極１０２とゲート誘電体層１０４とを有する２つのＭＯＳトランジスタを示している。ゲート電極層１０２は、例えば仕事関数金属層及び充填金属層などの２つ以上の層（図示せず）を含んでいてもよい。図示したゲート誘電体層１０４は、置換金属ゲートプロセスに対応したものであるが、以下のプロセスはゲートファースト法を用いて形成されるトランジスタとともに使用されてもよい。
【００７５】
図９Ａに示すように、金属ゲート電極１０２上に金属キャップ９００が形成される。本発明の実施形態によれば、金属キャップ９００は選択的堆積プロセスを用いて形成される。選択的堆積プロセスは、以下に限られないが、無電解めっき及び化学気相成長を含む。選択的に堆積され得る金属は、以下に限られないが、コバルト、ニッケル、白金、銅、ポリシリコン、タングステン、パラジウム、銀、金、及びその他の貴金属を含む。当業者に認識されるように、無電解プロセス又はＣＶＤプロセスが使用されるかどうかの選択は、金属ゲート電極１０２の組成と、金属キャップ９００に使用される具体的な材料とに依存することになる。一例において、金属ゲート電極１０２の頂部が銅金属からなる場合、その銅上にコバルト金属を無電解堆積することができる。他の一例において、金属ゲート電極１０２に使用されるほぼ任意の金属の上に、ＣＶＤにより、タングステン又はポリシリコンを堆積することができる。他の一例において、金属ゲート電極１０２の頂部が貴金属からなる場合、殆どの金属は、無電解プロセスを用いて、その貴金属上に堆積され得る。当業者に認識されるように、一般的に、無電解プロセスは、基板の金属と、堆積される金属との双方に貴金属を必要とする。故に、例えばコバルト、ニッケル、銅、白金、パラジウム、金、及び銀などの金属の組み合わせが可能である。
【００７６】
図９Ｂに移るに、ＩＬＤ層１１０ａ及び金属キャップ９００の上にＩＬＤ層９０２がブランケット堆積される。そして、ＣＭＰプロセスを用いて、ＩＬＤ層９０２及び金属キャップ９００の双方が平坦化され、それらの頂面が実質的に平坦にされる。これは、ＩＬＤ堆積の後に金属キャップ９００の頂面を露出させるために行われる。
【００７７】
次に、図９Ｃに示すように、エッチングプロセスを用いて、ＩＬＤ層９０２内から金属キャップ９００が除去される。一実施形態において、金属キャップ９００を除去するためにウェットエッチケミストリが適用され得る。本発明の実施形態によれば、使用されるエッチケミストリは、ＩＬＤ層９０２及び金属ゲート電極１０２の双方に対して選択的でなければならない。これは、ＩＬＤ層９０２及び金属ゲート電極１０２への影響を最小にしながら金属キャップ９００を除去することを可能にする。金属キャップ９００の除去により、ＩＬＤ層９０２内に空隙９０４が生成される。
【００７８】
図９Ｄに移るに、空隙９０４を充填するよう、例えば窒化シリコン層などの絶縁層が堆積され且つパターニングされ、それによりセルフアライン絶縁キャップ層９０６が形成される。この絶縁層は一般的に、空隙９０４を充填し且つＩＬＤ層９０２を覆うブランケット層として堆積される。そして、平坦化プロセスを用いて、空隙９０４の外側の余分な材料が除去される。これにより絶縁材料が空隙９０４に閉じ込められて、絶縁キャップ層９０６が形成される。絶縁体キャップ層９０６は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。制約は、絶縁体キャップ層９０６に使用される材料がＩＬＤ層９０２に使用される材料と似ていないことのみである。
【００７９】
図１０Ａ−１０Ｇは、本発明の一実施形態に従った、トレンチコンタクト２００上のセルフアライン金属スタッドと、該金属スタッドを金属ゲート電極１０２から更に絶縁する一対の絶縁スペーサとを形成するプロセスを示している。図１０Ａは、金属ゲート電極１０２とゲート誘電体層１０４とを有する２つのＭＯＳトランジスタを示している。２つのＭＯＳトランジスタの間にトレンチコンタクト２００が形成される。
【００８０】
図１０Ａに示すように、トレンチコンタクト２００上に金属キャップ９００が形成される。本発明の実施形態によれば、金属キャップ９００は選択的堆積プロセスを用いて形成される。上述のように、選択的堆積プロセスは、以下に限られないが、無電解めっき及び化学気相成長を含む。金属ゲート電極１０２とともに使用することに関して上述したのと同じ金属及びプロセスが、ここでは、トレンチコンタクト２００とともに使用され得る。金属キャップ９００に使用される選択的堆積プロセス及び金属は、トレンチコンタクト２００に使用される金属に依存する。
【００８１】
本発明の実施形態によれば、トレンチコンタクト２００上のみに金属を堆積し、金属ゲート電極１０２上には金属を堆積しない選択的堆積プロセスが選択される。これは、トレンチコンタクト２００と金属ゲート電極１０２とに相異なる種類の金属を使用することによって達成され得る。例えば、金属ゲート電極１０２にアルミニウムが使用され、且つトレンチコンタクト２００に貴金属が使用される場合、トレンチコンタクト２００の貴金属上にのみ金属キャップ９００を堆積する選択的堆積プロセスが用いられ得る。上述と同じ組み合わせの貴金属がここでも同様に機能し得る。本発明の一部の実施形態において、例えばアルミニウム、タングステン、モリブデン、チタン、タンタル、窒化チタン、又はポリシリコンなどの活性金属が金属ゲート電極１０２に使用されるとき、例えばコバルト、ニッケル、銅、白金、金、及び銀などの貴金属がトレンチコンタクト２００に使用され得る。
【００８２】
図１０Ｂに移るに、ＩＬＤ層１１０ａ及び金属キャップ９００の上にＩＬＤ層９０２がブランケット堆積される。そして、ＣＭＰプロセスを用いて、ＩＬＤ層９０２及び金属キャップ９００の双方が平坦化され、それらの頂面が実質的に平坦にされる。これは、ＩＬＤ堆積の後に金属キャップ９００の頂面を露出させるために行われる。
【００８３】
次に、図１０Ｃに示すように、エッチングプロセスを用いて、ＩＬＤ層９０２内から金属キャップ９００だけが除去される。使用されるエッチケミストリは、ＩＬＤ層９０２及びトレンチコンタクト２００の双方に対して選択的でなければならない。これは、ＩＬＤ層９０２及びトレンチコンタクト２００への影響を最小にしながら金属キャップ９００を除去することを可能にする。金属キャップ９００の除去により、ＩＬＤ層９０２内に空隙９０４が生成される。
【００８４】
図１０Ｄに移るに、ＩＬＤ層９０２上及び空隙９０４内に絶縁層９０６がブランケット堆積され得る。絶縁層９０６は、以下に限られないが、ＩＬＤ層９０２に使用される材料と同一あるいは同様の材料を含めて、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００８５】
次に、例えば異方性エッチングプロセスなどのエッチングプロセスを適用して、絶縁層９０６を下方にエッチングしてスペーサ１０００を形成する。これは図１０Ｅに示されている。このエッチングプロセスはまた、２つのスペーサ１０００の間にトレンチ１００２を作り出す。
【００８６】
図１０Ｆに移るに、金属堆積プロセスを用いて、スペーサ１０００の間且つトレンチコンタクト２００の上のトレンチ１００２内に、セルフアライン金属スタッド１００４が堆積される。一部の実施形態において、この金属堆積プロセスは別の選択的堆積プロセスとし得るが、他の実施形態において、この金属堆積プロセスは選択的プロセスである必要はない。最後に、図１０Ｇに示すように、ＩＬＤ層１００６を形成するよう、絶縁層が堆積され且つ平坦化され得る。金属スタッド１００４の頂部も、ＩＬＤ層１００６と平坦になるように平坦化される。本発明の実施形態によれば、セルフアライン金属スタッド１００４は、スペーサ１０００によって、ゲートに短絡することが防止される。
【００８７】
斯くして、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させてゲートとコンタクトとの間の短絡を生じさせることを防止する、本発明の実施形態をここに説明した。コンタクトパターンがゲート電極と重なる場合であっても、コンタクト−ゲート短絡が防止される。本発明の実施形態はまた、例えば、トレンチコンタクトとゲート電極との間の寄生容量、コンタクトからゲートへの誘電体破壊若しくは短絡、及びゲートコンタクトパターニング中のコンタクトシリサイドの劣化などの問題を解決する。
【００８８】
従って、絶縁体キャップ層の使用は、ロバストな製造可能プロセスを提供するセルフアラインコンタクトを実現する。本発明は、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。より幅広なコンタクトはまた、シリサイド介在コンタクトのプロセスフローに望ましいものである。これは、コンタクト−ゲート短絡における主な歩留まり制限要因を排除するのみでなく、コンタクトパターニングの主な制約を軽減し、より大きな多様性を可能にする。リソグラフィの観点から見て、絶縁体キャップ層の使用は、レジストレーションウィンドウを拡大し、より大きな限界寸法の可変性を許容する。エッチングの観点から見て、絶縁体キャップ層の使用は、ＭＯＳトランジスタの製造プロセスを、異なる形状、異なる限界寸法、及びトレンチコンタクト形成中のＩＬＤのオーバーエッチングに対して、より耐性のあるものにする。
【００８９】
本発明の例示の実施形態の以上の説明は、要約書に記載されたものを含めて、網羅的であることを意図したものではなく、また、開示した形態そのものに本発明を限定することを意図したものでもない。ここでは例示目的で本発明の具体的な実施形態及び例を説明したが、当業者に認識されるように、本発明の範囲内で様々な均等な変更が可能である。
【００９０】
それらの変更は、以上の詳細な説明を踏まえてこそ、本発明に為され得るものである。以下の請求項にて使用される用語は、本明細書及び特許請求の範囲に開示した具体的な実施形態に本発明を限定するものとして解釈されるべきでない。むしろ、発明の範囲は、もっぱら、確立されたクレーム解釈の原則に従って解釈される以下の請求項によって決定されるべきである。
【技術分野】
【０００１】
本発明の実施形態は、トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
金属−酸化物−半導体（ＭＯＳ）トランジスタ、例えばＭＯＳ電界効果トランジスタ、が集積回路の製造で使用されている。ＭＯＳトランジスタは、例えばゲート電極、ゲート誘電体層、スペーサ、及びソース・ドレイン領域などの拡散領域など、幾つかのコンポーネントを含んでいる。典型的に、層間誘電体（interlayer dielectric；ＩＬＤ）がＭＯＳトランジスタ上に形成されて拡散領域を覆う。
【０００３】
典型的に例えばタングステンなどの金属で形成されるコンタクトプラグによって、ＭＯＳトランジスタへの電気接続が行われる。コンタクトプラグは、先ずＩＬＤ層をパターニングして、下方に拡散領域までビアを形成することによって製造される。このパターニング処理は一般的にフォトリソグラフィプロセスである。次に、ビア内に金属が堆積されてコンタクトプラグが形成される。同一あるいは同様のプロセスを用いて、下方にゲート電極まで別個のコンタクトプラグが形成される。
【０００４】
コンタクトプラグの製造中に発生し得る１つの問題は、コンタクト−ゲート短絡（ショート）の形成である。コンタクト−ゲート短絡は、コンタクトプラグがミスアライメントされてゲート電極と電気的に接触するときに発生する回路短絡である。コンタクト−ゲート短絡を防止するための一従来手法は、レジストレーション（見当合わせ）及び限界寸法（クリティカルディメンジョン；ＣＤ）を制御することによるものである。残念ながら、１００ｎｍ以下のゲートピッチ（ゲート長＋スペース）を有するトランジスタでは、製造可能なプロセスウィンドウを持たせるために、ゲート寸法及びコンタクト寸法のＣＤ制御は１０ｎｍ未満である必要があり、ゲート層とコンタクト層との間のレジストレーション制御も１０ｎｍ未満である必要がある。故に、コンタクトがゲートに短絡する可能性は非常に高い。この問題は、トランジスタのゲートピッチ寸法が縮小スケーリングされるにつれて一層と広がることになる。限界寸法がより一層小さくなるからである。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
コンタクト−ゲート短絡を防止し得るトランジスタ及びその製造方法が開示される。
【課題を解決するための手段】
【０００６】
一態様において、トランジスタは、基板と、基板上の一対のスペーサと、基板上且つスペーサ対間のゲート誘電体層と、ゲート誘電体層上且つスペーサ対間のゲート電極層と、ゲート電極層上且つスペーサ対間の絶縁キャップ層と、スペーサ対に隣接する一対の拡散領域とを有する。
【図面の簡単な説明】
【０００７】
【図１Ａ】基板と、正確にアライメントされたトレンチコンタクトを有する２つの従来ＭＯＳトランジスタとを示す図である。
【図１Ｂ】ＭＯＳトランジスタの拡散領域に、ミスアライメントされたトレンチコンタクトが形成されて、コンタクト−ゲート短絡を生じさせていることを示す図である。
【図２Ａ】本発明の一実施形態に従った、基板と、それぞれの金属ゲート電極上に絶縁体キャップ層を有する２つのＭＯＳトランジスタとを示す図である。
【図２Ｂ】絶縁体キャップ層を有する本発明に係る２つのＭＯＳトランジスタ間に形成された、正確にアライメントされたトレンチコンタクトを示す図である。
【図２Ｃ】絶縁体キャップ層を有する本発明に係る２つのＭＯＳトランジスタ間に形成された、ミスアライメントされたトレンチコンタクトを示す図であり、このミスアライメントがコンタクト−ゲート短絡を生じさせないことを示している。
【図３Ａ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図３Ｂ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図３Ｃ】本発明の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ａ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ｂ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図４Ｃ】本発明の他の一実施形態に従った、置換金属ゲートプロセス後に形成された絶縁体キャップ層を示す図である。
【図５Ａ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｂ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｃ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｄ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｅ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｆ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｇ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｈ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図５Ｉ】本発明の一実施形態に従った、ＭＯＳトランジスタのスペーサ上まで延在する絶縁体キャップ層の製造プロセスを示す図である。
【図６Ａ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｂ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｃ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｄ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｅ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図６Ｆ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極の製造プロセスを示す図である。
【図７Ａ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図７Ｂ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図７Ｃ】本発明の一実施形態に従った、段差形状を有する金属ゲート電極と、スペーサ上まで延在する絶縁体キャップ層と、の双方を有するＭＯＳトランジスタを示す図である。
【図８Ａ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｂ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｃ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｄ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｅ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図８Ｆ】本発明の一実施形態に従ったコンタクト側壁スペーサを示す図である。
【図９Ａ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｂ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｃ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図９Ｄ】本発明の一実施形態に従った、金属ゲート電極上に絶縁キャップを形成する製造プロセスを示す図である。
【図１０Ａ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｂ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｃ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｄ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｅ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｆ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【図１０Ｇ】本発明の一実施形態に従った、トレンチコンタクト上に金属スタッド及び絶縁スペーサを形成する製造プロセスを示す図である。
【発明を実施するための形態】
【０００８】
金属−酸化物−半導体（ＭＯＳ）トランジスタの製造中にコンタクト−ゲート短絡の可能性を低減するシステム及び方法がここに開示される。以下の説明においては、当業者が自身の仕事内容をその他の当業者に伝えるために一般的に使用する用語を用いて、例示の実施形態の様々な観点を説明する。しかしながら、当業者に認識されるように、本発明は、説明される観点のうちの一部のみを用いて実施されることも可能である。例示の実施形態の十分な理解を提供するため、説明目的で、具体的な数、材料及び構成が説明される。しかしながら、当業者に認識されるように、本発明はそれら具体的な詳細事項を用いずに実施されてもよい。また、例示の実施形態を不明瞭にしないよう、周知の特徴は省略あるいは簡略化することとする。
【０００９】
本発明を理解する上で最も助けとなるよう、様々な処理が複数の別々の処理として次々に説明されることになるが、説明の順序は、それらの処理が必ず順序に応じたものであることを意味するものとして解釈されるべきでない。特に、それらの処理は必ずしも提示の順序で実行される必要はない。
【００１０】
図１Ａは、基板１００及び２つのＭＯＳトランジスタ１０１を例示している。ＭＯＳトランジスタ１０１は、ゲート電極１０２、ゲート誘電体層１０４及びスペーサ１０８を含んでいる。拡散領域１０６が基板１００内に形成されている。２つのＭＯＳトランジスタ１０１の間及び周りの領域に、例えばＩＬＤ層１１０ａ及び１１０ｂなどの層間誘電体（ＩＬＤ）が堆積されている。
【００１１】
図１Ａはまた、ＩＬＤ層１１０ａ／ｂを貫通して下方に拡散領域１０６まで形成されたトレンチコンタクト２００を例示している。トレンチコンタクト２００は典型的に、フォトリソグラフィパターニングプロセスと、それに続く金属堆積プロセスとを用いて形成される。フォトリソグラフィパターニングプロセス及び金属堆積プロセスは、技術的に周知である。フォトリソグラフィパターニングプロセスは、ＩＬＤ層１１０ａ／ｂを貫通して下方に拡散領域１０６まで、トレンチ開口をエッチング形成する。例えば電解めっき、無電解めっき、化学気相成長、物理気相成長、スパッタリング、又は原子層堆積などの金属堆積プロセスは、例えばタングステン又は銅などの金属でトレンチ開口を充填する。しばしば、この金属に先立って、例えばタンタル・ライナ又は窒化タンタル・ライナなどの金属ライナが堆積される。例えば化学的機械的研磨（ＣＭＰ）などの平坦化プロセスを用いて、余分な金属が除去され、トレンチコンタクト２００の製造が完了される。
【００１２】
なお、本発明の他の実施形態において、トレンチコンタクトに代えてビアコンタクトが使用されてもよい。故に、コンタクト開口は、使用されるパターニングプロセス又は特定の集積回路プロセスのニーズに応じて、トレンチ形状又はビア形状の何れともなり得る。ここに記載される本発明の実施形態は、コンタクトトレンチ開口及びトレンチコンタクトを参照しているが、それらの実施形態の何れにおいても、コンタクトトレンチ開口及びトレンチコンタクトに代えて、ビア開口及びビアコンタクト（コンタクトプラグ又はビアプラグとしても知られる）も使用され得る。
【００１３】
集積回路技術が進展するにつれ、トランジスタのゲートピッチは次第に縮小している。このゲートピッチのスケーリングは、多数の新たな、解決の難しい課題を生じさせてきた。そのうちの１つは、トレンチコンタクト２００及び拡散領域１０６とゲート電極１０２との間の比較的密な間隔によって引き起こされる寄生容量（図１Ａにおいて“Ｃ”で表記）の増大である。スペーサ１０８がトレンチコンタクト２００／拡散領域１０６とゲート電極１０２との間の分離の大部分を提供する傾向にある。例えば窒化シリコンなどの従来のスペーサ材料は、この寄生容量をほとんど低減しない。残念ながら、寄生容量はトランジスタ性能を低下させるとともにチップ電力を増大させる。
【００１４】
ゲートピッチのスケーリングによって生じる解決困難な別の１つの課題は、コンタクト−ゲート（contact-to-gate；ＣＴＧ）短絡の形成である。トレンチコンタクト２００の製造プロセスは、トレンチコンタクト２００が金属ゲート電極１０２と物理的に接触することを防止するように設計される。そのような接触が発生すると、ＭＯＳトランジスタを事実上台無しにするＣＴＧ短絡が作り出されてしまう。ＣＴＧ短絡は、トランジスタのゲートピッチが１００ｎｍ未満まで縮小されるにつれて、主要な歩留まり制限要因になっている。
【００１５】
ＣＴＧ短絡を抑制する現行手法は、より小さい限界寸法でレジストレーション（見当合わせ）の制御とコンタクトのパターニングとを行うことを含んでいる。しかしながら、ゲートピッチが縮小されるにつれ、既存技術でレジストレーション要求を満足するのは非常に困難になっている。例えば、１００ｎｍ以下のゲートピッチを有するトランジスタは、製造可能なプロセスウィンドウを持たせるために、１０ｎｍ未満のＣＤ制御及びレイヤレジストレーション制御を必要とする。故に、コンタクトがゲートに短絡する可能性が非常に高い。
【００１６】
図１Ｂは、トレンチコンタクト２００がミスアライメントされると何が起こるかを例示している。同じフォトリソグラフィプロセスが使用されるが、トレンチコンタクト２００は、完全には２つのスペーサ１０８間の領域内ではない位置に形成されている。ミスアライメントは、ゲート電極１０２の一方にトレンチコンタクト２００を物理接触させ、それによりコンタクト−ゲート短絡を生じさせる。
【００１７】
本発明の実施形態によれば、コンタクト−ゲート短絡の可能性を最小化するために、絶縁体で覆われた（キャップされた）ゲート電極が使用され得る。一実施形態において、ゲート電極１０２上且つＭＯＳトランジスタ１０１の２つのスペーサ１０８内に絶縁体キャップ層が形成される。本発明の一部の実施形態において、絶縁体キャップは、スペーサ間に存在する容積のうちの有意な部分を消費し得る。例えば、絶縁体キャップは、スペーサ間に存在する容積のうちの１０％から８０％の範囲を消費し得るが、概して、２０％と５０％との間を消費することになる。ゲート電極及びゲート誘電体が、残りの容積の大部分を消費する。絶縁体キャップを形成するために使用され得る材料については後述する。
【００１８】
図２Ａは、本発明の一実施形態に従った絶縁体キャップされた金属ゲート電極を例示している。図２Ａには、上にＭＯＳトランジスタ１０１が形成された基板１００が示されている。基板１００は、バルクシリコン基板又はシリコン・オン・インシュレータ構造を用いて形成された結晶半導体基板とし得る。他の実施形態において、半導体基板は、シリコンと組み合わされても組み合わされなくてもよい他の材料を用いて形成され得る。そのような材料は、以下に限られないが、ゲルマニウム、アンチモン化インジウム、テルル化鉛、インジウム砒素、インジウム燐、ガリウム砒素、アンチモン化ガリウム、又はその他のＩＩＩ−Ｖ族材料を含む。ここでは、基板を形成し得る材料のうちの数例が記載されるのみであるが、上に半導体デバイスを構築する基礎として機能し得る如何なる材料も本発明の精神及び範囲に入る。
【００１９】
各ＭＯＳトランジスタ１０１は、図２Ａに示すようなプレーナトランジスタであってもよいし、例えばダブルゲートトランジスタ又はトライゲートトランジスタなどの非平面（ノンプレーナ）トランジスタであってもよい。ここに記載される実施形態はプレーナトランジスタを例示するものであるが、本発明はプレーナトランジスタに限定されるものではない。本発明の実施形態は、以下に限られないがＦｉｎＦＥＴ又はトライゲートトランジスタを含む非平面トランジスタにも用いられ得る。各ＭＯＳトランジスタ１０１は、ゲート誘電体層１０４、ゲート電極層１０２及び絶縁体キャップ層３００という３つのレイヤで形成されたゲートスタックを含んでいる。ゲート誘電体層１０４は、例えば二酸化シリコン又はｈｉｇｈ−ｋ材料などの材料で形成され得る。ゲート誘電体層１０４に使用され得るｈｉｇｈ−ｋ材料の例は、以下に限られないが、酸化ハフニウム、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、酸化ジルコニウム、ジルコニウムシリコン酸化物、酸化タンタル、酸化チタン、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、及びニオブ酸鉛亜鉛を含む。一部の実施形態において、ゲート誘電体層１０４は約１オングストローム（Å）と約５０Åとの間の厚さを有し得る。更なる実施形態において、例えば、ｈｉｇｈ−ｋ材料が使用されるときにその品質を向上させるためのアニール処理など、付加的な処理がゲート誘電体層１０４に実行され得る。
【００２０】
ゲート電極層１０２は、ゲート誘電体層１０４上に形成され、そのトランジスタがＰＭＯＳトランジスタ又はＮＭＯＳトランジスタの何れにされるかに応じて、少なくともＰ型仕事関数金属又はＮ型仕事関数金属で構成され得る。一部の実施形態において、ゲート電極層１０２は、少なくとも１つの金属層が仕事関数金属層であり且つ少なくとも１つの金属層が充填金属層である２つ以上の金属層で構成され得る。
【００２１】
ＰＭＯＳトランジスタの場合、ゲート電極に使用され得る金属は、以下に限られないが、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び例えば酸化ルテニウムといった導電性の金属酸化物を含む。Ｐ型金属層は、約４．９ｅＶと約５．２ｅＶとの間の仕事関数を有するＰＭＯＳゲート電極の形成を可能にする。ＮＭＯＳトランジスタの場合、ゲート電極に使用され得る金属は、以下に限られないが、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム、これらの金属の合金、並びに、例えば炭化ハフニウム、炭化ジルコニウム、炭化チタン、炭化タンタル及び炭化アルミニウムなど、これらの金属の炭化物を含む。Ｎ型金属層は、約３．９ｅＶと約４．２ｅＶとの間の仕事関数を有するＮＭＯＳゲート電極の形成を可能にする。
【００２２】
絶縁体キャップ層３００は、ゲート電極層１０２上に形成され、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、窒化ホウ素、炭化ホウ素、並びに、その他のｌｏｗ−ｋ誘電体材料、若しくは炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。絶縁体キャップ層３００については、より詳細に後述する。
【００２３】
一対のスペーサ１０８がゲートスタックを囲んでいる。スペーサ１０８は、例えば窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、及び酸窒化シリコンなどの材料で形成され得る。スペーサを形成するプロセスは、技術的に周知であり、概して堆積プロセス工程及びエッチングプロセス工程を含む。
【００２４】
基板１００内にＭＯＳトランジスタ１０１のゲートスタックに隣接して拡散領域１０６が形成される。各ＭＯＳトランジスタ１０１に対し、一方の隣接拡散領域１０６がソース領域として機能し、他方の隣接拡散領域１０６がドレイン領域として機能する。
【００２５】
拡散領域１０６は、技術的に周知の方法又はプロセスを用いて形成され得る。一実施形態において、例えばボロン、アルミニウム、アンチモン、リン又はヒ素などのドーパントが基板１００内に注入されて、拡散領域１０６を形成する。他の一実施形態において、先ず、拡散領域１０６の位置にリセス（凹部）が形成するように、基板１００がエッチングされ得る。そして、例えばシリコンゲルマニウム又は炭化シリコンなどのシリコン合金でリセスを充填するようにエピタキシャル堆積プロセスが実行され、それにより、拡散領域１０６が形成され得る。一部の実施形態において、エピタキシャル堆積されるシリコン合金は、例えばボロン、ヒ素又はリンなどのドーパントでその場（in-situ）ドーピングされ得る。更なる実施形態において、他の材料がリセス内に堆積されて拡散領域１０６を形成してもよい。
【００２６】
ＭＯＳトランジスタ１０１上に１つ以上のＩＬＤ層１１０ａ／ｂが堆積される。ＩＬＤ層１１０ａ／ｂは、例えばｌｏｗ−ｋ誘電体材料など、集積回路構造に適用可能であることが知られた誘電体材料を用いて形成され得る。使用され得る誘電体材料の例は、以下に限られないが、二酸化シリコン（ＳｉＯ２）、炭素ドープ酸化物（ＣＤＯ）、窒化シリコン、例えばペルフルオロシクロブタン若しくはポリテトラフルオロエチレンなどの有機ポリマー、フルオロケイ酸ガラス（ＦＳＧ）、及び例えばシルセスキオキサン、シロキサン若しくは有機ケイ酸塩ガラスなどの有機シリケートを含む。ＩＬＤ層１１０ａ／ｂは、それらの誘電率を更に低減するように気孔又はその他の空隙（ボイド）を含んでいてもよい。
【００２７】
コンタクトパターニングとの呼ばれるトレンチコンタクト２００の製造は、少なくともフォトリソグラフィプロセス及びエッチングプロセスを含む。フォトリソグラフィプロセスは、トレンチコンタクト２００の位置を定めるフォトレジストハードマスクを形成する。このプロセスは、ＩＬＤ層１１０ｂ上にフォトレジスト材料を堆積することによって開始する。堆積されたフォトレジスト層は、パターン形成された光学マスクを介して紫外放射線に晒され、そのパターンがトレンチコンタクト２００を定める。そして、フォトレジスト層が現像されて、トレンチコンタクト２００が形成されることになるところに開口を含むフォトレジストハードマスク層が作り出される。なお、フォトリソグラフィプロセスは技術的に周知であり、ここでの説明は典型的なフォトリソグラフィプロセスを単に概説したものである。例えばベーク工程及びアライメント工程などの数多くの中間工程は省略している。
【００２８】
トレンチコンタクト２００を定めるフォトレジストハードマスクが適所に置かれると、エッチングプロセスが実行される。例えばトレンチコンタクト２００用の開口など、フォトレジストハードマスクの開口によって露出されたままにされたＩＬＤ層１１０ａ／ｂの部分を、エッチャントがエッチングする。エッチャントは故に、下方に拡散領域１０６までトレンチ開口をエッチング形成する。使用されるエッチングプロセスは、従来からの化学ウェットエッチプロセス又はプラズマドライエッチプロセスとし得る。このエッチングプロセスは、拡散領域１０６に達するまでＩＬＤ層１１０を下方にエッチングするのに十分な時間（ＴＥＴＣＨと表記する）にわたって実行される。エッチングされたトレンチ開口は、その後、上述のような１つ以上の金属で充填され、トレンチコンタクト２００が形成される。
【００２９】
本発明の実施形態によれば、絶縁体キャップ層３００は、コンタクトトレンチ開口が絶縁体キャップ層上にアライメントされたとしてもトレンチコンタクト２００の製造中に金属ゲート電極１０２が露出されないように、金属ゲート電極１０２を保護するのに十分な厚さを有する。さらに、絶縁体キャップ層３００は、トレンチコンタクト２００が形成された後に金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁するのに十分な厚さを有する。本発明の一実施形態において、この厚さは５ｎｍから５０ｎｍまでの範囲とし得る。他の一実施形態において、絶縁体キャップ層３００の高さは、ゲートスタック全体の高さの２０％から８０％を占め得る。コンタクトトレンチ開口を形成するために使用されるエッチングプロセスは、絶縁体キャップ層３００に対して選択性を有する。これが意味することは、ウェット又はドライエッチケミストリがＩＬＤ層１１０ａ／ｂの材料をエッチングするが、絶縁体キャップ層３００及び側壁スペーサ１０８に対して選択的に停止し、それらに対して自己整合（セルフアライン）されるということである。
【００３０】
本発明の実施形態によれば、絶縁体キャップ層３００はまた、ＴＥＴＣＨ全体にわたって、下に位置する金属ゲート電極１０２を露出させることなく、エッチングプロセスに耐えるのに十分な厚さを有する。換言すれば、絶縁体キャップ層３００は、拡散領域１０６に達するまでＩＬＤ層１１０ａ／ｂを下方にエッチングするのに必要な時間にわたって、絶縁体キャップ層３００の如何なる部分も金属ゲート電極１０２と後に形成されるトレンチコンタクト２００との間に電気導通を許してしまう厚さまで減退されることなく、エッチングプロセスに耐えるのに十分な当初厚さを有する。このエッチングプロセスの後、絶縁体キャップ層３００とスペーサ１０８との組み合わせが、金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁し、それによりＣＴＧ短絡が回避される。
【００３１】
本発明に係る絶縁体キャップ層３００を形成することには、幾つかの異なる手法が存在する。ゲート電極がゲートファースト（gate-first）プロセスを用いて形成される本発明の一実施形態において、先ず、基板上にブランケット（全面）誘電体層が堆積される。次に、該誘電体層上にブランケット電極層が堆積される。最後に、該電極層上にブランケット絶縁体層が形成される。誘電体層、電極層及び絶縁体層を堆積するために使用される堆積プロセスは技術的に周知であり、以下に限られないが、例えば電解めっき、無電解めっき、化学気相成長、原子層成長、物理気相成長及びスパッタリングなどのプロセスを含み得る。そして、これら３つの層が、例えばフォトリソグラフィプロセスなどの従来からのパターニングプロセスを用いてエッチングされて、ゲート誘電体層１０４、ゲート電極層１０２及び絶縁体キャップ層３００で構成されるゲートスタックが形成される。その後、ゲートスタックの両側にスペーサ１０８及び拡散領域１０６が形成される。ゲートスタック、スペーサ１０８及び拡散領域１０６の上にＩＬＤ層１１０ａが堆積される。そして、上述のようにしてトレンチコンタクト２００が形成され得る。
【００３２】
ゲートファーストプロセスの他の一実施形態においては、ブランケット誘電体層及びブランケット電極層が堆積・パターニングされて、ゲート誘電体層１０４及びゲート電極１０２で構成されるゲートスタックが形成される。ゲートスタックのそれぞれの側に一対のスペーサ１０８及び拡散領域１０６が形成され得る。次に、これらスペーサ１０８内の金属ゲート電極１０２を窪ませ（リセス化し）、それにより金属ゲート電極１０２の厚さを減少させるよう、エッチングプロセスが実行され得る。金属ゲート電極１０２のリセス化は、スペーサ１０８間にトレンチを形成する。このトレンチの底面は、リセス化された金属ゲート電極１０２の頂面に相当する。この金属エッチプロセスに続いて、絶縁体材料のブランケット層を堆積してスペーサ１０８間のトレンチを充填する絶縁体材料堆積プロセスが行われる。例えば化学的機械的平坦化プロセスなどの研磨プロセスを用いて、絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。この余分な絶縁体材料の除去により、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。
【００３３】
本発明の他の一実施形態においては、ゲート電極を形成するために、例えば置換金属ゲートプロセスなどのゲートラスト（gate-last）プロセスが用いられる。この実施形態においては、先ず、ブランケット誘電体層及びブランケットダミー電極層が堆積・パターニングされて、ゲート誘電体層１０４及びダミーゲート電極（図示せず）で構成されるゲートスタックが形成される。なお、“ダミー”という用語は、その層が事実上犠牲的なものであることを指し示すために使用される。ダミー層に使用される材料は、非ダミー層に使用される材料と同じであってもよいし、同じでなくてもよい。例えば、ダミー電極層は、実際のゲート電極に使用されるポリシリコンからなっていてもよい。ゲートスタックのそれぞれの側に一対のスペーサ１０８及び拡散領域１０６が形成され得る。次に、スペーサ１０８間且つゲート誘電体層１０４上にトレンチを形成するように、ダミーゲート電極がエッチングされ得る。そして、該トレンチを充填するように電極金属層が堆積され得る。スペーサ１０８の外側の金属を除去して電極金属をスペーサ１０８間のトレンチに閉じ込めるように、電極金属層が下方に研磨され、それにより金属ゲート電極１０２が形成され得る。
【００３４】
上述のように、スペーサ１０８内の金属ゲート電極１０２をリセス化するよう、エッチングプロセスが実行される。金属ゲート電極１０２のリセス化は、スペーサ１０８間にトレンチを形成する。絶縁体材料プロセスが該トレンチを充填し、研磨プロセスを用いて絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。これにより、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。
【００３５】
図２Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。この場合、絶縁体キャップ３００は使用されない。
【００３６】
図２Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。図示のように、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。しかしながら、図１Ｂに示した従来技術に係るトランジスタと異なり、絶縁体キャップ層３００の使用によってＣＴＧ短絡は回避される。絶縁体キャップ層３００は、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁し、トレンチコンタクト２００が“セルフアライン”されることを可能にする。
【００３７】
図３Ａ−３Ｃは、図２Ａのトランジスタに対する僅かな変形を例示している。図３Ａにおいては、トランジスタを形成するために、異なる一実施形態に係る置換金属ゲートプロセスが使用される。この実施形態においては、基板上にブランケットダミー誘電体層及びブランケットダミー電極層が堆積される。ここで、ダミー電極層は、実際のゲート電極に使用されるポリシリコンからなっていてもよく、ダミー誘電体層は、実際のゲート誘電体層に使用される二酸化シリコンからなっていてもよい。これら２つのダミー層は、ダミーゲート誘電体層及びダミーゲート電極層で構成されるゲートスタックを形成するようにエッチングされる。そして、ゲートスタックの両側にスペーサ１０８及び拡散領域１０６が形成される。ゲートスタック、スペーサ１０８及び拡散領域１０６の上にＩＬＤ層１１０ａが堆積される。ＩＬＤ層１１０ａは、ダミー電極層を露出させるように平坦化される。
【００３８】
次に、１つ以上のエッチングプロセスを用いて、ダミー電極層及びダミーゲート誘電体層が除去される。これらダミー層の除去により、スペーサ１０８間にトレンチが作り出される。基板１００が該トレンチの底面を形成する。化学気相成長プロセス又は原子層成長プロセスを用いて、該トレンチ内に新たなｈｉｇｈ−ｋゲート誘電体層１０４が堆積される。このｈｉｇｈ−ｋゲート誘電体層１０４はトレンチの底及び側壁に沿って堆積され、それにより、図３Ａに示すような“Ｕ”字形状のゲート誘電体層１０４が形成される。次に、ｈｉｇｈ−ｋゲート誘電体層１０４上に金属ゲート電極層１０２が堆積される。金属ゲート電極１０２を形成するプロセスは技術的に周知である。
【００３９】
本発明の実施形態によれば、最終的な金属ゲート電極１０２はトレンチ全体を充填しない。一実施形態において、金属ゲート電極１０２は当初はトレンチ全体を充填し得るが、後続エッチングプロセスを用いて金属ゲート電極１０２がリセス化され得る。他の一実施形態において、金属ゲート電極堆積プロセスは、金属ゲート電極１０２でトレンチを部分的にのみ充填する。双方の実施形態において、スペーサ１０８間において、最終的な金属ゲート電極１０２の上にトレンチが残存する。
【００４０】
最後に、絶縁体材料堆積プロセスを用いて、スペーサ１０８間のトレンチを充填する絶縁体材料のブランケット層が堆積される。例えば化学的機械的平坦化プロセスなどの研磨プロセスを用いて、絶縁体材料層が下方に研磨され、スペーサ１０８の外側の絶縁体材料が実質的に除去される。この余分な絶縁体材料の除去により、スペーサ１０８内に実質的に収容された絶縁体キャップ層３００が生み出される。図３Ａに示すように、絶縁体キャップ３００はまた、ゲート誘電体層１０４の側壁部分内に閉じ込められる。
【００４１】
図３Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。図３Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。やはり、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁する絶縁体キャップ層３００の使用により、ＣＴＧ短絡は回避される。
【００４２】
図４Ａ−４Ｃは、図３Ａのトランジスタに対する僅かな変形を例示している。図４Ａにおいては、“Ｕ”字形状のゲート誘電体層１０４を有するトランジスタを形成するために、やはり置換ゲートプロセスが使用される。先ず、図３Ａに関して詳述したのと同じプロセスを用いて、ゲート電極層１０２及びゲート誘電体層１０４が形成される。この実施形態においては、図３Ａと異なり、絶縁体キャップ層３００の製造に先立って、“Ｕ”字形状のゲート誘電体層１０４と金属ゲート電極１０２との双方がリセス化される。双方の構造をリセス化するために１つ以上のエッチングプロセスが使用され得る。そして、絶縁体キャップ３００が、図３Ａに関して上述したのと同じプロセスを用いて形成され、図４Ａに示すように、ゲート誘電体層１０４の一部とゲート電極１０２との双方の上に位置付けられる。図４Ｂは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に正確にアライメントされたトレンチコンタクト２００を例示している。図４Ｃは、絶縁体キャップ層３００を有する２つのＭＯＳトランジスタの間に形成された、ミスアライメントされたトレンチコンタクト２００を例示している。やはり、ミスアライメントされたトレンチコンタクト２００の一部は、ゲート電極１０２の真上に位置している。ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁する絶縁体キャップ層３００の使用により、ＣＴＧ短絡は回避される。
【００４３】
図５Ａ−５Ｆは、ＭＯＳトランジスタとともに使用され得る他の絶縁体キャップ層の製造法を例示している。先ず、図５Ａは、ダミーゲート電極５００とダミーゲート誘電体層５０２とを含んだ２つのＭＯＳトランジスタを示している。一般的に窒化シリコンで形成される一対のスペーサ１０８も示されている。
【００４４】
本発明の実施形態によれば、１つ又は複数のエッチングプロセスを実行して、ダミーゲート電極層５００とスペーサ１０８との双方が部分的にリセス化される。この二重リセスを図５Ｂに示す。ダミーゲート電極５００をリセス化するために使用されるエッチケミストリは、スペーサ１０８をリセス化するために使用されるエッチケミストリと異なり得る。使用されるエッチングプロセスは、ウェットエッチ、ドライエッチ、又は組み合わせとし得る。ダミーゲート電極５００及びスペーサ１０８がリセス化されると、ＩＬＤ層１１０ａ内にトレンチ５０３ａが形成されたことになる。ダミーゲート電極５００及びスペーサ１０８の頂面が該トレンチの底面を形成する。
【００４５】
図５Ｃに移るに、１つ以上のエッチングプロセスを実行して、ダミーゲート電極５００及びダミーゲート誘電体５０２が完全に除去される。ダミーゲート電極５００及びダミーゲート誘電体５０２を完全に除去するためのエッチングプロセスは、技術的に周知である。この場合も、これらのエッチングは、ウェット、ドライ、又は組み合わせとし得る。図５Ｃに示すように、この段階で、トレンチ５０３ａは、より深くなっており、トレンチ５０３ａの頂部で比較的広く且つトレンチ５０３ａの底部で比較的狭い断面形状を有する。ダミーゲート電極５００及びダミーゲート誘電体層５０２はそれらの全体が除去され、それにより基板１００の頂部が露出される。
【００４６】
図５Ｄにおいて、トレンチ５０３内にゲート誘電体層１０４及び金属ゲート電極層１０２が堆積される。ゲート誘電体層１０４の堆積には、例えばＣＶＤ法又はＡＬＤ法などのコンフォーマル（共形）堆積プロセスが一般に使用され、トレンチ５０３ａの側壁及び底面を覆うコンフォーマルな誘電体層１０４がもたらされる。金属ゲート電極層１０２がトレンチ５０３ａの残部を充填する。本発明の一部の実施形態において、金属ゲート電極層１０２は、例えば仕事関数金属層及び充填金属層といった、２つ以上の金属層で構成され得る。
【００４７】
置換金属ゲートプロセスのフローにおいて、特に２２ｎｍ以下のゲート幅を有するトランジスタでは、幅狭なゲートトレンチを金属ゲート材料で充填することは非常に難易度が高い。図５Ａ−５Ｄにて説明されるプロセスフローは、底部での狭いトレンチ幅に影響を与えずに頂部のトレンチ開口を幅広にすることにより、本質的な充填特性を向上させる。故に、頂部で比較的広い開口を有するトレンチ５０３ａの断面形状は、ボイド又はその他の欠陥がより少なくされた、改善された金属ゲート電極の堆積をもたらす。
【００４８】
次に、図５Ｅに示されるように、金属ゲート電極層１０２及びゲート誘電体層１０４がリセス化されて、トレンチ５０３ｂが形成される。この場合も、ゲート電極層１０２及びゲート誘電体層１０４をリセス化するために、ウェット又はドライの何れかの１つ以上のエッチングプロセスが使用され得る。使用されるエッチングプロセスは、ＩＬＤ層１１０ａに対して選択的でなければならない。金属ゲート電極１０２は、その頂面がスペーサ１０８の頂面と平坦になるか、それより低くなるかまで窪まされる。図５Ｄにおいては金属ゲート電極１０２の一部がスペーサ１０８の頂部上にあるが、図５Ｅの金属ゲート１０２のリセス化の後には、スペーサ１０８の頂部上に金属ゲート電極１０２の如何なる部分も残存しないことが重要である。これは、スペーサ１０８上に残存する金属ゲート電極１０２の部分は、ミスアライメントされたトレンチコンタクトとともにＣＴＧ短絡を形成することになり得るためである。
【００４９】
図５Ｆに移るに、絶縁体材料堆積プロセスによりトレンチ５０３ｂが充填されるとともに、研磨プロセスを用いて、絶縁体材料層が下方に研磨され、トレンチ５０３ｂの外側の絶縁体材料が実質的に除去される。これにより、トレンチ５０３ｂ内に実質的に収容された絶縁体キャップ層５０４が生み出される。絶縁体キャップ層５０４は、横方向にスペーサ１０８上まで延在したマッシュルームの傘状の外観を有する。絶縁体キャップ層５０４は、ゲートスペーサ１０８上まで延在することによってコンタクト−ゲートマージンを高める。絶縁体キャップ層５０４は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００５０】
図５Ｇは、絶縁体キャップ層５０４を覆い且つ第１のＩＬＤ層１１０ａ上に位置する更なるＩＬＤ層１１０ｂの堆積を示している。図５Ｈは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通して形成されたトレンチコンタクト２００を示している。図５Ｈのトレンチコンタクト２００は、隣接し合うトランジスタのスペーサ間に正確にアライメントされている。
【００５１】
図５Ｉは、ミスアライメントされたトレンチコンタクト２００を示している。図示のように、トレンチコンタクト２００は金属ゲート電極１０２の頂部の上に位置しているが、絶縁体キャップ層５０４が、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁することによって、金属ゲート電極１０２を保護し、ＣＴＧ短絡が形成されるのを防止する。
【００５２】
絶縁体キャップ層５０４によって提供される他の１つの利点により、図１Ａに関連して上述した寄生容量問題が対処される。寄生容量問題は、トレンチコンタクト２００及び拡散領域１０６と、ゲート電極１０２との間の比較的密な間隔によって引き起こされる。スペーサ１０８がトレンチコンタクト２００／拡散領域１０６とゲート電極１０２との間の分離の大部分を提供する傾向にあるが、例えば窒化シリコンなどの従来のスペーサ材料はこの寄生容量をほとんど低減しない。そうは言うものの、トレンチコンタクト２００用のコンタクトトレンチ開口を作り出すエッチングプロセスが窒化シリコンに対して選択性を有するために、窒化シリコンが依然として使用されている。
【００５３】
本発明のこの実施形態によれば、窒化シリコン以外の材料がスペーサ１０８に使用され得る。ここでは、横方向に延在する絶縁体キャップ層５０４が、トレンチコンタクト２００を製造するために使用されるエッチングプロセス中に、下に位置するスペーサ１０８を保護する。これらのエッチングプロセスは一般的に異方性プロセスであり、故に、エッチケミストリは絶縁体キャップ層５０４に対して選択性を有するのみでよい。絶縁体キャップ層５０４は、下に位置するスペーサ１０８を遮蔽することができる。従って、異方性プロセスを用いるとき、絶縁体キャップ層５０４の使用は、エッチケミストリは必ずしも、スペーサ１０８に使用される材料に対して選択的である必要はない、ということを意味する。これにより、スペーサ材料の選択に関する制約が取り除かれ、キャパシタンスに関して最適化された材料を使用することが可能になる。例えば、寄生容量に伴う問題を抑制するために、酸窒化シリコン（ＳｉＯＮ）、炭素ドープ酸窒化シリコン（ＳｉＯＮＣ）又はｌｏｗ−ｋ誘電体材料などの材料がスペーサ１０８に使用され得る。
【００５４】
図６Ａ−６Ｆは、本発明の一実施形態に従った、絶縁体キャップ層とともに段差状金属ゲート電極を形成する方法を例示している。先ず、図６Ａは、ダミーゲート電極５００とダミーゲート誘電体層５０２とを含んだ２つのＭＯＳトランジスタを示している。図６Ｂに移るに、１つ以上のエッチングプロセスを実行して、ダミーゲート電極５００及びダミーゲート誘電体５０２が完全に除去される。ダミーゲート電極５００及びダミーゲート誘電体５０２を完全に除去するためのエッチングプロセスは、技術的に周知である。ダミーゲート電極５００及びダミーゲート誘電体５０２はそれらの全体が除去され、それにより基板１００の頂部が露出される。
【００５５】
図６Ｃは、コンフォーマル金属ゲート電極層１０２ａと、コンフォーマルであってもなくてもよい第２の金属層１０２ｂとの、二重金属ゲート電極層の堆積を例示している。イニシャル（最初の）金属ゲート電極層１０２ａは、例えば化学気相成長又は原子層成長などのコンフォーマル堆積プロセスを用いて堆積され得る。例えば物理気相成長又はスパッタリングなどのその他のプロセスも使用され得る。第２の金属ゲート電極１０２ｂは、例えば化学気相成長、原子層成長、物理気相成長、スパッタリングなどの従来からの堆積プロセスを用いて堆積され、あるいは、層１０２ｂにはコンフォーマル層は必要とされないので、例えば電解めっき又は無電解めっきなどのプロセスを用いて堆積されてもよい。
【００５６】
イニシャル金属ゲート電極層１０２ａは典型的に仕事関数金属層であり、上述の仕事関数金属の何れかを用いて形成されることができる。第２の金属ゲート電極層１０２ｂは、第２の仕事関数金属層であってもよいし、あるいは例えばアルミニウム、タングステン又は銅などの低抵抗の充填金属層であってもよい。本発明の実施形態によれば、金属ゲート電極１０２ａに使用される金属は、金属ゲート電極１０２ｂに使用される金属とは異なるエッチング特性を有する。
【００５７】
図６Ｄに移るに、その中に絶縁体キャップ層を製造し得るトレンチ６００を形成するよう、二重金属ゲート電極層１０２ａ及び１０２ｂがエッチングされてリセス化される。本発明の一実施形態によれば、このエッチングプロセスは、金属層１０２ｂよりも金属層１０２ａの部分を、より多く除去する。これにより、図６Ｄに示すように、金属ゲート電極１０２の段差形状又は弾丸形状が生み出される。全体としての金属ゲート電極１０２の中央部は、比較的に、全体としての金属ゲート電極１０２の外縁部より厚い。換言すれば、金属ゲート電極１０２の中央部は、比較的に、金属ゲート電極１０２の側面部より大きい高さを有する。金属ゲート電極１０２のこの段差形状は、図６Ｆにて後述する利点を提供する。
【００５８】
一実施形態において、金属ゲート電極層１０２ｂより速いレートで金属ゲート電極層１０２ａをエッチングする単一のエッチングプロセスが用いられる。換言すれば、エッチケミストリは金属ゲート電極１０２に対して、より一層と選択的である。他の一実施形態において、金属層１０２ａ用の１つと金属層１０２ｂ用のもう１つとの２つのエッチングプロセスが用いられ得る。２つのエッチングプロセスが用いられる場合、金属層１０２ｂに対して、金属層１０２ａの一層大きい部分が除去されなければならない。故に、一実施形態において、２つのエッチングプロセスのうちの第１のものは金属層１０２ｂに対して選択的であるようにすることができ、２つのエッチングプロセスのうちの第２のものは金属層１０２ａに対して選択的であるようにすることができる。使用されるエッチングプロセスは、ウェットエッチ、ドライエッチ、又は双方の組み合わせとし得る。当業者に認識されるように、金属層１０２ａ及び１０２ｂに使用されるほぼ任意の金属対に関し、それら２つの金属間で差を生じさせるウェット又はドライの化学エッチングを見出すことが可能である。
【００５９】
図６Ｅに示すように、絶縁体材料堆積プロセスによりトレンチ６００が充填されるとともに、研磨プロセスを用いて、絶縁体材料層が下方に研磨され、トレンチ６００の外側の絶縁体材料が実質的に除去される。これにより、トレンチ６００内に実質的に収容された絶縁体キャップ層６０２が生み出される。絶縁体キャップ層６０２は、金属ゲート電極１０２の段差形状に起因して、その外縁で比較的厚く、その中央部で比較的薄い。絶縁体キャップ層６０２は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００６０】
図６Ｆは、ミスアライメントされたトレンチコンタクト２００を示している。図示のように、トレンチコンタクト２００は金属ゲート電極１０２の頂部の上に位置しているが、絶縁体キャップ層６０２が、ミスアライメントされたトレンチコンタクト２００から金属ゲート電極１０２を電気的に絶縁することによって、金属ゲート電極１０２を保護し、ＣＴＧ短絡が形成されるのを防止する。金属ゲート電極１０２の段差形状は、少なくとも２つの利点を提供する。第１に、段差形状は、絶縁体キャップ層６０２の厚い部分を金属ゲート電極１０２とトレンチコンタクト２００との間に位置させ、それにより強い電気絶縁を提供する。第２に、段差形状は、金属ゲート電極１０２の中央部が厚いままであることを可能にし、それにより、その金属含有量を増大させることで金属ゲート電極１０２の電気抵抗を低下させる。本発明の様々な実施形態において、段差形状は、ミスアライメントされたトレンチコンタクト２００からの電気絶縁を維持しながら金属ゲート電極１０２の中央部の体積又は幅を最大化しようとすることによって最適化され得る。一部の実施形態において、これは、金属ゲート電極１０２ｂのサイズ及び厚さを増加させることによって行われ得る。更なる実施形態において、これは、３つ以上の金属ゲート電極層を用いて段差形状を更に精密に仕立てることによって行われ得る。
【００６１】
本発明の他の一実施形態に従って、図７Ａ−７Ｃは、図５Ｆの幅広絶縁体キャップ層５０４を図６Ｄ−６Ｆの段差形状の金属ゲート電極１０２と組み合わせるＭＯＳトランジスタの製造法を例示している。図５Ｃに示した構造から開始し、図７Ａに示すように、二重金属ゲート電極層が堆積される。一方の層はコンフォーマル金属ゲート電極層１０２ａであり、他方の層はコンフォーマルであってもなくてもよい第２の金属層１０２ｂである。イニシャル金属ゲート電極層１０２ａは典型的に仕事関数金属層であり、第２の金属ゲート電極層１０２ｂは、第２の仕事関数金属層であってもよいし、あるいは充填金属層であってもよい。本発明の実施形態によれば、金属ゲート電極１０２ａに使用される金属は、金属ゲート電極１０２ｂに使用される金属とは異なるエッチング特性を有する。
【００６２】
図７Ｂに移るに、二重金属ゲート電極層１０２ａ及び１０２ｂとゲート誘電体層１０４とがエッチングされ、リセス化される。このエッチングプロセスは、金属ゲート電極１０２ｂに対して選択的である。これにより、図７Ｂに示すように、金属ゲート電極層１０２の段差形状が生み出される。全体としての金属ゲート電極１０２の中央部は、比較的に、全体としての金属ゲート電極１０２の外縁部より厚い。
【００６３】
そして、絶縁体材料が堆積され且つ平坦化されて、各金属ゲート電極１０２上に絶縁体キャップ層７００が形成される。これは図７Ｃに示されている。ミスアライメントされたトレンチコンタクト２００も示されている。金属ゲート電極１０２の段差形状は、絶縁体キャップ層７００の厚い部分が金属ゲート電極１０２をトレンチコンタクト２００から電気的に絶縁することを可能にする。段差形状はまた、金属ゲート電極１０２の中央部が厚いままであることを可能にし、それにより電気抵抗を低減させる。この実施形態において、絶縁体キャップ層７００は、リセス化されたスペーサ１０８の上まで延在しており、それにより、トレンチコンタクト２００のエッチングプロセス中にスペーサを保護するとともに、トレンチコンタクト２００と金属ゲート電極１０２との間の寄生容量を低減するように最適化された材料をスペーサ１０８に使用することを可能にする。
【００６４】
図８Ａ−８Ｆは、ＣＴＧ短絡を抑制し且つ寄生容量問題を改善するためにコンタクト側壁スペーサが使用される本発明の他の一実施形態を示している。図８Ａは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通するようにエッチング形成されたコンタクトトレンチ開口８００を示している。上述のように、コンタクトトレンチ開口８００を形成することには、フォトリソグラフィパターニング及びエッチングプロセスが使用される。
【００６５】
図８Ａには、コンタクトトレンチ開口８００の底に形成されたシリサイド層８０２も示されている。シリサイド層８０２を製造するため、例えばスパッタリング堆積プロセス又はＡＬＤプロセスなどの従来からの金属堆積プロセスを用いて、少なくともコンタクトトレンチ開口８００の底に沿って、コンフォーマル金属層が形成される。この金属はしばしば、コンタクトトレンチ開口８００の側壁にも堆積することになる。この金属は、ニッケル、コバルト、タンタル、チタン、タングステン、白金、パラジウム、アルミニウム、イットリウム、エルビウム、イッテルビウム、又はシリサイドに良好な候補であるその他の金属、のうちの１つ以上を含み得る。そして、アニールプロセスを実行することで、該金属を拡散領域１０６と反応させてシリサイド層８０２を形成し得る。未反応の金属は、既知のプロセスを用いて選択的に除去され得る。シリサイド層８０２は、後に形成されるトレンチコンタクト２００と拡散領域１０６との間の電気抵抗を低減させる。
【００６６】
図８Ｂは、本発明の一実施形態に従った、コンタクトトレンチ開口８００の側壁に沿って形成された一対のコンタクト側壁スペーサ８０４を示している。コンタクト側壁スペーサ８０４は、ゲートスペーサ１０８の製造法と同様の堆積・エッチングプロセスを用いて形成され得る。例えば、絶縁材料のコンフォーマル層がコンタクトトレンチ開口８００内に堆積されて、コンタクトトレンチ開口８００の側壁及び底面に沿って堆積された絶縁材料がもたらされ得る。この絶縁材料は、酸化シリコン、窒化シリコン、酸窒化シリコン（ＳｉＯＮ）、炭素ドープ酸窒化シリコン（ＳｉＯＮＣ）、その他の酸化物、その他の窒化物、又はｌｏｗ−ｋ誘電体材料とし得る。次に、異方性エッチングプロセスを用いて、コンタクトトレンチ開口８００の底部から、及びＩＬＤ層１１０ｂの表面などのその他の領域から絶縁材料が除去される。これにより、図８Ｂに示されるコンタクト側壁スペーサ８０４が生み出される。
【００６７】
当業者に認識されるように、ゲートコンタクトを形成するために、別個のパターニングプロセスを用いて、下方に金属ゲート電極１０２までビアが形成され得る。この別個のパターニングプロセスは典型的に、犠牲感光性レジスト層でウェハをコーティングし、ゲートコンタクトをエッチング形成し、そして、ウェット若しくはドライの洗浄プロセス又はそれらの組み合わせを用いてフォトレジストを除去することを含む。この別個のパターニングプロセスは一般的に、コンタクトトレンチ開口８００が形成された後に実行される。これは、最初のレジストコーティング及びその後のウェット又はドライの洗浄ケミストリがコンタクトトレンチ開口８００に入ってシリサイド層８０２を劣化させ得ることを意味する。故に、本発明の一実施形態によれば、ゲートコンタクトのパターニングプロセスの前に、スペーサ８０４を形成するために使用される絶縁材料のコンフォーマル層が堆積される。このコンフォーマル層は、ゲートコンタクトがパターニングされる後まで、適所に残存してシリサイド層８０２を保護する。その後、このコンフォーマル層をエッチングしてスペーサ８０４を形成するために、上述の異方性エッチングが実行され得る。
【００６８】
なお、シリサイド層８０２は、コンタクトトレンチ開口８００がその最大幅にある時であるコンタクト側壁スペーサ８０４の製造に先立つ時に形成される。コンタクト側壁スペーサ８０４を形成する前にシリサイド層８０２を形成することにより、比較的幅広のシリサイド層８０２を形成することができ、例えば、より低い固有コンタクト抵抗などの、より良好な電気抵抗特性がもたらされ得る。コンタクト側壁スペーサ８０４が最初に形成される場合、シリサイド製造プロセスに露出される拡散領域１０６の部分が少なくなり、比較的短いシリサイド層が生み出されることになる。
【００６９】
その後、図８Ｃに示すように、コンタクトトレンチ開口８００を充填してトレンチコンタクト２００を形成するよう、金属堆積プロセスが実行される。上述のように、この金属堆積プロセスは、例えば電解めっき、無電解めっき、化学気相成長、物理気相成長、スパッタリング、又は原子層成長などの如何なる金属堆積プロセスであってもよい。使用される金属は、例えばタングステン又は銅など、好適なコンタクト特性を提供する如何なる金属であってもよい。しばしば、この金属に先立って、例えばタンタル・ライナ又は窒化タンタル・ライナなどの金属ライナが堆積される。ＣＭＰプロセスを用いて、余分な金属が除去されてトレンチコンタクト２００の製造が完了される。
【００７０】
コンタクト側壁スペーサ８０４は、ゲート電極１０２とトレンチコンタクト２００との間に追加の保護層を提供する。最終的なトレンチコンタクト２００は、比較的に、従来プロセスを用いて形成されるトレンチコンタクト２００より狭い幅を有し、それによりＣＴＧ短絡の可能性が低減される。ゲート電極１０２とトレンチコンタクト２００との間のこの追加の絶縁層は寄生容量を低減させる。
【００７１】
図８Ｄ−８Ｆは、コンタクトがミスアライメントされたときのコンタクト側壁スペーサ８０４の製造を例示している。図８Ｄは、下方に拡散領域１０６までＩＬＤ層１１０ａ及び１１０ｂを貫通するようにエッチング形成された、ミスアライメントされたコンタクトトレンチ開口８００を示している。本発明の一実施形態によれば、このエッチングプロセス中に金属ゲート電極１０２が露出されないよう、絶縁キャップ層３００が金属ゲート電極１０２を保護する。図８Ｄには、コンタクトトレンチ開口８００の底に形成されたシリサイド層８０２も示されている。シリサイド層８０２の製造プロセスについては上述した。
【００７２】
図８Ｅは、本発明の一実施形態に従った、コンタクトトレンチ開口８００の側壁に沿って形成された一対のコンタクト側壁スペーサ８０４を示している。コンタクト側壁スペーサ８０４は、上述のように、絶縁材料のコンフォーマル層の堆積及びエッチングによって形成され得る。
【００７３】
その後、図８Ｆに示すように、コンタクトトレンチ開口８００を充填してトレンチコンタクト２００を形成するよう、金属堆積プロセスが実行される。ここでもやはり、コンタクト側壁スペーサ８０４は、ゲート電極１０２とトレンチコンタクト２００との間に追加の保護層を提供する。コンタクト側壁スペーサ８０４は、最終的なトレンチコンタクト２００と金属ゲート電極１０２との間を更に大きく離隔させ、それによりＣＴＧ短絡の可能性を低減させる。ゲート電極１０２とトレンチコンタクト２００との間のこの追加の絶縁層は寄生容量を低減させる。
【００７４】
図９Ａ−９Ｄは、本発明の一実施形態に従った絶縁キャップ層を形成する他の一プロセスを例示している。図９Ａは、金属ゲート電極１０２とゲート誘電体層１０４とを有する２つのＭＯＳトランジスタを示している。ゲート電極層１０２は、例えば仕事関数金属層及び充填金属層などの２つ以上の層（図示せず）を含んでいてもよい。図示したゲート誘電体層１０４は、置換金属ゲートプロセスに対応したものであるが、以下のプロセスはゲートファースト法を用いて形成されるトランジスタとともに使用されてもよい。
【００７５】
図９Ａに示すように、金属ゲート電極１０２上に金属キャップ９００が形成される。本発明の実施形態によれば、金属キャップ９００は選択的堆積プロセスを用いて形成される。選択的堆積プロセスは、以下に限られないが、無電解めっき及び化学気相成長を含む。選択的に堆積され得る金属は、以下に限られないが、コバルト、ニッケル、白金、銅、ポリシリコン、タングステン、パラジウム、銀、金、及びその他の貴金属を含む。当業者に認識されるように、無電解プロセス又はＣＶＤプロセスが使用されるかどうかの選択は、金属ゲート電極１０２の組成と、金属キャップ９００に使用される具体的な材料とに依存することになる。一例において、金属ゲート電極１０２の頂部が銅金属からなる場合、その銅上にコバルト金属を無電解堆積することができる。他の一例において、金属ゲート電極１０２に使用されるほぼ任意の金属の上に、ＣＶＤにより、タングステン又はポリシリコンを堆積することができる。他の一例において、金属ゲート電極１０２の頂部が貴金属からなる場合、殆どの金属は、無電解プロセスを用いて、その貴金属上に堆積され得る。当業者に認識されるように、一般的に、無電解プロセスは、基板の金属と、堆積される金属との双方に貴金属を必要とする。故に、例えばコバルト、ニッケル、銅、白金、パラジウム、金、及び銀などの金属の組み合わせが可能である。
【００７６】
図９Ｂに移るに、ＩＬＤ層１１０ａ及び金属キャップ９００の上にＩＬＤ層９０２がブランケット堆積される。そして、ＣＭＰプロセスを用いて、ＩＬＤ層９０２及び金属キャップ９００の双方が平坦化され、それらの頂面が実質的に平坦にされる。これは、ＩＬＤ堆積の後に金属キャップ９００の頂面を露出させるために行われる。
【００７７】
次に、図９Ｃに示すように、エッチングプロセスを用いて、ＩＬＤ層９０２内から金属キャップ９００が除去される。一実施形態において、金属キャップ９００を除去するためにウェットエッチケミストリが適用され得る。本発明の実施形態によれば、使用されるエッチケミストリは、ＩＬＤ層９０２及び金属ゲート電極１０２の双方に対して選択的でなければならない。これは、ＩＬＤ層９０２及び金属ゲート電極１０２への影響を最小にしながら金属キャップ９００を除去することを可能にする。金属キャップ９００の除去により、ＩＬＤ層９０２内に空隙９０４が生成される。
【００７８】
図９Ｄに移るに、空隙９０４を充填するよう、例えば窒化シリコン層などの絶縁層が堆積され且つパターニングされ、それによりセルフアライン絶縁キャップ層９０６が形成される。この絶縁層は一般的に、空隙９０４を充填し且つＩＬＤ層９０２を覆うブランケット層として堆積される。そして、平坦化プロセスを用いて、空隙９０４の外側の余分な材料が除去される。これにより絶縁材料が空隙９０４に閉じ込められて、絶縁キャップ層９０６が形成される。絶縁体キャップ層９０６は、以下に限られないが、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。制約は、絶縁体キャップ層９０６に使用される材料がＩＬＤ層９０２に使用される材料と似ていないことのみである。
【００７９】
図１０Ａ−１０Ｇは、本発明の一実施形態に従った、トレンチコンタクト２００上のセルフアライン金属スタッドと、該金属スタッドを金属ゲート電極１０２から更に絶縁する一対の絶縁スペーサとを形成するプロセスを示している。図１０Ａは、金属ゲート電極１０２とゲート誘電体層１０４とを有する２つのＭＯＳトランジスタを示している。２つのＭＯＳトランジスタの間にトレンチコンタクト２００が形成される。
【００８０】
図１０Ａに示すように、トレンチコンタクト２００上に金属キャップ９００が形成される。本発明の実施形態によれば、金属キャップ９００は選択的堆積プロセスを用いて形成される。上述のように、選択的堆積プロセスは、以下に限られないが、無電解めっき及び化学気相成長を含む。金属ゲート電極１０２とともに使用することに関して上述したのと同じ金属及びプロセスが、ここでは、トレンチコンタクト２００とともに使用され得る。金属キャップ９００に使用される選択的堆積プロセス及び金属は、トレンチコンタクト２００に使用される金属に依存する。
【００８１】
本発明の実施形態によれば、トレンチコンタクト２００上のみに金属を堆積し、金属ゲート電極１０２上には金属を堆積しない選択的堆積プロセスが選択される。これは、トレンチコンタクト２００と金属ゲート電極１０２とに相異なる種類の金属を使用することによって達成され得る。例えば、金属ゲート電極１０２にアルミニウムが使用され、且つトレンチコンタクト２００に貴金属が使用される場合、トレンチコンタクト２００の貴金属上にのみ金属キャップ９００を堆積する選択的堆積プロセスが用いられ得る。上述と同じ組み合わせの貴金属がここでも同様に機能し得る。本発明の一部の実施形態において、例えばアルミニウム、タングステン、モリブデン、チタン、タンタル、窒化チタン、又はポリシリコンなどの活性金属が金属ゲート電極１０２に使用されるとき、例えばコバルト、ニッケル、銅、白金、金、及び銀などの貴金属がトレンチコンタクト２００に使用され得る。
【００８２】
図１０Ｂに移るに、ＩＬＤ層１１０ａ及び金属キャップ９００の上にＩＬＤ層９０２がブランケット堆積される。そして、ＣＭＰプロセスを用いて、ＩＬＤ層９０２及び金属キャップ９００の双方が平坦化され、それらの頂面が実質的に平坦にされる。これは、ＩＬＤ堆積の後に金属キャップ９００の頂面を露出させるために行われる。
【００８３】
次に、図１０Ｃに示すように、エッチングプロセスを用いて、ＩＬＤ層９０２内から金属キャップ９００だけが除去される。使用されるエッチケミストリは、ＩＬＤ層９０２及びトレンチコンタクト２００の双方に対して選択的でなければならない。これは、ＩＬＤ層９０２及びトレンチコンタクト２００への影響を最小にしながら金属キャップ９００を除去することを可能にする。金属キャップ９００の除去により、ＩＬＤ層９０２内に空隙９０４が生成される。
【００８４】
図１０Ｄに移るに、ＩＬＤ層９０２上及び空隙９０４内に絶縁層９０６がブランケット堆積され得る。絶縁層９０６は、以下に限られないが、ＩＬＤ層９０２に使用される材料と同一あるいは同様の材料を含めて、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、その他の窒化物材料、その他の炭化物材料、酸化アルミニウム、その他の酸化物材料、その他の金属酸化物、及びｌｏｗ−ｋ誘電体材料を含む材料で形成され得る。
【００８５】
次に、例えば異方性エッチングプロセスなどのエッチングプロセスを適用して、絶縁層９０６を下方にエッチングしてスペーサ１０００を形成する。これは図１０Ｅに示されている。このエッチングプロセスはまた、２つのスペーサ１０００の間にトレンチ１００２を作り出す。
【００８６】
図１０Ｆに移るに、金属堆積プロセスを用いて、スペーサ１０００の間且つトレンチコンタクト２００の上のトレンチ１００２内に、セルフアライン金属スタッド１００４が堆積される。一部の実施形態において、この金属堆積プロセスは別の選択的堆積プロセスとし得るが、他の実施形態において、この金属堆積プロセスは選択的プロセスである必要はない。最後に、図１０Ｇに示すように、ＩＬＤ層１００６を形成するよう、絶縁層が堆積され且つ平坦化され得る。金属スタッド１００４の頂部も、ＩＬＤ層１００６と平坦になるように平坦化される。本発明の実施形態によれば、セルフアライン金属スタッド１００４は、スペーサ１０００によって、ゲートに短絡することが防止される。
【００８７】
斯くして、ゲートにセルフアラインされるエッチング停止構造を形成し、コンタクトエッチングがゲート電極を露出させてゲートとコンタクトとの間の短絡を生じさせることを防止する、本発明の実施形態をここに説明した。コンタクトパターンがゲート電極と重なる場合であっても、コンタクト−ゲート短絡が防止される。本発明の実施形態はまた、例えば、トレンチコンタクトとゲート電極との間の寄生容量、コンタクトからゲートへの誘電体破壊若しくは短絡、及びゲートコンタクトパターニング中のコンタクトシリサイドの劣化などの問題を解決する。
【００８８】
従って、絶縁体キャップ層の使用は、ロバストな製造可能プロセスを提供するセルフアラインコンタクトを実現する。本発明は、パターニング限界に対して一層ロバストな、より幅広なコンタクトを最初にパターニングすることを可能にする。より幅広なコンタクトはまた、シリサイド介在コンタクトのプロセスフローに望ましいものである。これは、コンタクト−ゲート短絡における主な歩留まり制限要因を排除するのみでなく、コンタクトパターニングの主な制約を軽減し、より大きな多様性を可能にする。リソグラフィの観点から見て、絶縁体キャップ層の使用は、レジストレーションウィンドウを拡大し、より大きな限界寸法の可変性を許容する。エッチングの観点から見て、絶縁体キャップ層の使用は、ＭＯＳトランジスタの製造プロセスを、異なる形状、異なる限界寸法、及びトレンチコンタクト形成中のＩＬＤのオーバーエッチングに対して、より耐性のあるものにする。
【００８９】
本発明の例示の実施形態の以上の説明は、要約書に記載されたものを含めて、網羅的であることを意図したものではなく、また、開示した形態そのものに本発明を限定することを意図したものでもない。ここでは例示目的で本発明の具体的な実施形態及び例を説明したが、当業者に認識されるように、本発明の範囲内で様々な均等な変更が可能である。
【００９０】
それらの変更は、以上の詳細な説明を踏まえてこそ、本発明に為され得るものである。以下の請求項にて使用される用語は、本明細書及び特許請求の範囲に開示した具体的な実施形態に本発明を限定するものとして解釈されるべきでない。むしろ、発明の範囲は、もっぱら、確立されたクレーム解釈の原則に従って解釈される以下の請求項によって決定されるべきである。
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上且つ前記一対のスペーサ間のゲート電極層と、
前記ゲート電極層上且つ前記一対のスペーサ間の絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項２】
前記ゲート誘電体層、前記ゲート電極層及び前記絶縁キャップ層の結合体の高さは、前記一対のスペーサの高さを超えない、請求項１に記載のトランジスタ。
【請求項３】
前記ゲート誘電体層は、前記基板の表面及び前記一対のスペーサの側壁に沿って形成されている、請求項１に記載のトランジスタ。
【請求項４】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項１に記載のトランジスタ。
【請求項５】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項１に記載のトランジスタ。
【請求項６】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項１に記載のトランジスタ。
【請求項７】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項１に記載のトランジスタ。
【請求項８】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層をリセス化する工程と、
前記一対のスペーサの内側で、前記リセス化されたゲート電極層上に絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項９】
前記絶縁キャップ層を形成する工程は、
前記リセス化されたゲート電極層の上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項８に記載の方法。
【請求項１０】
前記拡散領域が形成された後に、前記ゲート電極層及び前記ゲート誘電体層を除去し、それにより前記一対のスペーサ間にトレンチを形成する工程と、
前記スペーサ間の前記トレンチの側壁及び底面に沿ってコンフォーマルｌｏｗ−ｋゲート誘電体層を堆積する工程と、
前記ｌｏｗ−ｋゲート誘電体層上に金属ゲート電極層を堆積し、その後、該金属ゲート電極層をリセス化する工程と、
を更に有する請求項８に記載の方法。
【請求項１１】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項８に記載の方法。
【請求項１２】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項８に記載の方法。
【請求項１３】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項８に記載の方法。
【請求項１４】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項８に記載の方法。
【請求項１５】
基板上にゲートスタックを形成する工程であり、前記ゲートスタックは、ゲート誘電体層と、前記ゲート誘電体層上のゲート電極層と、前記ゲート電極層上の絶縁キャップ層とを有する、工程と、
前記ゲートスタックの両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
を有するトランジスタを製造する方法。
【請求項１６】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項１５に記載の方法。
【請求項１７】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項１５に記載の方法。
【請求項１８】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項１５に記載の方法。
【請求項１９】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項１５に記載の方法。
【請求項２０】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上且つ前記一対のスペーサ間のゲート電極層と、
前記ゲート電極層上に位置し、前記一対のスペーサの頂面上まで横方向に延在した、絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項２１】
前記ゲート誘電体層は、前記基板の表面及び前記一対のスペーサの側壁に沿って形成されている、請求項２０に記載のトランジスタ。
【請求項２２】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項２０に記載のトランジスタ。
【請求項２３】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２４】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項２０に記載のトランジスタ。
【請求項２５】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２６】
前記一対のスペーサは、酸窒化シリコン、炭素ドープされた酸窒化シリコン、又はｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２７】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層をリセス化する工程と、
前記一対のスペーサをリセス化する工程と、
前記リセス化されたゲート電極層上に、前記リセス化された一対のスペーサの頂面上まで横方向に延在した絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項２８】
前記スペーサがリセス化された後に、前記リセス化されたゲート電極層及び前記ゲート誘電体層を除去し、それにより前記リセス化された一対のスペーサ間にトレンチを形成する工程と、
前記リセス化された一対のスペーサ間の前記トレンチの側壁及び底面に沿ってコンフォーマルｌｏｗ−ｋゲート誘電体層を堆積する工程と、
前記ｌｏｗ−ｋゲート誘電体層上に金属ゲート電極層を堆積する工程と、
前記絶縁キャップ層が形成される前に、前記金属ゲート電極をリセス化する工程であり、リセス化された金属ゲート電極の高さを、前記リセス化された一対のスペーサの高さと同等にする工程と、
を更に有する請求項２７に記載の方法。
【請求項２９】
前記絶縁キャップ層を形成する工程は、
前記リセス化されたゲート電極層及び前記リセス化された一対のスペーサの上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項２７に記載の方法。
【請求項３０】
前記リセス化された一対のスペーサの高さは、前記リセス化されたゲート電極層の高さと実質的に同じである、請求項２７に記載の方法。
【請求項３１】
前記一対のスペーサは、酸窒化シリコン（ＳｉＯＮ）、炭素ドープされた酸窒化シリコン（ＳｉＯＣＮ）、又はｌｏｗ−ｋ誘電体材料を有する、請求項２７に記載の方法。
【請求項３２】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上の、段差形状を有するゲート電極層であり、当該ゲート電極層の中央部が、比較的に、当該ゲート電極層の縁部より大きい高さを有するゲート電極層と、
前記ゲート電極層上且つ前記一対のスペーサ間の絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項３３】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項３２に記載のトランジスタ。
【請求項３４】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項３２に記載のトランジスタ。
【請求項３５】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項３２に記載のトランジスタ。
【請求項３６】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項３２に記載のトランジスタ。
【請求項３７】
前記ゲート電極は２つの金属層を有し、第１の金属層は、前記比較的に大きい高さを有する前記ゲート電極の前記中央部を有し、第２の金属層は前記ゲート電極の前記縁部を有する、請求項３２に記載のトランジスタ。
【請求項３８】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層及び前記ゲート誘電体層を除去し、それにより前記一対のスペーサ間にトレンチを形成する工程と、
前記トレンチ内にコンフォーマルな第１の金属層を堆積する工程と、
前記第１の金属層上に第２の金属層を堆積する工程と、
前記第１及び第２の金属層をリセス化する工程であり、前記第１の金属層を前記第２の金属層より大きい度合いでリセス化する工程と、
前記リセス化された第１及び第２の金属層上に絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項３９】
前記第１及び第２の金属層をリセス化する工程は、
前記第２の金属層に対して選択性を有するエッチケミストリを前記第１及び第２の金属層に適用する工程
を有する、請求項３８に記載の方法。
【請求項４０】
前記第１及び第２の金属層をリセス化する工程は、
第１のエッチケミストリを適用して前記第１の金属層をリセス化する工程と、
第２のエッチケミストリを適用して前記第２の金属層をリセス化する工程と
を有し、
前記第１及び第２のエッチケミストリは、前記第１の金属層を前記第２の金属層より大きい度合いでリセス化する、
請求項３８に記載の方法。
【請求項４１】
前記第２のエッチケミストリはまた、前記第１の金属層もリセス化する、請求項４０に記載の方法。
【請求項４２】
前記絶縁キャップ層を形成する工程は、
前記リセス化された第１及び第２の金属層の上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項３８に記載の方法。
【請求項４３】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項３８に記載の方法。
【請求項４４】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項３８に記載の方法。
【請求項４５】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項３８に記載の方法。
【請求項４６】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項３８に記載の方法。
【請求項４７】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上の、段差形状を有するゲート電極層であり、当該ゲート電極層の中央部が、比較的に、当該ゲート電極層の縁部より大きい高さを有するゲート電極層と、
前記ゲート電極層上に位置し、前記一対のスペーサの頂面上まで横方向に延在した、絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項４８】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項４７に記載のトランジスタ。
【請求項４９】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項４７に記載のトランジスタ。
【請求項５０】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項４７に記載のトランジスタ。
【請求項５１】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項４７に記載のトランジスタ。
【請求項５２】
前記ゲート電極は２つの金属層を有し、第１の金属層は、前記比較的に大きい高さを有する前記ゲート電極の前記中央部を有し、第２の金属層は前記ゲート電極の前記縁部を有する、請求項４７に記載のトランジスタ。
【請求項１】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上且つ前記一対のスペーサ間のゲート電極層と、
前記ゲート電極層上且つ前記一対のスペーサ間の絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項２】
前記ゲート誘電体層、前記ゲート電極層及び前記絶縁キャップ層の結合体の高さは、前記一対のスペーサの高さを超えない、請求項１に記載のトランジスタ。
【請求項３】
前記ゲート誘電体層は、前記基板の表面及び前記一対のスペーサの側壁に沿って形成されている、請求項１に記載のトランジスタ。
【請求項４】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項１に記載のトランジスタ。
【請求項５】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項１に記載のトランジスタ。
【請求項６】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項１に記載のトランジスタ。
【請求項７】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項１に記載のトランジスタ。
【請求項８】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層をリセス化する工程と、
前記一対のスペーサの内側で、前記リセス化されたゲート電極層上に絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項９】
前記絶縁キャップ層を形成する工程は、
前記リセス化されたゲート電極層の上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項８に記載の方法。
【請求項１０】
前記拡散領域が形成された後に、前記ゲート電極層及び前記ゲート誘電体層を除去し、それにより前記一対のスペーサ間にトレンチを形成する工程と、
前記スペーサ間の前記トレンチの側壁及び底面に沿ってコンフォーマルｌｏｗ−ｋゲート誘電体層を堆積する工程と、
前記ｌｏｗ−ｋゲート誘電体層上に金属ゲート電極層を堆積し、その後、該金属ゲート電極層をリセス化する工程と、
を更に有する請求項８に記載の方法。
【請求項１１】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項８に記載の方法。
【請求項１２】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項８に記載の方法。
【請求項１３】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項８に記載の方法。
【請求項１４】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項８に記載の方法。
【請求項１５】
基板上にゲートスタックを形成する工程であり、前記ゲートスタックは、ゲート誘電体層と、前記ゲート誘電体層上のゲート電極層と、前記ゲート電極層上の絶縁キャップ層とを有する、工程と、
前記ゲートスタックの両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
を有するトランジスタを製造する方法。
【請求項１６】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項１５に記載の方法。
【請求項１７】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項１５に記載の方法。
【請求項１８】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項１５に記載の方法。
【請求項１９】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項１５に記載の方法。
【請求項２０】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上且つ前記一対のスペーサ間のゲート電極層と、
前記ゲート電極層上に位置し、前記一対のスペーサの頂面上まで横方向に延在した、絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項２１】
前記ゲート誘電体層は、前記基板の表面及び前記一対のスペーサの側壁に沿って形成されている、請求項２０に記載のトランジスタ。
【請求項２２】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項２０に記載のトランジスタ。
【請求項２３】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２４】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項２０に記載のトランジスタ。
【請求項２５】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２６】
前記一対のスペーサは、酸窒化シリコン、炭素ドープされた酸窒化シリコン、又はｌｏｗ−ｋ誘電体材料を有する、請求項２０に記載のトランジスタ。
【請求項２７】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層をリセス化する工程と、
前記一対のスペーサをリセス化する工程と、
前記リセス化されたゲート電極層上に、前記リセス化された一対のスペーサの頂面上まで横方向に延在した絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項２８】
前記スペーサがリセス化された後に、前記リセス化されたゲート電極層及び前記ゲート誘電体層を除去し、それにより前記リセス化された一対のスペーサ間にトレンチを形成する工程と、
前記リセス化された一対のスペーサ間の前記トレンチの側壁及び底面に沿ってコンフォーマルｌｏｗ−ｋゲート誘電体層を堆積する工程と、
前記ｌｏｗ−ｋゲート誘電体層上に金属ゲート電極層を堆積する工程と、
前記絶縁キャップ層が形成される前に、前記金属ゲート電極をリセス化する工程であり、リセス化された金属ゲート電極の高さを、前記リセス化された一対のスペーサの高さと同等にする工程と、
を更に有する請求項２７に記載の方法。
【請求項２９】
前記絶縁キャップ層を形成する工程は、
前記リセス化されたゲート電極層及び前記リセス化された一対のスペーサの上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項２７に記載の方法。
【請求項３０】
前記リセス化された一対のスペーサの高さは、前記リセス化されたゲート電極層の高さと実質的に同じである、請求項２７に記載の方法。
【請求項３１】
前記一対のスペーサは、酸窒化シリコン（ＳｉＯＮ）、炭素ドープされた酸窒化シリコン（ＳｉＯＣＮ）、又はｌｏｗ−ｋ誘電体材料を有する、請求項２７に記載の方法。
【請求項３２】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上の、段差形状を有するゲート電極層であり、当該ゲート電極層の中央部が、比較的に、当該ゲート電極層の縁部より大きい高さを有するゲート電極層と、
前記ゲート電極層上且つ前記一対のスペーサ間の絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項３３】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項３２に記載のトランジスタ。
【請求項３４】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項３２に記載のトランジスタ。
【請求項３５】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項３２に記載のトランジスタ。
【請求項３６】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項３２に記載のトランジスタ。
【請求項３７】
前記ゲート電極は２つの金属層を有し、第１の金属層は、前記比較的に大きい高さを有する前記ゲート電極の前記中央部を有し、第２の金属層は前記ゲート電極の前記縁部を有する、請求項３２に記載のトランジスタ。
【請求項３８】
基板上にゲート誘電体層を形成する工程と、
前記ゲート誘電体層上にゲート電極層を形成する工程と、
前記ゲート誘電体層及び前記ゲート電極層の両側面に一対のスペーサを形成する工程と、
前記一対のスペーサに隣接する一対の拡散領域を形成する工程と、
前記ゲート電極層及び前記ゲート誘電体層を除去し、それにより前記一対のスペーサ間にトレンチを形成する工程と、
前記トレンチ内にコンフォーマルな第１の金属層を堆積する工程と、
前記第１の金属層上に第２の金属層を堆積する工程と、
前記第１及び第２の金属層をリセス化する工程であり、前記第１の金属層を前記第２の金属層より大きい度合いでリセス化する工程と、
前記リセス化された第１及び第２の金属層上に絶縁キャップ層を形成する工程と、
を有するトランジスタを製造する方法。
【請求項３９】
前記第１及び第２の金属層をリセス化する工程は、
前記第２の金属層に対して選択性を有するエッチケミストリを前記第１及び第２の金属層に適用する工程
を有する、請求項３８に記載の方法。
【請求項４０】
前記第１及び第２の金属層をリセス化する工程は、
第１のエッチケミストリを適用して前記第１の金属層をリセス化する工程と、
第２のエッチケミストリを適用して前記第２の金属層をリセス化する工程と
を有し、
前記第１及び第２のエッチケミストリは、前記第１の金属層を前記第２の金属層より大きい度合いでリセス化する、
請求項３８に記載の方法。
【請求項４１】
前記第２のエッチケミストリはまた、前記第１の金属層もリセス化する、請求項４０に記載の方法。
【請求項４２】
前記絶縁キャップ層を形成する工程は、
前記リセス化された第１及び第２の金属層の上にブランケット絶縁材料層を堆積する工程と、
前記絶縁材料層を平坦化することで前記絶縁キャップ層を形成する工程と
を有する、請求項３８に記載の方法。
【請求項４３】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項３８に記載の方法。
【請求項４４】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項３８に記載の方法。
【請求項４５】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項３８に記載の方法。
【請求項４６】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項３８に記載の方法。
【請求項４７】
基板と、
前記基板上の一対のスペーサと、
前記基板上且つ前記一対のスペーサ間のゲート誘電体層と、
前記ゲート誘電体層上の、段差形状を有するゲート電極層であり、当該ゲート電極層の中央部が、比較的に、当該ゲート電極層の縁部より大きい高さを有するゲート電極層と、
前記ゲート電極層上に位置し、前記一対のスペーサの頂面上まで横方向に延在した、絶縁キャップ層と、
前記一対のスペーサに隣接する一対の拡散領域と、
を有するトランジスタ。
【請求項４８】
前記絶縁キャップ層は、窒化シリコン、酸化シリコン、炭化シリコン、炭素ドープされた窒化シリコン、酸窒化シリコン、又は酸化アルミニウムを有する、請求項４７に記載のトランジスタ。
【請求項４９】
前記絶縁キャップ層は、窒化物材料、炭化物材料、酸化物材料、金属酸化物材料、又はｌｏｗ−ｋ誘電体材料を有する、請求項４７に記載のトランジスタ。
【請求項５０】
前記絶縁キャップ層は、窒化ホウ素又は炭化ホウ素を有する、請求項４７に記載のトランジスタ。
【請求項５１】
前記絶縁キャップ層は、炭素、窒素及び水素のうちの１つ以上でドープされたｌｏｗ−ｋ誘電体材料を有する、請求項４７に記載のトランジスタ。
【請求項５２】
前記ゲート電極は２つの金属層を有し、第１の金属層は、前記比較的に大きい高さを有する前記ゲート電極の前記中央部を有し、第２の金属層は前記ゲート電極の前記縁部を有する、請求項４７に記載のトランジスタ。
【図１Ａ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図５Ｈ】
【図５Ｉ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【図１Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図５Ｇ】
【図５Ｈ】
【図５Ｉ】
【図６Ａ】
【図６Ｂ】
【図６Ｃ】
【図６Ｄ】
【図６Ｅ】
【図６Ｆ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１０Ｅ】
【図１０Ｆ】
【図１０Ｇ】
【公表番号】特表２０１３−５１６０８３（Ｐ２０１３−５１６０８３Ａ）
【公表日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−５４７０９５（Ｐ２０１２−５４７０９５）
【出願日】平成２２年１２月７日（２０１０．１２．７）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５９３０２
【国際公開番号】ＷＯ２０１１／０９０５７１
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
【公表日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２２年１２月７日（２０１０．１２．７）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０５９３０２
【国際公開番号】ＷＯ２０１１／０９０５７１
【国際公開日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（５９３０９６７１２）インテル コーポレイション (931)
【Ｆターム（参考）】
[ Back to top ]