【課題】 高アスペクト比のホールの内面に十分な被覆性でコンタクト膜バリア膜のような異種薄膜を真空中で作成できるようにする。
【解決手段】 コンタクト膜を作成するスパッタチャンバー２とコンタクト膜の上にバリア膜を作成するＣＶＤチャンバー３とがセパレーションチャンバー１を介して気密に接続されており、セパレーションチャンバー２には基板９を真空中で搬送する搬送機構１１と、内部に不活性ガスを導入する不活性ガス導入系１２と、セパレーションチャンバー１内の圧力がＣＶＤチャンバー３の圧力より高くＣＶＤチャンバー３の残留ガスが所定のレベル以下になったのを確認したのを確認した後にゲートバルブ３１を開ける制御部６とを備えている。 （もっと読む）

水素ラジカルでバイアホールにバリヤ層をコーティングする前に、低ｋ誘電体の水素プラズマ洗浄に特に有用なチャンバ不動態化法が遠隔プラズマ源（６０）から提供される。各ウエハについて、水素プラズマの点火前に遠隔プラズマ源を通過した水蒸気（８６）（又はプラズマ対向壁上により多く化学吸収された他のガス）でチャンバが不動態化される。遠隔プラズマ源のアルミナや石英部分のような壁（７８、７９）上に水蒸気が吸収され、水素プラズマの生成で壁を保護するのに充分な長さを耐える保護単層を形成する。それによって、特にアルミナのような誘電体の、プラズマ対向壁がエッチングから保護される （もっと読む）

【課題】自然酸化膜下に位置する半導体基板や金属膜がオーバエッチングされず、位置によって厚みの異なる自然酸化膜を良好に除去できる半導体装置の提供。
【解決手段】半導体基板１の主表面に、第１導電型の第１不純物を導入して第１不純物領域３、４を形成する工程と、第２導電型の第２不純物を導入して第２不純物領域３３、３４を形成する工程と、第１不純物領域１上に第１ニッケルシリサイド膜２１、２２を形成すると共に、第２不純物領域３３、３４上に第２ニッケルシリサイド膜４１、４２を形成する工程と、ＮＨ３ガスと水素元素を含むガスとが混合された混合ガスを用いて、第１、第２ニッケルシリサイド膜２１、２２上に形成された酸化膜を除去する工程と、酸化膜を除去した状態で、第１ニッケルシリサイド膜２１、２２上に第１導電膜６ａ、７ａ、を形成すると共に、第２ニッケルシリサイド膜上に第２導電膜３６ａ、３７ａを形成する工程とを備える。 （もっと読む）

【課題】ＭＩＭキャパシタ構造の絶縁膜の静電破壊の原因となる上部電極膜への電荷蓄積を抑制できるキャパシタ構造の製造方法を提供する。
【解決手段】キャパシタ構造の製造方法は、基板１０上に下部電極膜７１を形成する工程と、下部電極膜７１上に絶縁膜７２を形成する工程と、アースされた導電性部材であるクランプリング８１を絶縁膜７２の外周近傍の所定領域に接触させる工程と、スパッタ法によって絶縁膜７２上、及び、絶縁膜７２上とクランプリング８１とを繋ぐ領域に上部電極膜７３を形成する工程と、絶縁膜７２からクランプリング８１を引き離す工程と有する。このようにして、上部電極膜７３を形成する際に、上部電極膜７３に電子が到達し難くしているので、上部電極膜７３に蓄積された電荷を原因とする絶縁膜７２の静電破壊の発生率を低下させることができる。 （もっと読む）

【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第１の金属膜を形成する。次に、基板に対して熱処理を行なって第１の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択ＣＶＤ法によりシリサイド膜上のみに第２の金属膜を形成する。次に、第２の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第２の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第２の金属膜表面に形成された変質層を除去する。 （もっと読む）

【課題】自然酸化膜を除去する際に他の絶縁膜を大幅に後退させない自然酸化膜の除去方法と、これを用いた半導体装置の製造方法を提供する。
【解決手段】半導体基板（１０ａ）の表面にゲート絶縁膜２０ａを介してゲート電極２１ａを形成し、ゲート電極２１ａの両側部において半導体基板にリセスＡを形成し、さらにリセスの内壁面に形成された自然酸化膜２７をエッチング処理で除去し、自然酸化膜が除去されたリセスに導電体を埋め込んで、ゲート電極の両側部に一対のソース・ドレイン領域を形成する。ここで、自然酸化膜２７を除去する上記のエッチング処理において、第１処理として自然酸化膜２７の表面をアンモニア及びフッ化水素を含むエッチングガスで処理し、第２処理として、第１処理で形成された生成物（錯体の層２７ｃ）を分解及び蒸発させる。 （もっと読む）

【課題】Ｗを材質とするコンタクトプラグあるいはビアプラグを有する半導体装置およびその製造方法であって、コンタクトプラグあるいはビアプラグ内のバリアメタル膜を薄く形成する場合であっても、バリアメタル膜の下層に影響を与えにくい半導体装置およびその製造方法を実現する。
【解決手段】コンタクトホールまたはビアホール内に、ＴｉＮ膜等のバリアメタル膜を形成する。その後、ＷＦ₆ガスをＢ₂Ｈ₆ガスにより還元させるＣＶＤ法により、Ｗ核付け膜をバリアメタル膜上に形成する。そして、ＣＶＤ法によりＷ核付け膜上にコンタクトプラグまたはビアプラグとしてＷプラグを形成する。 （もっと読む）

【課題】銅でないメッキ可能層の上への銅の直接電気メッキのためのプロセスを提供する。
【解決手段】半導体構造物中に相互配線を形成するためのプロセスであって、基板の上に誘電体層を形成する工程と、誘電体層の上に第一の障壁層を形成する工程と、第一の障壁層の上に第二の障壁層を形成する工程であって、第二の障壁層は、ルテニウム、白金、パラジウム、ロジウムおよびイリジウムからなる群から選ばれ、第二の障壁層の形成は、第二の障壁層中の酸素のバルク濃度が２０原子パーセントまたはそれ未満となるように操作される工程と、第二の障壁層の上に導電層を形成する工程と、を含むプロセス。本プロセスは、さらに、第二の障壁を処理して第二の障壁層の表面の酸化物の量を減少させる工程を含むことができる。 （もっと読む）

【課題】浅い接合領域上に、低抵抗で均一なニッケルモノシリサイド層を形成する。
【解決手段】絶縁膜およびシリコン領域が形成されたシリコン基板上に金属ニッケル膜を、前記絶縁膜およびシリコン領域を覆うように形成し、前記シリコン基板を熱処理し、前記シリコン領域表面および前記金属ニッケル膜の表面に、組成が主としてＮｉ₂Ｓｉで表される第１のニッケルシリサイド層を形成し、前記第１のニッケルシリサイド層形成工程の後、前記金属ニッケル膜をウェットエッチング処理により除去し、前記第１のニッケルシリサイド層を、シランガス中における熱処理により、ニッケルモノシリサイド（ＮｉＳｉ）を主とする第２のニッケルシリサイド層に変換する。 （もっと読む）

【課題】シリサイド層を有するトランジスタにおいて、オン電流の高いトランジスタを得ることを課題とする。さらに、加熱処理等の工程を増やさずにオン電流の高いトランジスタを得ることを課題とする。
【解決手段】チャネル形成領域、不純物領域及びシリサイド層を有するシリコン膜と、ゲート絶縁膜と、ゲート電極と、不純物領域にシリサイド層を介して電気的に接続する配線とを有し、シリサイド層断面は、チャネル形成領域側の端点から膜厚が増加している第１領域と、第１領域と比べて膜厚が一定である第２領域とを有する半導体装置において、第１領域と第２領域は、シリサイド層断面の端点を通り、水平線とθ（０°＜θ＜４５°）の角度をなす直線がシリサイド層と不純物領域の界面と交わる点を通り、且つ水平線に対し垂直な線で分けられ、シリコン膜の膜厚に対する第２領域の膜厚比は０．６以上である。 （もっと読む）

【課題】イオン注入マスク膜として用いられるフォトレジスト膜パターンを残留物なしに除去し、自然酸化膜除去のための洗浄工程で発生するウォーターマークを防止する半導体素子のデュアルゲート形成方法を提供する。
【解決手段】半導体基板３００の第１領域１００及び第２領域２００上にそれぞれｐ型及びｎ型にドーピングされた第１及び第２ポリシリコン膜１１０，２１０を形成する段階と、前記第１及び第２ポリシリコン膜１１０，２１０の表面上に第１湿式洗浄、第２湿式洗浄及び乾式洗浄を順次行う段階と、を含んで半導体素子のデュアルゲート形成方法を構成する。 （もっと読む）

【課題】ＣＭＯＳトランジスタを備える半導体装置において、ゲート絶縁膜と接する部分が金属シリサイド膜からなるゲートの仕事関数のマッチングと、ゲート電極低抵抗化との両立を実現する。
【解決手段】半導体装置は、基板１００上にゲート絶縁膜１０２を介して形成されたゲート電極と、基板１００におけるゲート電極１２３の両側に形成されたソース領域及びドレイン領域１０６とをそれぞれ有する複数のＭＯＳトランジスタを備え、複数のＭＯＳトランジスタは、ゲート電極としてＰＭＯＳゲート電極１２３を有するＰＭＯＳトランジスタを含み、ＰＭＯＳゲート電極１２３は、ゲート絶縁膜１０２と接する第１の部分１２３ａと、第１の部分１２３ａの上に位置し且つ第１の部分１２３ａよりもゲート長方向の幅が大きい第２の部分１２３ｂとを有する。 （もっと読む）

【課題】金属シリサイド膜を有する半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上にゲートスタック１１０が配置され、基板１００の上部及びゲートスタック１１０の側壁にゲートスペーサ膜１２０が配置され、ゲートスタック１２０の間に絶縁膜１３０が配置される構造体を形成する。絶縁膜１３０を取り除いてゲートスペーサ膜１２０を露出させる。ゲートスペーサ膜１２０上に犠牲絶縁膜を形成する。ゲートスタック１２０側壁のゲートスペーサ膜１２０上の犠牲絶縁膜は残り、基板１００上部のゲートスペーサ膜１２０上の犠牲絶縁膜は取り除かれるように犠牲絶縁膜の一部を取り除く。基板１００上のゲートスペーサ膜１２０を取り除き、ゲートスタック１２０の間の基板１００を露出させる。ゲートスタック１２０の間の基板１００の露出面上に金属シリサイド膜を形成する。 （もっと読む）

【課題】シリサイドプロセス前にイオン注入を行う半導体装置およびその製造方法であって、より確実にＭＩＳＦＥＴにおけるリーク電流の抑制が図れるものを実現する。
【解決手段】マスク層ＲＭによりＰチャネル型ＭＩＳＦＥＴを覆いつつ、Ｎチャネル型ＭＩＳＦＥＴのＮ型ソース領域およびＮ型ドレイン領域に、イオン（F,Si,C,Ge,Ne,Ar,Krのうち少なくとも一種類を含む）を注入する。その後、Ｎチャネル型ＭＩＳＦＥＴおよびＰチャネル型ＭＩＳＦＥＴの各ゲート電極、ソース領域およびドレイン領域にシリサイド化（Ni,Ti,Co,Pd,Pt,Erのうち少なくとも一種類を含む）を行う。これにより、Ｐチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流を劣化させること無く、Ｎチャネル型ＭＩＳＦＥＴにおいてドレイン−ボディ間オフリーク電流（基板リーク電流）の抑制が図れる。 （もっと読む）

【課題】 サイドウォール幅の減少を抑制し、ゲート電極が微細化された場合であっても接合リーク電流に起因する製造歩留まりの低下を回避することができる半導体装置の製造方法を提供する。
【解決手段】 ゲート電極３上にスペーサパターン１３を形成し、サイドウォール６形成後にスペーサパターン１３を除去する。当該手法により、ゲート電極３の高さより高い、もしくは同等の高さのサイドウォール６を形成した後、コンタクトホール２１を形成する。これにより、ストッパ膜７を異方性エッチングする際にサイドウォール６の幅が減少することを抑制し、エクステンション領域が露出することにより生じる接合リーク電流に起因する半導体装置の歩留まり低下を抑制することができる。 （もっと読む）

【課題】歪シリコン層を用いることによりキャリアの移動度を向上させつつ、歪シリコン層下のシリコン・ゲルマニウム層中での導電性不純物の異常拡散を抑制した半導体装置およびその製造方法を提供する。
【解決手段】本実施形態に係る半導体装置は、基板上に形成されたＳｉＧｅ層２と、ＳｉＧｅ層２上に形成された歪Ｓｉ層３と、歪Ｓｉ層３上にゲート絶縁膜４を介して形成されたゲート電極５ｎと、ゲート電極５ｎの両側における歪Ｓｉ層３上に形成された２つの第１エピタキシャル成長層１２ｎと、第１エピタキシャル成長層１２ｎ上に形成された２つの第２エピタキシャル成長層１０ｎとを有する。第１エピタキシャル成長層１２ｎは、導電性不純物として例えば砒素を含有する。砒素のプロファイルＰ１が、ＳｉＧｅ層２の上面よりも上方に位置している。 （もっと読む）

【課題】金属化合物からなるエッチング残渣または研磨残渣を、配線材料に対して選択的に除去することができる洗浄方法および半導体装置の製造方法を提供する。
【解決手段】下層配線１８が設けられた基板上に、低誘電率絶縁膜２０、低誘電率絶縁膜２２を含む層間絶縁膜を成膜する。次いで、エッチングにより、層間絶縁膜をエッチングして、コンタクトホール２４を形成するとともに、このコンタクトホール２４の上部に連通する配線溝２５を形成し、コンタクトホール２４の底部に下層配線１８を露出させる。続いて、トリアリルアミンおよびトリス（３−アミノプロピル）アミンの少なくとも１種を含有する超臨界二酸化炭素流体を、この状態の基板の表面に供給して洗浄することで、下層配線１８からの金属化合物１８’を含むエッチング残渣を除去する洗浄方法および半導体装置の製造方法である。 （もっと読む）

【課題】メモリセルと周辺回路を備えた半導体装置において、周辺回路領域にキャパシタを、マスク工程を増加させることなく形成する。
【解決手段】
メモリセルと周辺回路を備えた半導体装置において、前記周辺回路領域に形成されるキャパシタは、前記メモリセル領域のゲート電極と同時に形成される下部電極と、前記メモリセル領域において前記コンタクトホール内壁面を覆う絶縁膜と同時に形成される容量絶縁膜と、前記コンタクトホールに形成されるコンタクトプラグと同時に形成される上部電極とを備える。 （もっと読む）

【解決手段】基板の上に銅を形成するための方法であって、銅源溶液を混合器に供給する工程と、還元溶液を混合器に供給する工程と、銅源溶液と還元溶液とを混合して、約６．５より大きいｐＨを有するメッキ溶液を形成する工程と、メッキ溶液を基板に供給する工程と、を備え、基板は、触媒層を備え、メッキ溶液を基板に供給する工程は、触媒層を形成する工程と、制御された環境に触媒層を維持する工程と、触媒層の上に銅を形成する工程とを備える、方法が開示されている。また、銅構造を形成するためのシステムも開示されている。 （もっと読む）

【課題】窒化物系半導体基板などの窒素面と電極とのコンタクト抵抗を低減することが可能な窒化物系半導体素子の製造方法を提供する。
【解決手段】この窒化物系半導体レーザ素子の製造方法は、ウルツ鉱構造を有するｎ型ＧａＮ基板１の裏面（窒素面）をＲＩＥ法によりエッチングする工程と、その後、エッチングされたｎ型ＧａＮ基板１の裏面（窒素面）上に、ｎ側電極８を形成する工程とを備えている。 （もっと読む）