【課題】 シリサイド膜を有する半導体装置において配線抵抗を低減し、また配線抵抗のばらつきを低減する。
【解決手段】 コバルトシリサイドあるいはニッケルシリサイドを使う超高速半導体装置において、シリサイド膜形成のためシリコン表面に金属膜を堆積する前に、シリコン表面から自然酸化膜をウェットエッチングプロセスで除去した後、化学酸化膜を形成する。 （もっと読む）

本発明は、半導体材料の予めパッシベーション化した表面を金属被覆するための方法及びその結果得られる材料に関する。本発明は、マイクロエレクトロニクスに適用可能であり、材料（２）の表面を前処理することにより、材料内に水素原子又は金属元素を吸着可能な結合を形成するステップ、表面をパッシベーション化化合物に露出することにより、好ましくは表面の直下に位置する一又は複数の層をパッシベーション化するステップ、及び表面（４）を水素原子へ又は金属元素に露出することにより、該表面を金属被覆するステップを含むことを特徴とする。
（もっと読む）

【課題】 例えば配線等の下地金属の内部にボイドを発生させることなく、下地金属の露出表面に無電解めっきによって金属膜を確実に形成でき、しかも、スループットを向上させることができるようにする。
【解決手段】 下地金属を形成した基板の表面に無電解めっきにより金属膜を形成するに際し、基板の表面を、カルボキシル基を有する有機酸またはその塩の水溶液に界面活性剤を添加した洗浄液で洗浄し、洗浄後の基板の表面を、金属触媒イオンを含む溶液に前記洗浄液を混合した処理液に接触させて基板の表面に触媒を付与する。 （もっと読む）

一形態によれば、半導体ダイに位置するシリサイド層(214)上にコンタクトを形成する方法は、コンタクトホール(208)の各側壁(206、207)、及び、コンタクトホール(208)の底部に位置する自然酸化物層(210)に、バリア層(202)を堆積するステップを含み、各側壁(206、207)は、絶縁層(204)のコンタクトホールによって形成される。コンタクトホール(208)の各側壁(206、207)、及び、酸化物層(210)にバリア層(202)を堆積する(150)ステップにおいて、バリア層(202)の厚さを、コンタクトホール(208)の上部が、コンタクトホール(208)の底部よりも厚くなるよう最適化してもよい。この形態によれば、バリア層(202)の一部分(219)及びコンタクトホール(208)の底部に位置する酸化物層(210)を除去し、シリサイド層(214)を露出させるステップを含む方法も提供される。
（もっと読む）

１以上の物質層のバリヤ層を原子層堆積により堆積させるために基板を処理する方法が提供される。一態様においては、金属含有化合物の１以上のパルスと窒素含有化合物の１以上のパルスを交互に導入することにより基板表面の少なくとも一部上に金属窒化物バリヤ層を堆積させるステップと、金属含有化合物の１以上のパルスと還元剤の１以上のパルスを交互に導入することにより金属窒化物バリヤ層の少なくとも一部上に金属バリヤ層を堆積させるステップとを含む基板を処理する方法が提供される。金属窒化物バリヤ層及び/又は金属バリヤ層の堆積前に基板表面上で浸漬プロセスが行われてもよい。 （もっと読む）

【課題】バリアメタル膜の表面に形成される自然酸化膜の膜厚を薄くし、ボイドの発生を防止した多層配線構造の製造方法を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法において、絶縁層に孔部４を形成する工程と、少なくとも孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜５を形成する工程と、バリアメタル膜の表面に形成された酸化膜６を除去する工程と、銅を含むめっき液にバリアメタル膜を浸漬してバリアメタル膜上に無電解銅めっき膜７を形成する工程とを含み、バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下とする。 （もっと読む）

【課題】低抵抗且つ高バリア性を有するバリアメタルを提供する。
【解決手段】バリアメタル２０₁ が、配線溝１６の底面及び側壁の表面に沿って形成された膜厚１６ｎｍのＴａＮ_0.87膜３１と、ＴａＮ_0.87膜上に形成され、配線溝１６に埋め込み形成されたＣｕダマシン配線１７に接する膜厚４ｎｍのＴａＮ_1.19膜３２とから構成されている。 （もっと読む）

半導体ウェーハ処理装置（１０）のチャンバ（１６）と、清掃されるべき表面にバイアス電圧を掛けることなくガス混合物中に高密度プラズマを生成するためのみのＩＣＰ電源と、に供給される、水素及び不活性ガスから成る清掃ガス混合物、例えば、水素含有量が体積で２０％から８０％の間にある混合物を使用する清掃方法が提供される。本発明の実施形態では、Ｓｉ及びＳｉＯ_２汚染物質又はＣＦｘ汚染物質は引き続く金属被着に先立ってシリコン・コンタクト（４６）から清掃される。本発明の別の実施形態では、基準酸化物エッチング速度を回復するために酸化物をエッチングする以前にシリコン残留物は内部チャンバ表面から清掃される。

（もっと読む）

【課題】銅配線の寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させる。
【解決手段】Ｃｕ１６とバリアメタル１２、あるいはＣｕ１６とキャップ層１９との界面近傍に、不純物１５を固溶させる、不純物１５を析出させる、非晶質Ｃｕ１４を存在させるまたはＣｕとの化合物を形成することにより、界面近傍の空孔を減らし、Ｃｕのエレクトロマイグレーション（ＥＭ）に対する界面拡散の寄与を減少させ、寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させた。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）

【課題】 物理的に接着力が向上し、電気的には接触抵抗が良好な特性を有する表示素子用配線及びこれを利用した薄膜トランジスタ基板並びにその製造方法を提供することを目的とする。
【解決手段】 表示素子用配線を、低融点金属の合金元素が少なくとも一つ以上合金されているＡｇ合金で形成する。液晶表示パネルにおいて、このような表示素子用配線を用いてゲート配線２２，２４，２６及びデータ配線６５，６６，６８を形成すれば、接触部で他の導電物質と連結される過程で腐食が発生して素子の特性を低下させるのを防止できる。 （もっと読む）

【課題】 エレクトロマイグレーション耐性と、ストレスマイグレーション耐性を同時に向上させる多層配線構造及びその製造方法を提供する。
【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５ｎｍのＴｉ膜との反応によりＡｌ₃ Ｔｉ層１０３ＤをＡｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面拡散を抑制し、かつＡｌ₃ Ｔｉ層形成時に発生する引張り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳＧ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕの熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さらに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層配線の剥がれを防止する。 （もっと読む）