【課題】コンタクトプラグの形成のための平坦化工程で障壁層が損傷することを防止することができる半導体素子及びその製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、半導体基板上に複数の導電性構造物間の空間を埋め立てて上面が平坦化された絶縁膜を形成し、絶縁膜を部分的に除去して基板の一部を露出する開口を形成する。その後、開口の下部側壁及び底面に沿って形成された残留金属膜と開口の上部側壁及び残留金属膜の表面に沿って形成された金属窒化膜とを含む障壁層を形成する。障壁層を含む開口を埋め立てて金属プラグを形成する。 （もっと読む）

シリサイド形成金属を含むインクを用いて、コンタクト形成方法、そのコンタクト及び局所相互接続を含むダイオード及び／又はトランジスタ等の電気デバイスとその形成方法に関する。コンタクト形成方法は、露出したシリコン表面上にシリサイド形成金属インクを堆積させるステップと、インクを乾燥させ、シリサイド形成金属前駆体を形成するステップと、シリサイド形成金属前駆体及びシリコン表面を加熱して、金属スイサイドコンタクトを形成するステップとを含む。任意選択的に、露出したシリコン表面に隣接する誘電体層上に、金属前駆体インクを選択的に堆積させて、金属含有相互接続を形成できる。更に、１つ又は複数のバルク導電性金属を、残りの金属前駆体インク及び／又は誘電体層上に堆積させてもよい。かかる印刷したコンタクト及び／又は局所相互接続を用いて、ダイオード及びトランジスタ等を作製できる。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【課題】本発明は、比較的に低温かつ簡便な処理工程で、上記高温水素プラズマ照射結果と同程度以上のクリーンな窒化物半導体の表面が得られる処理工程を提供することを課題とする。
【解決手段】窒化物半導体（Ｂ_zＡｌ_xＧａ_1-x-y-zＩｎ_yＮ_1-p-qＰ_pＡｓ_q、但し０≦ｘ、ｙ、ｚ、ｐ、ｑ＜１、かつｘ＋ｙ＋ｚ＜１、ｐ＋ｑ＜１）の表面に原子状水素を照射して自然酸化膜を除去する工程と、酸素プラズマを照射して人工酸化膜を形成する工程と、湿式エッチングにより人工酸化膜を選択的に除去する工程と、人工酸化膜が除去された窒化物半導体の表面を硫黄処理することにより表面保護層を形成する工程と、熱処理により表面保護層を除去する工程とを含む窒化物半導体の表面清浄化方法によって解決される。 （もっと読む）

【課題】エッチングの終了を時間管理する場合よりも精度良くエッチングできる半導体装置とその製造方法を提供することにある。
【解決手段】
本発明の半導体装置の製造方法は、ＳｉＣ基板１の表面上に導電膜２を形成する工程と、導電膜２とＳｉＣ基板１を反応させて、導電膜２の材料がＳｉＣ基板１に拡散したＮｉＳｉ層３、ＳｉＣ基板１の珪素により珪化したＮｉ_２Ｓｉ層４、グラファイト５および球状炭素６を生成する工程と、グラファイト５、球状炭素６およびＮｉ_２Ｓｉ層４を、珪素と比較して炭素と結合し易い雰囲気中でエッチングするエッチング工程とを含む。更に、エッチング工程中に放出される炭素放出量がピークを超えて、かつ、所定値以下になった場合にエッチング工程を終了する。 （もっと読む）

【課題】 シリコン基板の裏面部にアルミスパイクが発達しづらい半導体装置を提供すること。
【解決手段】 はんだを介して回路基板と接合するために、シリコン基板３０の裏面から順に、第１導電層２８と、第２導電層２６と、第３導電層２４を有する裏面電極２０を備えている縦型のＩＧＢＴである。第１導電層２８は、アルミニウムとシリコンを含んでいる。第２導電層２６は、チタンを含んでいる。第３導電層２４は、ニッケルを含んでいる。第１導電層２８の厚みは、600nm以上であることを特徴としている。 （もっと読む）

【課題】絶縁膜に開口された接続孔の内部に、チタン膜上に窒化チタン膜が形成された積層構造のバリアメタル膜を介して金属膜を埋め込んだ接続部における不具合を回避する。
【解決手段】コンタクトホールＣ１を形成して、その底部にニッケルシリサイド層１４を露出させた後、ＴｉＣｌ_４ガスを用いた熱反応により熱反応Ｔｉ膜２１ａを形成し、ＴｉＣｌ_４ガスを用いたプラズマ反応によりプラズマ反応Ｔｉ膜２１ｂを形成し、Ｈ_２ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの塩素濃度を低減すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元し、ＮＨ_３ガスを用いた熱窒化処理及びＮＨ_３ガスを用いたプラズマ処理を施して、プラズマ反応Ｔｉ膜２１ｂの表面に窒素リッチＴｉＮ膜２１ｃを形成すると同時に、ニッケルシリサイド層１４の表面の酸化膜を還元する。 （もっと読む）

【課題】絶縁膜の表面および絶縁膜の凹部に沿ってシード層を成膜し、凹部に銅配線を埋め込んだ後、加熱によりバリア膜を形成すると共にシード層を構成する金属の余剰分を配線から除去するにあたって、配線中における前記金属およびその酸化物の残留を抑えて、配線抵抗の上昇を抑えること。
【解決手段】凹部の底部に露出した、銅からなる下層側導電路の表面における、前記銅の自然酸化物を還元するかまたは除去する工程と、前記自然酸化物が還元または除去された基板に対し、銅よりも酸化傾向が高く、酸化物となって銅の拡散防止機能を発揮する自己形成バリア用の金属、またはこの金属と銅との合金からなるシード層を形成する工程と、凹部に銅を埋め込んだ後に前記自己形成バリア用の金属を酸化してバリア層を形成すると共に余剰の自己形成バリア用の金属を埋め込まれた銅の表面に析出させるために基板を加熱する工程と、を含むように半導体装置を製造する。 （もっと読む）

【課題】半導体基板上において、下方に浮遊ゲートを有するとともに上方に制御ゲートを有するメモリセルトランジスタの、前記制御ゲートを完全にシリサイド化するとともに、前記半導体基板上において形成した選択ゲートトランジスタなどの制御トランジスタの、シリサイド化の過度の進行を抑制し、書き込み速度の遅延や閾値などの変動を抑制したスタックゲート型不揮発性半導体メモリを提供する。
【解決手段】メモリセルトランジスタの制御ゲートは、酸化層を含まないシリサイドから構成し、制御トランジスタは、層間絶縁膜を貫通するようにして半導体層及びシリサイド層を電気的に接続する追加のシリサイド層を有し、前記追加のシリサイド層は、底面及び側面において、前記半導体層及び前記シリサイド層と、シリサイド化進行防止層で離隔するようにして構成する。 （もっと読む）

【課題】複数の積層ゲート電極間に形成される電極間絶縁膜のアスペクト比が高く電極間絶縁膜内にシームが生じたとしても当該シーム内に不要成分を侵入させることなくデバイス不良を防止できるようにする。
【解決手段】シリコン酸化膜８上で且つ多結晶シリコン層６の側面位置にシリコン窒化膜１４を形成した後、多結晶シリコン層６上のシリコン窒化膜１２を除去している。このため、多結晶シリコン層６の上面をウェットエッチング処理して清浄化するときにシリコン酸化膜８の中央上部にシーム８ａが形成されていたとしても、当該シーム８ａ上を覆うようにシリコン窒化膜１４がキャップ絶縁膜として形成されているため、シーム８ａを拡大させることなく多結晶シリコン層６の上面を清浄化することができる。 （もっと読む）

【課題】シリサイド層上に抵抗値の上昇が抑制されたコンタクトを備え、高い信頼性を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０内に形成された活性領域５０と、活性領域５０の上面に形成されたシリサイド層４５と、半導体基板１０およびシリサイド層４５の上に形成された第１の層間絶縁膜１５と、シリサイド層４５上に形成され、第１の層間絶縁膜１５を貫通するコンタクトプラグ６０とを備えている。コンタクトプラグ１個当たりのシリサイド層４５の面積は、コンタクトプラグの面積以上、且つ、１００μｍ^２以下である。 （もっと読む）

【課題】作製コスト及び作製時間が低減された、信頼性の高い半導体装置を作製すること。
【解決手段】島状半導体膜を覆って絶縁膜を形成し、絶縁膜上に第１のゲート電極を形成し、第１のゲート電極をマスクとして絶縁膜をエッチングし第１のゲート電極と同じ幅のゲート絶縁膜を形成し、第１のゲート電極をマスクとして島状半導体膜に不純物元素を第１の濃度で添加し、金属膜を形成後加熱処理によりゲート絶縁膜に覆われていない領域にシリサイド領域を形成し、第１のゲート電極をエッチングし第１のゲート電極より幅の小さい第２のゲート電極を形成し、ゲート絶縁膜及び第２のゲート電極をマスクとして、島状半導体中に不純物元素を第１の濃度より小さい第２の濃度で添加し、島状半導体膜中に低濃度不純物領域、チャネル形成領域、及び高濃度不純物領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】半導体シリコンウェーハの電気的特性を評価するにあたり、電気的特性の評価の精度を従来に比べ向上させることが可能なシリコンウェーハ上にショットキー接合された電極とその電極の形成方法を提供する。
【解決手段】半導体シリコンウェーハ上にショットキー接合された電極であって、半導体シリコンウェーハ上に酸化膜を介することなくアルミナ（Ａｌ_２Ｏ_３）と金属アルミニウムを真空蒸着したものであることを特徴とする電極とその形成方法である。 （もっと読む）

【課題】タングステンからなる電極や配線の表面に形成された酸化物を、アンモニアガスをプラズマにより活性化させた活性種で確実に還元処理することができ、しかもタングステン表面に窒化タングステン膜が形成されないようにする技術を提供すること。
【解決手段】縦型の処理容器内の処理雰囲気から径方向に外れかつ当該処理雰囲気に臨む領域に、前記処理雰囲気に沿って形成されたプラズマ発生領域と、このプラズマ発生領域に沿って伸びるようにかつ当該プラズマ発生領域を挟んで対向して配置されるプラズマ電極と、を備えた縦型熱処理装置を用いて還元処理するにあたって、プラズマ発生領域に供給するアンモニアの供給量を５００ｓｃｃｍ以上１００００ｓｃｃｍ以下、プラズマ電極に印加する高周波を２０Ｗ以上５００Ｗ以下、処理雰囲気の圧力を１３．３×１０^２Ｐａ以下、処理時間を１秒以上１０分以下とする。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】半導体基板１にＳＴＩ法で素子分離領域４を形成し、ゲート絶縁膜７を形成し、ゲート電極８ａ，８ｂを形成し、ソース・ドレイン用のｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂを形成し、半導体基板１上に金属膜１２を形成し、金属膜１２上にバリア膜１３を形成する。それから、第１の熱処理を行って金属膜１２とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させて金属シリサイド層を形成してから、バリア膜１３および未反応の金属膜１２を除去し、前記金属シリサイド層を残す。素子分離領域４は半導体基板１に圧縮応力を作用させる。バリア膜１３は半導体基板１に引張応力を生じさせる膜であり、第１の熱処理では、金属膜１２を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層が形成される。 （もっと読む）

ゲート誘電層に近接する自己整合ソース及びドレイン張り出し部を有するトランジスタの作製方法は、基板上にゲート積層体を作製する工程、前記ゲート積層体に隣接する前記基板の領域へドーパントを注入する工程であって、前記ドーパントは前記基板のエッチング速度を増大させ、かつ前記ソース及びドレイン張り出し部の位置を画定する工程、前記基板のドーパントが注入された領域上に設けられた前記ゲート積層体の横方向で対向する面に一対のスペーサを形成する工程、前記基板のドーパントが注入された領域及び該領域の下に位置する前記基板の一部をエッチングする工程であって、前記ドーパントが注入された領域のエッチング速度は該領域の下に位置する前記基板の一部のエッチング速度よりも速い工程、並びに、前記の基板のエッチングされた部分中にシリコンベースの材料を堆積する工程、を有する。
（もっと読む）

【課題】シリコンから構成される導電パターンの下から上までの幅を均一化すること。
【解決手段】半導体基板１上に絶縁膜５を介して第１シリコン膜６を形成し、第１シリコン膜６に高濃度で一導電型不純物を導入し、第１シリコン膜６上に第２シリコン膜９を形成し、第２シリコン膜９上に所定パターンのマスク１０ｍを形成した後、マスク１０ｍから露出する領域で、第１シリコン膜６が露出しない深さまで第１条件により第２シリコン膜９をエッチングし、ついで第１条件に比べて半導体基板１の垂直方向へのエッチング成分の高い第２条件によって第２シリコン膜９の残りと第１シリコン膜６を絶縁膜５が露出しない深さまでエッチングし、さらに第２条件に比べて絶縁膜に対する第１シリコン膜６のエッチング選択比が大きな第３条件により第１シリコン膜６の残りをエッチングする工程とを有している。 （もっと読む）

【課題】信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】ゲート電極と重畳し、該重畳領域の外側に不純物領域が形成された半導体層と、半導体層のゲート電極が設けられた側と同じ側の面に設けられ、不純物領域と一部が接する第１導電層と、ゲート電極及び第１導電層の上に設けられた絶縁層と、該絶縁層に形成され、第１導電層と少なくとも一部が重畳する開口を介して第１導電層と接する第２導電層と、を有する。 （もっと読む）

【課題】Ｐ型４Ｈ−ＳｉＣ上のオーミック電極の形成方法およびそれにより形成されたオーミック電極を提供する。
【解決手段】Ｐ型４Ｈ−ＳｉＣ基板上に、厚さ１〜６０ｎｍの第１Ａｌ層と、Ｔｉ層と、第２Ａｌ層とを順次堆積する堆積工程、および非酸化性雰囲気中での熱処理により、上記第１Ａｌ層を媒介として上記ＳｉＣ基板と上記Ｔｉ層との合金層を形成する合金化工程を含むことを特徴とするＰ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法。この方法により形成されたＰ型４Ｈ−ＳｉＣ基板上のオーミック電極も提供される。 （もっと読む）

【課題】ＮＭＯＳのシリサイド組成をＰＭＯＳのシリサイド組成よりもシリコンリッチにしようとすると、フルシリサイド化の際にＮＭＯＳのポリシリコンに対するニッケルの供給を抑制する必要がある。
【解決手段】実施形態に係る半導体装置の製造方法は、基板上にゲート絶縁膜を介してシリコン層を形成する工程と、シリコン層をパターニングしてＮＭＯＳのゲート電極（第１のゲート電極）およびＰＭＯＳのゲート電極（第２のゲート電極）を形成する工程と、シリコンからなる第１のゲート電極上に、選択的にシリコン酸化膜を形成する工程と、シリコン酸化膜を形成する工程よりも後に、第１および第２のゲート電極上に、被シリサイド化金属からなる第１の金属膜を形成する工程と、第１の金属膜を構成する被シリサイド化金属のシリサイドである第１のシリサイドが形成されるように、第１の熱処理を行う工程と、を含む。 （もっと読む）