【課題】 電極と半導体基板の間の順方向特性を改善する技術を提供する。
【解決手段】 半導体装置１００は、表面の少なくとも一部に複数の突出部６ａが形成されている突出部領域６を有する半導体基板１４と、複数の突出部６ａの側面６ｄに形成されている電流方向異方性材料４と、突出部領域６上に形成されている電極２を備える。電流方向異方性材料４は平面方向のキャリア移動度が高いので、電極２と半導体基板１４の間の順方向特性を改善することができる。 （もっと読む）

【課題】不純物を活性化又は拡散させる熱処理後の半導体基板の裏面への自然酸化膜の成長を抑制する。
【解決手段】第１導電型の低不純物濃度の半導体基板（例えば、ｎ⁻型半導体基板１）に裏面側から第１導電型の不純物をドープした後で、半導体基板の裏面に裏面電極８を形成する。その後、ドープされた不純物を熱処理により活性化又は拡散させる。熱処理後の段階では既に裏面電極８が形成されているので、熱処理後において、半導体基板の裏面への自然酸化膜の成長を抑制することができる。 （もっと読む）

【課題】半導体基板上に積層構造からなる複数の金属膜を無電解めっき法により形成する半導体装置の製造方法において、遮光環境下に位置させるめっき槽を少なくする方法を提供する。
【解決手段】金属膜を形成する工程は、第１めっき槽を用いた還元反応を含む無電解めっき工程（ステップＳ５２）と、第２めっき槽を用いた置換反応のみによる無電解めっき工程（ステップＳ５４）と、第３めっき槽を用いた置換反応のみによる無電解めっき工程（ステップＳ５６）を含む。第１めっき槽を用いた還元反応を含む無電解めっき工程は遮光環境下で行われ、第２めっき槽および第３めっき槽を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる。 （もっと読む）

【課題】微細トランジスタのシリサイド形成工程において、ゲート間容量の増大がなく且つＬ字状スペーサの端部がエッチングされず接合リーク等の不良を防止できるようにする。
【解決手段】 半導体基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１０４及びその側面上に形成された第１のサイドウォール１０８及びソースドレイン拡散層１１１を有する第１のトランジスタと、半導体基板上にゲート絶縁膜１０３を介して形成されたゲート電極１０４、その側面上に形成された第１のサイドウォール１０８、及びその外側に形成された第２のサイドウォール１０９を有する第２のトランジスタとを備えている。シリサイド形成領域Ａにおけるゲート電極の上部及びソースドレイン拡散層の上部にはニッケルシリサイド層１１４が形成されており、第１のサイドウォール１０８は、第２のサイドウォール１０９をエッチングする際のエッチング材に対して耐性を有している。 （もっと読む）

【課題】低いシート抵抗を得る不純物活性化方法、および、ソース・ドレイン拡張部を均一な深さで再現性よく形成する製造方法を提供。
【解決手段】半導体基板２１において半導体基板２１よりも不純物濃度が高いボロンイオン注入層４３が形成されており、ボロンイオン注入層４３にパルス幅が１０〜１０００フェムト秒のパルスレーザー光を照射して、ボロンイオン注入層４３を活性化させる。パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後のボロンイオン注入層４３のシート抵抗を制御する。 （もっと読む）

【課題】工程増を招くことなく、極めて高い歩留まりでゲート電極について均一で十分なフル・シリサイド化を確実に実現する。
【解決手段】ゲート電極１０４ａ，１０４ｂ及びソース／ドレイン領域１０７ａ，１０７ｂのＮｉシリサイド化を行うに際して、１回目のＮｉシリサイド化の後に１回目のｍsecアニール処理であるフラッシュランプアニール処理を行い、２回目のＮｉシリサイド化、更には必要であれば２回目のフラッシュランプアニール処理を行って、ソース／ドレイン領域１０７ａ，１０７ｂ上には１回目のフラッシュランプアニール処理で形成されたＮｉＳｉ層１１１ｂを維持した状態で、フル・シリサイドゲート電極１１５ａ，１１５ｂを形成する。 （もっと読む）

【課題】ＬＤＭＯＳＦＥＴを有する半導体装置では、ソース電極が裏面にあることから、表面のソース・コンタクト領域と裏面のソース電極間の電気抵抗を低減するため、上面からＰ型エピタキシャル層を貫通してＰ＋型基板内に伸びるボロンを高濃度にドープしたポリ・シリコン埋め込みプラグが設けられている。このポリ・シリコン埋め込みプラグの周辺のシリコン単結晶領域に転位が発生しており、これにより、リーク不良が誘発されていることが明らかとなった。
【解決手段】本願発明は、相互に不純物濃度の異なる第１及び第２の半導体層の境界面を貫通するシリコン系プラグを有する半導体装置であって、このプラグの少なくとも内部は多結晶領域であり、この多結晶領域表面の内、先の境界面の両側近傍は、固相エピタキシャル領域で覆われている。 （もっと読む）

【課題】ゲートメタル材料の溶解抑制と良好なコンタクト抵抗取得とを両立可能な半導体装置の洗浄方法を提供する。
【解決手段】半導体装置の洗浄方法は、以下の工程を備えている。シリコンを含み、かつ主表面ＭＳを有する半導体基板ＳＢが準備される。主表面ＭＳの上にメタル層ＧＭとシリコン層ＧＰとを下から順に積層した積層ゲートＧＥ２が形成される。主表面ＭＳとシリコン層ＧＰ表面との各々にシリサイド層ＳＣＬが形成される。主表面ＭＳと積層ゲートＧＥ２表面との各々のシリサイド層ＳＣＬの上に絶縁層ＩＬが形成される。半導体基板ＳＢの主表面ＭＳと積層ゲートＧＥ２の表面との各々のシリサイド層ＳＣＬが絶縁層ＩＬから露出するようにシェアードコンタクトホールＳＣ２が絶縁層ＩＬに形成される。シェアードコンタクトホールＳＣ２に硫酸洗浄、過酸化水素水洗浄およびＡＰＭ洗浄をそれぞれ別工程で行うことによりシェアードコンタクトホールＳＣ２に形成された変質層ＡＬが除去される。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：酸化ランタンまたは酸化ランタニド（例えば、Ｄｙ₂Ｏ₃、Ｐｒ₂Ｏ₃、Ｃｅ₂Ｏ₃）を含む層を準備する工程と；炭酸水である水溶液を供給することにより、酸化ランタンまたは酸化ランタニドを含む層を特定の領域で除去して、酸化ランタンまたは酸化ランタニドを含む層が上に蒸着された表面を露出させる工程とを備える方法が開示されている。 （もっと読む）

【課題】Ｒｕ含有膜の表面に形成される金属含有膜の成膜性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、以下の工程を含むものである。基板（半導体素子や層間膜が形成された半導体基板など）にＲｕ含有膜を形成する工程（Ｓ１００）、Ｒｕ含有膜の表面と接するように、Ｒｕより酸化還元電位が低い金属を含有する膜を形成する工程（Ｓ１０２）、基板をめっき液に浸漬させて、当該膜にめっき液を接触させる工程（Ｓ１０４）、基板をめっき液に浸漬させた状態で、当該膜を電気分解により除去してＲｕ含有膜を露出させるとともに、露出したＲｕ含有膜の表面に金属含有膜を電解めっきにより形成する工程（Ｓ１０６）。 （もっと読む）

【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ（ＳＩＰ）スパッタリング、誘導結合プラズマ（ＩＣＰ）再スパッタリング及びコイルスパッタリングを１つのチャンバ内で組み合わせたリアクタ１５０を使う。ロングスローＳＩＰスパッタリングは、ホール被覆を促進する。ＩＣＰ再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第１のメタル層との接触抵抗を低減する。ＩＣＰコイルスパッタリングは、ＩＣＰ再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 （もっと読む）

【課題】被処理体に形成された自然酸化膜を除去することができる被処理体の処理方法、処理装置及びプログラムを提供する。
【解決手段】 熱処理装置１の制御部１００は、自然酸化膜が形成された半導体ウエハＷを収容した反応管２内を４００℃に加熱する。反応管２内が４００℃に加熱されると、制御部１００は、処理ガス導入管１７から、塩素を含む処理ガスを供給することにより処理ガスに含まれる塩素を活性化させる。この活性化された塩素が半導体ウエハＷに供給されることにより、半導体ウエハＷに形成された自然酸化膜が除去される。 （もっと読む）

【課題】ＰＭＩＳトランジスタのソースドレイン電極に高濃度のゲルマニウムを含むシリコンゲルマニウム層を用いても、シリコンゲルマニウム層に格子緩和を生じさせることなく、ソースドレイン電極の上部にシリコン層又は金属シリサイド層を形成できるようにする。
【解決手段】半導体装置は、ｎ型半導体領域１００の上にゲート絶縁膜１０１を介在させて形成されたゲート電極１０２と、その両側方に形成されたｐ型のソースドレイン電極１５０とを有している。ソースドレイン電極１５０は、ｎ型半導体領域１００に設けられた各リセス部１００ａに、その底部から少なくともチャネル領域の深さにまで形成されたシリコンゲルマニウム層１１１と、その上に形成され、炭素とシリコンゲルマニウム層のゲルマニウム濃度よりも低いゲルマニウムとを含むカーボンドープドシリコンゲルマニウム層１１２と、その上に形成された金属シリサイド層１１５とから構成される。 （もっと読む）

【課題】パワーＭＯＳＦＥＴにおいては、アルミニウム系ソース電極下のアルミニウム拡散バリア・メタル膜として、チタンおよび窒化チタンからなるチタン系バリア・メタル膜が広く使用されている。しかし、本願発明者らが検討したところによると、チタン系バリア・メタル膜を使用すると、ウエハの反りが増大して、ウエハ・ハンドリングが困難となり、ウエハ割れやウエハ欠け等の問題が不可避となることが明らかとなった。この傾向は、最小寸法が０．３５マクロ・メートル以下の製品において特に顕著である。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜（ＴｉＷ等のタングステンを主要な成分とする合金膜）をスパッタリング成膜によって形成する際、スパッタリング成膜チャンバの気圧を１．２パスカル以下とするものである。 （もっと読む）

【課題】 トランジスタのスイッチング速度低下を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 本発明では、半導体基板１００上にゲート絶縁膜１０４を形成する工程と、ゲート絶縁膜１０４上に金属膜１０７を形成する工程と、金属膜１０７上に金属シリコン化合物膜１０８を連続して堆積する工程と、金属シリコン化合物膜１０８上にシリコン膜１１０を形成する工程と、金属膜１０７、金属シリコン化合物膜１０８及びシリコン膜１１０を加工する工程と、を備える。 （もっと読む）

【課題】活性層と半導体層との接触面をホモ接合、あるいはホモ接合に限りなく近づけて、界面のバンド障壁を防止して大きなオン／オフ比を得ることができ、かつ製造コスト及び作業工数を低減できる。
【解決手段】薄膜半導体デバイスが、基板１と、基板１上に積層されたソース及びドレイン電極層３と、ソース及びドレイン電極層３上に積層された結晶性シリコンからなる不純物含有半導体層４と、不純物含有半導体層４上に積層された結晶性シリコンからなる活性層５と、活性層５上に積層されたゲート絶縁膜６と、ゲート絶縁膜６の上に積層されたゲート電極７と、を備え、不純物含有半導体層４と活性層５の接合面において、これらの結晶性を連続にする。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】イオン注入された領域であるイオン注入領域が除去されない炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素層の表層にイオン注入により環状のイオン注入領域を選択的に形成する工程と、前記イオン注入領域が形成された前記炭化珪素層を活性化アニールする工程と、前記炭化珪素層の表面の全面に犠牲酸化膜を形成する工程と、前記イオン注入領域にあたる前記犠牲酸化膜上にフォトレジストを形成する工程と、前記フォトレジストをマスクとして前記犠牲酸化膜を除去する工程と、前記フォトレジストと前記犠牲酸化膜をマスクとして前記犠牲酸化膜と前記活性化アニールの際に前記炭化珪素層の表層に形成される変質層を除去する工程とを備える。 （もっと読む）

【課題】無電解めっき処理を行うに際し、半導体装置の特性変動を防止する半導体装置の製造方法を提供すること。
【解決手段】半導体基板１のおもて面に、アルミニウム、ニッケルを蒸着またはスパッタで順次積層し、エミッタ電極６を形成する。エミッタ電極６として、第１のアルミニウム膜６１および第１のニッケル膜６２が形成される。次いで、半導体基板１の裏面に、アルミニウムシリコン、ニッケルを蒸着またはスパッタで順次積層し、コレクタ電極９を形成する。コレクタ電極９として、第２のアルミニウム膜９１および第２のニッケル膜９２が形成される。次いで、エミッタ電極６の表面をエッチングする。次いで、エミッタ電極６の表面に形成された表面酸化膜を除去し、エミッタ電極６の表面を活性化する。次いで、半導体基板１のエミッタ電極６およびコレクタ電極９の両面に、同時に、無電解ニッケルめっき処理および置換金めっき処理を連続して行う。 （もっと読む）

【課題】シリコンの表面上にシリコン酸化膜が形成された基板をエッチングする方法において、コンタクト抵抗を低くできるエッチング方法を提供する。
【解決手段】ハロゲン元素を含むガス、及び塩基性ガスを基板Ｗ上に供給し、シリコン酸化膜にハロゲン元素を含むガス及び塩基性ガスを化学反応させた凝縮層１０５を生成して、シリコン酸化膜１０４をエッチングする。Ｆ_２ガス、ＸｅＦ_２ガス及びＣｌＦ_３ガスの群から選ばれる少なくとも一つを含むシリコンエッチングガスを基板Ｗ上に供給し、シリコンエッチングガスによって基板Ｗ上のシリコンをエッチングする。シリコン酸化膜１０４のエッチング及びシリコンのエッチングの後、基板Ｗ上の凝縮層１０５を加熱して除去する。 （もっと読む）