【課題】シリコンの表面上にシリコン酸化膜が形成された基板をエッチングする方法において、コンタクト抵抗を低くできるエッチング方法を提供する。
【解決手段】ハロゲン元素を含むガス、及び塩基性ガスを基板Ｗ上に供給し、シリコン酸化膜にハロゲン元素を含むガス及び塩基性ガスを化学反応させた凝縮層１０５を生成して、シリコン酸化膜１０４をエッチングする。Ｆ_２ガス、ＸｅＦ_２ガス及びＣｌＦ_３ガスの群から選ばれる少なくとも一つを含むシリコンエッチングガスを基板Ｗ上に供給し、シリコンエッチングガスによって基板Ｗ上のシリコンをエッチングする。シリコン酸化膜１０４のエッチング及びシリコンのエッチングの後、基板Ｗ上の凝縮層１０５を加熱して除去する。 （もっと読む）

【課題】耐熱性に優れたシリサイド層をソース・ドレイン領域に有するｐ型ＭＯＳＦＥＴを備える半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体基板２上にゲート絶縁膜１１を介して形成されたゲート電極１２と、半導体基板２上のゲート電極１２の両側に形成されたエレベーテッド層１５と、エレベーテッド層１５上に形成されたＳｉ：Ｃ１６層と、半導体基板２、エレベーテッド層１５、およびＳｉ：Ｃ１６内のゲート電極１２の両側に形成されたｐ型のソース・ドレイン領域１９と、Ｓｉ：Ｃ層１６上に形成されたシリサイド層１７と、を有する。 （もっと読む）

【課題】 電気特性評価等に用いるショットキー接合を簡便に形成することができ、かつ、良好なショットキー特性を有し、安定性が高い電極、及び、そのような電極を形成する方法等を提供する。
【解決手段】 半導体シリコンウェーハ上にショットキー接合された電極であって、前記電極は、仕事関数が４．０ｅＶ以下の物性を有する元素を一種又は複数種含有するＡｌ基合金からなるものである電極、及び、そのような電極を真空蒸着により形成する電極の形成方法。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１に形成したｎチャネル型ＭＩＳＦＥＴＱｎのソース・ドレイン用のｎ^＋型半導体領域７ｂおよびゲート電極ＧＥ１上と、ｐチャネル型ＭＩＳＦＥＴＱｐのソース・ドレイン用のｐ^＋型半導体領域８ｂおよびゲート電極ＧＥ２上とに、ニッケル白金シリサイドからなる金属シリサイド層１３ｂをサリサイドプロセスで形成する。その後、半導体基板１全面上に引張応力膜ＴＳＬ１を形成してから、ｐチャネル型ＭＩＳＦＥＴＱｐ上の引張応力膜ＴＳＬ１をドライエッチングで除去し、半導体基板１全面上に圧縮応力膜ＣＳＬ１を形成してからｎチャネル型ＭＩＳＦＥＴＱｎ上の圧縮応力膜ＣＳＬ１をドライエッチングで除去する。金属シリサイド層１３ｂにおけるＰｔ濃度は、表面が最も高く、表面から深い位置になるほど低くなっている。 （もっと読む）

【課題】ニッケル系メタル・シリサイドとコンタクト用メタル間でのコンタクト抵抗の低抵抗化がホールの微細化に伴って、困難になるという問題がることが、本願発明者の検討により明らかとなった。
【解決手段】本願の一つの発明は、ニッケル系メタル・シリサイドによりソース・ドレイン領域等のシリサイデーションを施したＭＩＳＦＥＴを有する半導体集積回路装置の製造方法において、プリ・メタル絶縁膜に設けられたコンタクト・ホールにバリア・メタルを形成する前に、シリサイド膜の上面に対して、窒素水素間結合を有するガスを主要なガス成分の一つとして含む非プラズマ還元性気相雰囲気中で、熱処理を実行するものである。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】線幅やホール径が小さな凹部や高アスペクト比の凹部に対して十分な埋め込みを行うことが可能な成膜方法を提供する。
【解決手段】凹部６を有する絶縁層４が表面に形成された被処理体Ｗに対して薄膜を形成する成膜方法において、前記凹部内の表面を含めて前記被処理体の表面にＴｉを含むバリヤ層１２を形成するバリヤ層形成工程と、前記バリヤ層上にＲｕを含むシード層１６を形成するシード層形成工程と、前記シード層上に前記シード層に対する導通性を補助するためにＣｕを含む補助シード層１６４を形成する補助シード層形成工程とを有する。 （もっと読む）

【課題】ガラス基板への密着性が高いと共に、Ｓｉを含んだ層へのＣｕの拡散を抑制し、配線とＳｉを含んだ層とのコンタクト抵抗を低くすることができる配線を提供することができ、また、当該配線材料を用いた回路基板と、当該配線材料用のターゲット材とを提供する。
【解決手段】本発明に係る回路基板用の配線材料は、Ｃｕよりも優先的にＳｉとの間でシリサイドを形成するシリサイド形成材と、Ｓｉの酸化物生成自由エネルギーよりも酸化物生成自由エネルギーが低い少なくとも１種類の添加物とが添加され、残部がＣｕ及び不可避的不純物からなる。 （もっと読む）

【課題】半導体基板の一方の面側にめっき処理をおこなう際に、めっき液の汚染を防ぎ、他方の面側に不均一なめっき層が析出するのを防ぎながら、一方の面側に低いコストで安定しためっき層を形成する。
【解決手段】半導体基板に上の一方の面に電極を形成し、他方の面に電極を形成し、他方の面の電極上に硬化型樹脂を塗布し、硬化型樹脂上にフィルムを貼り付けて硬化型樹脂を硬化させる。そのあと一方の面の電極上にめっき処理行い、めっき処理後、フィルムを硬化型樹脂とともに剥離する。 （もっと読む）

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。 （もっと読む）

溶液処理法を用いてソース及びドレイン電極を基板上に被着させるステップと、溶液処理法を用いて仕事関数改変層をソース及びドレイン電極上に形成するステップと、溶液処理法を用いて有機半導体材料をソース及びドレイン電極の間のチャネル領域に被着させるステップとを含む、有機薄膜トランジスタの製造方法。 （もっと読む）

【課題】同一の処理室で、自然酸化膜が除去された後にシリコン基板の界面の酸素を確実に除去する。
【解決手段】ＮＨ_３及びＮ_２及びＮＦ_３を導入し、シリコン基板５の酸化表面にＮＨｘＦｙを作用させることで（ＮＨ_４）_２ＳｉＦ_６を生成し、シリコン基板５を所定温度に制御することにより（ＮＨ_４）_２ＳｉＦ_６を昇華させてシリコン基板５の表面の酸化膜を除去し、続けてＮＨ_３及びＮ_２及びＮＦ_３を導入し、温度が維持された状態でシリコン基板の表面にＦラジカルを作用させてシリコン層をエッチングする。 （もっと読む）

【課題】 サドルフィン形態のチャンネルを形成する際に、ゲートパターンとプラグとの間のブリッジ発生を防止することが可能な半導体素子およびその製造方法を提供する。
【解決手段】 半導体素子は、半導体基板と、半導体基板内に活性領域を限定するように形成された素子分離膜と、活性領域および素子分離膜に形成されたゲート用リセスパターンと、リセスパターン内およびリセスパターン上に形成されたゲートパターンと、ゲートパターンを覆うように形成されたゲートスペーサとを含み、ゲート用リセスパターンは、活性領域では第１深さを有し、素子分離膜では第１深さよりも深い第２深さを有し、ゲートパターンと素子分離膜のゲート用リセスパターン上部側面との間には空間が形成されて、ゲートスペーサが前記空間を埋め立てる。 （もっと読む）

【課題】金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまう。
【解決手段】本願発明においては、集積回路を構成する電界効果トランジスタのソース・ドレイン上のニッケル・シリサイド等の金属シリサイド膜の上面に対して、不活性ガスを主要な成分とするガス雰囲気中において、実質的にノン・バイアス（低バイアスを含む）のプラズマ処理を施した後、コンタクト・プロセスのエッチング・ストップ膜となる窒化シリコン膜を成膜することにより、金属シリサイド膜の不所望な削れを生じることなく、金属シリサイド膜の上面の自然酸化膜を除去することができる。
を図ることができる。 （もっと読む）

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の信頼性を向上させる。
【解決手段】ゲート電極ＧＥ１，ＧＥ２、ソース・ドレイン用のｎ^＋型半導体領域７ｂ及びｐ^＋型半導体領域８ｂを形成してから、半導体基板１上にＮｉ_１−ｘＰｔ_ｘ合金膜を形成し、第１の熱処理を行って合金膜とゲート電極ＧＥ１，ＧＥ２、ｎ^＋型半導体領域７ｂ及びｐ^＋型半導体領域８ｂとを反応させることで、（Ｎｉ_１−ｙＰｔ_ｙ）_２Ｓｉ相の金属シリサイド層４１ａを形成する。この際、Ｎｉの拡散係数よりもＰｔの拡散係数の方が大きくなる熱処理温度で第１の熱処理を行ない、かつ、金属シリサイド層４１ａ上に合金膜の未反応部分が残存するように、第１の熱処理を行なう。これにより、ｙ＞ｘとなる。その後、未反応の合金膜を除去してから、第２の熱処理を行って金属シリサイド層４１ａを更に反応させることで、Ｎｉ_１−ｙＰｔ_ｙＳｉ相の金属シリサイド層４１ｂを形成する。 （もっと読む）

【課題】基板のおもて面側にめっき処理をおこなう際に、めっき液が汚染されないこと。基板の裏面側に不均一なめっきが析出するのを防ぎながら、基板のおもて面側に、低いコストで、安定しためっき層を形成すること。基板の裏面側に保護膜を形成する際に、基板が反るのを防止すること。
【解決手段】基板１のおもて面側と裏面側に電極を有する半導体装置において、基板１の裏面側のコレクタ電極９の表面に、プラズマＣＶＤ法により絶縁膜１３を形成する。その後、基板１のおもて面側のエミッタ電極６に、めっき処理をおこない、エミッタ電極６の表面に、ニッケルめっき層１１と、金めっき層１２と、を形成する。そして、コレクタ電極９の表面に形成された絶縁膜１３を除去する。 （もっと読む）

ルテニウム(Ru)金属の堆積を半導体デバイスの製造に統合することで、銅(Cu)金属のエレクトロマイグレーション及びストレスマイグレーションを改善する方法が供される。本発明の実施例は、NH_x（x≦3）ラジカル及びHラジカルによって、金属層及びlow-k誘電材料を含むパターニングされた基板を処理することで、前記low-k誘電材料に対する前記金属層上でのRu金属キャップ層の選択形成を改善する方法を有する。
（もっと読む）

【課題】たとえ高抵抗の多孔質体を使用することで、電解めっき等の電解処理に伴って、多孔質体が発熱して電解液が上昇したとしても、電解液の液温を所定の値に維持することで、基板面内に均一な電解処理方法を提供する。
【解決手段】アノード５８を内部に収容するとともに、下端開口部を多孔質体５０で閉塞したハウジング４８を有するアノードヘッド４６と、基板保持部３０で保持した基板の被処理面周縁部に接触して該周縁部をシールするシールリング３４及び該周縁部に接触して被処理面に通電するカソード接点３６を有するカソード部３２と、ハウジング４８内に温度が制御された電解液を該電解液が多孔質体５０と接触するように供給して循環させるアノード側液循環ライン７０と、多孔質体５０が基板Ｗと近接した電解処理位置にあるときに該多孔質体５０と基板Ｗとの間に温度が制御された電解液を供給して循環させる基板側液循環ライン７２を有する。 （もっと読む）

【課題】量産性や歩留まりや信頼性を向上可能な半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る窒化物半導体装置の製造方法は、ゲート酸化膜６および層間酸化膜９をエッチングして、ソース領域３表面およびｐ＋コンタクト領域５表面を部分的に露出する第１のコンタクトホール１２を形成すると同時に、層間酸化膜９をエッチングして、ドリフト領域２上側のゲート電極７表面を部分的に露出する第２のコンタクトホール１３を形成する工程を備える。露出されたソース領域３上部およびｐ＋コンタクト領域５上部を熱酸化して第１の酸化膜を形成するとともに、露出されたゲート電極７上部を熱酸化して、第１の酸化膜の膜厚よりも厚い酸化膜１６を形成する工程を備える。酸化膜１６を残しつつ、第１の酸化膜を完全に除去する工程と、Ｎｉ膜１７を成膜する工程と、第１のアニールによりＮｉＳｉ膜１８を形成する工程とを備える。 （もっと読む）