【課題】結晶粒径が均一な金属シリサイド膜、特にチタンシリサイド膜を形成することができる成膜方法を提供すること。
【解決手段】被処理体１のＳｉ含有部分上の自然酸化膜を除去する工程と、被処理体１の自然酸化膜が除去されたＳｉ含有部分上に金属シリサイド膜４を形成する工程とを具備し、金属シリサイド膜４を形成する工程は、最初にプラズマを生成せずに、成膜しようとする金属シリサイド中の金属を含有する金属含有原料ガスを所定時間供給して金属−シリコン結合を生じさせ（ii）、次いで金属含有原料ガスを供給しつつプラズマを生成して当該金属からなる金属膜を成膜し、その際の金属膜とＳｉ含有部分との反応により金属シリサイド膜を形成する（iii）。 （もっと読む）

【課題】電極導体膜を有する半導体装置の信頼性を向上させる。
【解決手段】ｎ型ＭＩＳトランジスタＱｎを形成したシリコン基板１の層間絶縁膜ＩＬにコンタクトホールＣＨを形成し（工程ｓ０３〜工程ｓ０７）、それを埋め込むようにして電極導体膜Ｅ１を形成する（工程ｓ１１〜工程ｓ１４）。電極導体膜Ｅ１は、１〜３μｍの第１導体膜Ｅ１ａと１〜３μｍの第２導体膜Ｅ１ｂとの２回に分けて堆積し（工程ｓ１２、工程ｓ１４）、特に、それぞれを堆積する工程の間ではシリコン基板１を一時待機させ（工程ｓ１３）、また、第１導体膜Ｅ１ａは第２導体膜Ｅ１ｂよりも速い堆積速度で堆積する。 （もっと読む）

【課題】多層配線構造における硼窒化ジルコニウム膜と下地膜との間の密着性を向上させることにより半導体装置の信頼性を向上させた半導体装置の製造装置及び半導体装置の製造方法を提供する。
【解決手段】第１メタルキャップ膜ＭＣ１と第２メタルキャップ膜ＭＣ２とが成膜される際に、まず基板Ｓの表面に水素ラジカルが供給されて、表面処理である微粒子のエッチング処理や未結合手への末端処理、さらには酸化層の還元処理が実行される。そして、この表面処理が基板Ｓに施された後、基板Ｓの表面にＺｒ（ＢＨ_４）_４と励起状態の窒素とが供給されて、第１メタルキャップ膜ＭＣ１及び第２メタルキャップ膜ＭＣ２である硼窒化ジルコニウム膜が成膜される。 （もっと読む）

【課題】ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３、チャネル形成領域１２、ゲート電極４２３、ゲート絶縁膜４３０を備え、ゲート絶縁膜４３０はゲート絶縁膜本体部４３０Ａ及びゲート絶縁膜延在部４３０Ｂから構成されており、ゲート電極を構成する第１層４３１はゲート電極の側面部の途中まで薄膜状に形成されており、第２層の外側層４３２Ａは第１層４３１の上に薄膜状に形成されており、第２層の内側層４３２Ｂは第２層の外側層で囲まれた部分を埋め込んでおり、第３層の外側層４３３Ａは第２層の内側層、外側層、ゲート絶縁膜延在部を覆い、ゲート電極の頂面まで薄膜状に形成されており、第３層の内側層４３３Ｂはゲート電極の残部を占めている。 （もっと読む）

【課題】装置の高いスループットを維持しつつ、バリアメタルの酸化工程の追加や異なる種類のシード層の積層、バリア層の積層等を行い配線の信頼性を向上させる。
【解決手段】薄膜の合金シード層を成長させるチャンバー、または、薄膜のバリアメタルを成長させるチャンバーのうち、最も短いタクト時間のチャンバー数を最も少なくして、あるいは、統一して１台の装置で専用に用い、タクト時間の長い工程のチャンバーを２または、３チャンバー以上にすることにより、薄膜工程のチャンバー間バラツキを無くして、装置のスループットを向上させる。 （もっと読む）

【課題】配線間をCuプラグによって電気的に接続する構成において、Cuプラグとの電気的接続の信頼性が高く、リーク電流が少ない半導体装置、およびその製造方法を提供することを目的とする。
【解決手段】本発明における半導体装置１００は、拡散層４３およびゲート電極４２を形成した半導体基板１と、半導体基板１上に形成された層間絶縁膜５と、層間絶縁膜５を貫通し、拡散層４３およびゲート電極４２上に形成されたコンタクトホール６１と、コンタクトホール６１の内面に形成されたTiバリアメタル層６２と、バリアメタル層６２上に形成されたW、Co、Ru、Ptのいずれかを含むシード層６３と、シード層６３上であってコンタクトホール６１を充填するように形成されたCuプラグ６４と、Cuプラグ６４上に形成された配線層７と、を備える。 （もっと読む）

本発明の実施形態は、露出誘電表面を覆う銅表面上にコバルト層を選択的に形成するプロセスを提供する。一実施形態では、前処理プロセスの間に金属銅表面を形成している間は処理チャンバー内の基板の汚染された銅表面を還元剤にさらすステップと、気相堆積プロセスの間に基板上の誘電表面を露出したままにしながら金属銅表面を覆ってまたは上にコバルトキャッピング層を選択的に形成するために基板をコバルト前駆体ガスにさらすステップと、コバルトキャッピング層および誘電表面を覆ってまたは上に誘電障壁層を堆積させるステップとを包含する、基板上の銅表面をキャッピングするための方法が、提供される。別の実施形態では、堆積−処理サイクルは、気相堆積プロセスを実行した後に後処理プロセスを実行するステップを包含し、その堆積−処理サイクルは、複数のコバルトキャッピング層を形成するために繰り返されてもよい。
（もっと読む）

【課題】微細コンタクト孔の形状寸法を安定させつつ、コンタクト抵抗ばらつきを低減することができる、半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１１上にニッケルを含む金属シリサイド層１２を形成し、その最表面１２ａを窒化した半導体装置を構成する。この構造によれば、金属シリサイド層最表面１２ａの窒化により、金属シリサイド層１２中に存在するシリコンのダングリングボンドと窒素が結合するため、金属シリサイド層１２中への酸素の拡散を抑制することができる。したがって、金属シリサイド層１２の酸化による電気的絶縁を低減できるため、コンタクト抵抗を安定化することができる。 （もっと読む）

【課題】サリサイドプロセスで金属シリサイド層を形成した半導体装置の性能を向上させる。
【解決手段】ゲート絶縁膜７、ゲート電極８ａ，８ｂ、ソース・ドレイン用のｎ^＋型半導体領域９ｂ及びｐ^＋型半導体領域１０ｂを形成してから、半導体基板１上に金属膜及びバリア膜を形成し、第１の熱処理を行って金属膜とゲート電極８ａ，８ｂ、ｎ^＋型半導体領域９ｂおよびｐ^＋型半導体領域１０ｂとを反応させることで、金属膜を構成する金属元素ＭのモノシリサイドＭＳｉからなる金属シリサイド層４１を形成する。その後、バリア膜および未反応の金属膜を除去してから、第２の熱処理を行い金属シリサイド層４１を安定化させる。これ以降、半導体基板１の温度が第２の熱処理の熱処理温度よりも高温となるような処理は行わない。第２の熱処理の熱処理温度は、金属元素ＭのダイシリサイドＭＳｉ_２の格子サイズと半導体基板１の格子サイズが一致する温度よりも低くする。 （もっと読む）

【課題】 基板ホルダーが移動しても、整合状態が大きく変化することなく、インピーダンスの整合状態が維持されることを課題とする。
【解決手段】上記課題を解決するため、本願に係わる基板処理装置は、処理チャンバー、前記処理チャンバー内に位置し、基板を保持するための基板ホルダー、前記基板ホルダーに高周波電力を供給するための高周波電源、前記基板ホルダーと前記高周波電源との電気的に間に位置する整合器及び前記基板ホルダーと前記整合器を一体に移動させる移動機構を有する構成とする。 （もっと読む）

【課題】シリコンエピタキシャル層と配線材料との間でショートが発生しない半導体装置の製造方法、コンタクトプラグの形成においてコンタクトホールの径の拡大を抑制する半導体装置の製造方法、これらの目的を効果的に達成できる半導体製造装置を提供する。
【解決手段】シリコン表面に形成された第１の酸化シリコン膜２と、第１の酸化シリコン膜２とは形成方法の異なる第２の酸化シリコン膜３とを有し、各々の酸化シリコン膜２，３の少なくとも一部が露出して共存するシリコン基板１を前処理する前処理工程を備えた半導体装置の製造方法であって、前記前処理工程は、第１の酸化シリコン膜２を除去して前記シリコン表面を露出させるエッチング工程を有し、前記エッチング工程は、第１の酸化シリコン膜２と第２の酸化シリコン膜３とを同じエッチングレートでエッチングすることを特徴とする。 （もっと読む）

【課題】半導体基板上のサブミクロン構造について、メタライゼーションに先立つ予備洗浄を提供する。
【解決手段】この方法は、酸素、CF4/O2の混合物またはHe/NF3の混合物のような反応性ガスのプラズマからのラジカルを用いてサブミクロン構造を洗浄することを含み、このプラズマは、好ましくは遠隔プラズマ源により発生され、ラジカルは基板が配置されるチャンバーに供給される。サブミクロン構造内に残留する自然酸化物は、好ましくは、第二の工程において水素を含むプラズマからのラジカルで還元される。第一のまたは両方の洗浄工程に続いて、当該構造は、利用可能なメタライゼーション技術によって金属で充填することができる。これは、典型的には、アルミニウム、銅またはタングステンの蒸着に先立って、露出した誘電体表面にバリア／ライナー層を蒸着することを含む。この予備洗浄およびメタライゼーション工程は、入手可能な一貫処理プラットホーム上で行うことができる。 （もっと読む）

【課題】ソース・ドレイン上のシリサイドの異常成長を抑制するとともに、ソース・ドレインの接合深さを浅く保つことができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、Ｎ型ウェル１０３ａ上にゲート絶縁膜１０４およびゲート電極１０５ａを形成する工程と、Ｎ型ウェル１０３ａのうちゲート電極１０５ａの両側方の領域にシリコンよりも大きく、Ｐ型の導電性を示す第１の元素を注入して第１のソース・ドレイン領域１１１ｃを形成する工程と、Ｎ型ウェル１０３ａのうちゲート電極１０５ａの両側方の領域にシリコンより小さく、Ｐ型の導電性を示す第２の元素を注入して第２のソース・ドレイン領域１１１ｄを形成する工程と、ソース・ドレイン領域１１１ａ上に金属シリサイド層１１２を形成する工程とを備えている。 （もっと読む）

【課題】金属シリサイド層の電気的特性のばらつきを低減することにより、半導体素子の信頼性および製造歩留まりを向上させることのできる技術を提供する。
【解決手段】半導体基板１上にニッケル−白金合金膜を形成した後、熱処理温度が２１０〜３１０℃の１回目の熱処理をヒータ加熱装置で行うことで、ニッケル−白金合金膜とシリコンとを反応させて（ＰｔＮｉ）_２Ｓｉ相の白金添加ニッケルシリサイド層３３を形成する。続いて未反応のニッケル−白金合金膜を除去した後、１回目の熱処理よりも熱処理温度が高い２回目の熱処理を行い、ＰｔＮｉＳｉ相の白金添加ニッケルシリサイド層３３を形成する。１回目の熱処理の昇温速度は１０℃／秒以上（例えば３０〜２５０℃／秒）とし、２回目の熱処理の昇温速度は１０℃／秒以上（例えば１０〜２５０℃／秒）とする。 （もっと読む）

【課題】シリコン基板と金属プラグとの接触抵抗を安定に低減することが可能な半導体装置およびその製造方法を提供すること。
【解決手段】本発明は、シリコン基板１０上に層間絶縁膜２０を形成する工程と、層間絶縁膜２０を選択的に異方性エッチングにすることによりコンタクトホール３０を形成する工程と、コンタクトホール３０の底面のシリコン基板１０内をアッシング処理する工程と、アッシング処理の後、コンタクトホール３０の底面を希弗酸処理する工程と、コンタクトホール３０の底面においてシリコン基板１０と電気的に接続する金属プラグを形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】本発明は、コンタクトプラグの高抵抗化を抑制することができ、また当該コンタクトプラグの構成材料のソース・ドレイン領域への拡散が起こらず、かつ簡略な製造プロセスにより作製可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ゲート電極４、第一の層間絶縁膜７、第一のコンタクトプラグ８、第二の層間絶縁膜９および第二のコンタクトプラグ１０を有する。第一の層間絶縁膜７の上面は、ゲート電極４の上面と同じ高さ位置である。第一のコンタクトプラグ８は、第一の層間絶縁膜７の膜厚方向に貫通して形成され、下面においてソース・ドレイン領域５と電気的に接続され、第一の電気抵抗率を有する。第二のコンタクトプラグ１０は、第二の層間絶縁膜９の膜厚方向に貫通して形成され、下面において第一のコンタクトプラグ８の上面と電気的に接続され、第一の電気抵抗率より低い第二の電気抵抗率を有する。 （もっと読む）

【課題】 めっき層が形成される面にニッケル下地層が設けられた配線、端子、電極部材等の被めっき素材表面に所望とする金属のめっきを施す場合、得られた該金属めっき層の剥離や該金属めっき層面のふくれ等の欠陥部分が生じないめっき方法、及びそのために使用されるめっき前処理液を提供すること。
【解決手段】 被めっき素材上に形成されたニッケル下地層の表面を、亜硝酸イオンを含有する少なくとも１種類の無機酸または有機酸からなるめっき前処理液に接触させた後に該下地層の上に金属めっきを施す。特に、前記無機酸または有機酸としてその組成中にハロゲン元素を含まない酸を用い、また、該めっき前処理液中には界面活性剤を含有させるのが好ましい。
【効果】 所望とする金属めっき層との密着性が極めて良好で、該金属めっき層の剥離や金属めっき層表面のふくれ等の欠陥の発生頻度が低減される。 （もっと読む）

本明細書に記載される実施形態は、基板上の自然酸化表面を取り除くと同時に、下層の基板表面をパッシベートするための方法を提供する。一実施形態において、プロセスチャンバ内に、酸化物層を有する基板の位置決めを行い、基板の第１の温度を約８０℃未満に調整し、プロセスチャンバ内において、約１０以上のＮＨ_３／ＮＦ_３モル比を有するアンモニア及び三フッ化窒素を含むガス混合物からクリーニングプラズマを生成し、基板上にクリーニングプラズマを凝縮することを含む方法が提供される。ヘキサフルオロ酸アンモニウムを含む薄膜が、プラズマクリーニングプロセスの間に、自然酸化物から部分的に形成される。本方法は、さらに、プロセスチャンバ内において、約１００℃以上の第２の温度まで基板を加熱しつつ、基板から薄膜を取り除き、その上にパッシベーション表面を形成することを含む。
（もっと読む）

【課題】ゲート電極、ソース電極またはドレイン電極にタングステン膜を用いた半導体装置において、ｎＭＯＳとｐＭＯＳ間での抵抗差を低減可能な半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１４ａ，１４ｂとソース／ドレイン拡散層１６ａ，１６ｂとを有するｎＭＯＳ及びｐＭＯＳを形成し、ゲート電極１４ａ，１４ｂ及びソース／ドレイン拡散層１６ａ，１６ｂ上に、タングステン膜１７を選択的に形成し、タングステン膜１７を覆うように、絶縁膜（エッチングストップシリコン酸化膜１８、シリコン窒化膜１９）を形成し、ｐＭＯＳ領域１２ｂの絶縁膜を除去し、ｐＭＯＳ領域１２ｂのタングステン膜１７上に、タングステン膜２０を選択的に形成する。 （もっと読む）

【課題】 電極間に抵抗成分が生じないｐ電極を有する窒化物半導体装置およびその製造方法を提供する。
【解決手段】 ｐ電極１２は、第１のＰｄ膜１３、Ｔａ膜１４および第２のＰｄ膜１５によって構成され、窒化物半導体から成るｐ型コンタクト層１１上に形成される。第２のＰｄ膜１５上には、パッド電極２２が形成される。第２のＰｄ膜１５は、ｐ電極１２を構成するＴａ膜１４上部全面に形成され、Ｔａ膜１４の酸化を防止する酸化防止膜として機能する。この第２のＰｄ膜１５によって、Ｔａ膜１４が酸化されることを防止することができるので、ｐ電極１２とパッド電極２２との間に生じる抵抗成分を抑制することができる。これによってｐ電極１２とパッド電極２２との接触不良を防ぐことができるので、低抵抗なｐ電極１２を実現することができる。 （もっと読む）