【課題】オーミック特性を有し且つアモルファス構造であるオーミック電極層がｐ型ＳｉＣ半導体の表面に直接積層されているｐ型ＳｉＣ半導体のオーミック電極およびその製造方法をを提供する。
【解決手段】下記式の（I）〜（IV）で示される４つの直線および曲線で囲まれる組成域（但し、ｘ＝０の線上を除く）のＴｉ_{（１−ｘ−ｙ）}Ｓｉ_（ｘ）Ｃ_（ｙ）三元素混合膜からなり、且つアモルファス構造であるオーミック電極層がｐ型ＳｉＣ半導体の表面に直接積層されているｐ型ＳｉＣ半導体のオーミック電極およびその製造方法。（I）ｘ＝０（０．３５≦ｙ≦０．５）（II）ｙ＝１．７７８（ｘ−０．３７５）^２＋０．１（０≦ｘ≦０．３７５）（III）ｙ＝−１．１２０ｘ＋０．５２００（０．１６６７≦ｘ≦０．３７５）（IV）ｙ＝−２．５０４ｘ^２−０．５８２８ｘ＋０．５（０≦ｘ≦０．１６６７） （もっと読む）

【課題】導電性、耐熱性、耐硫化性又は耐セレン化性に優れた電極材料、あるいは、製造工程のいずれかの段階において硫化雰囲気又はセレン化雰囲気に曝される素子の電極として用いることが可能な電極材料、このような電極材料を用いた電極、及び、このような電極材料を用いた素子を提供すること。
【解決手段】少なくともＳｉを含有し、Ｍｏを７０ａｔ％以上含む電極材料、このような電極材料を用いた電極、及び、このような電極材料を電極に用いた素子。Ｓｉ含有量は、１０ａｔ％以下が好ましい。 （もっと読む）

【課題】バリアメタル層を省略して透明画素電極と直接接続させた場合にも低コンタクト抵抗を示し、且つ、表示装置の製造過程における現像液耐食性や剥離液耐食性も高められた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、Ａｌ合金膜は、グループＡに属するＮｉおよび／またはＣｏの元素を０．５原子％以下（０原子％を含まない。）と、Ｇｅを０．２〜２．０原子％と、グループＢに属するＹおよび／またはＺｒの元素を３原子％以下（０原子％を含まない。）とを含有する。 （もっと読む）

マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含み、該アニール工程は、不活性ガスの存在下で前記積層体を加熱する工程を含むことができ、前記積層体はカドミウムおよび錫を含む層を含む。
（もっと読む）

【課題】簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整する。
【解決手段】相補型トランジスタの第１導電型のトランジスタ（１６２）の閾値電圧を変化させる第１の調整用金属を第１導電型のトランジスタ（１６２）および第２導電型のトランジスタ（１６０）に同時に添加し、第２導電型のトランジスタ（１６０）のメタルゲート電極（１１０ａ）上から第１の調整用金属の拡散を抑制する拡散抑制元素を添加する。 （もっと読む）

【課題】液中プラズマを用いて液体のみならず固体をも原料とした皮膜を基材の表面に成膜する方法において、成膜条件の大幅な変更を伴うことなく、所望の割合で固体の原料を含有する皮膜を成膜できる成膜方法を提供する。
【解決手段】本発明の液中プラズマを用いた成膜方法は、第一の原料を含む固体からなるターゲットＴ_１と基材Ｓ_１とを互いに対向させて、第二の原料を含むまたは含まない液体Ｌ_１中に配設する配設工程と、液体Ｌ_１中にスパッタガスＧ_１を供給して少なくともターゲットＴ_１と基材Ｓ_１との間に気相空間Ｖ_１を形成する気相空間形成工程と、気相空間Ｖ_１に少なくともスパッタガスＧ_１のプラズマを発生させるプラズマ発生工程と、を経て、プラズマによりターゲットＴ_１をスパッタリングさせて基材Ｓ_１の表面に少なくとも第一の原料を堆積させる。 （もっと読む）

【課題】アスペクト比の高いホール内に、被覆性の良好な、コンタクト抵抗の低いバリア層を形成する半導体装置の製造方法を提供する。
【解決手段】タンタルまたはタンタルナイトライド等のライナー材料をホール内にスパッタ堆積する。ロングスロースパッタリング、自己イオン化プラズマ（ＳＩＰ）スパッタリング、誘導結合プラズマ（ＩＣＰ）再スパッタリング及びコイルスパッタリングを１つのチャンバ内で組み合わせたリアクタ１５０を使う。ロングスローＳＩＰスパッタリングは、ホール被覆を促進する。ＩＣＰ再スパッタリングは、ホール底部のライナー膜の厚さを低減して、第１のメタル層との接触抵抗を低減する。ＩＣＰコイルスパッタリングは、ＩＣＰ再スパッタリングの間、再スパッタリングによる薄膜化は好ましくないホール開口部に隣接しているような領域上に、保護層を堆積する。 （もっと読む）

【課題】パワーＭＯＳＦＥＴにおいては、アルミニウム系ソース電極下のアルミニウム拡散バリア・メタル膜として、チタンおよび窒化チタンからなるチタン系バリア・メタル膜が広く使用されている。しかし、本願発明者らが検討したところによると、チタン系バリア・メタル膜を使用すると、ウエハの反りが増大して、ウエハ・ハンドリングが困難となり、ウエハ割れやウエハ欠け等の問題が不可避となることが明らかとなった。この傾向は、最小寸法が０．３５マクロ・メートル以下の製品において特に顕著である。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜（ＴｉＷ等のタングステンを主要な成分とする合金膜）をスパッタリング成膜によって形成する際、スパッタリング成膜チャンバの気圧を１．２パスカル以下とするものである。 （もっと読む）

【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ現像液耐性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で透明導電膜と直接接続されるＡｌ合金膜であって、上記Ａｌ合金膜は、グループＡに属するＮｉおよび／またはＣｏの元素を２．０原子％以下（０原子％を含まない）、並びにグループＢに属する少なくとも一種の元素を０．０５〜２．５原子％含み、上記グループＢの元素はＧｄ、Ｎｄ、Ｌａ、Ｙ、Ｓｃ、Ｐｒ、Ｄｙ、Ｃｅ、Ｈｏ、Ｅｒ、Ｔｂ、Ｐｍ、Ｔｍ、Ｙｂ、Ｌｕ、Ｈｆ、Ｚｒ、Ｚｎ、Ｍｇ、Ｔｉ、Ｍｎ、およびＧｅから構成されている。 （もっと読む）

【課題】スパッタリングターゲット及びこれを利用して製造される半導体素子を提供する。
【解決手段】重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。 （もっと読む）

【課題】 パターン加工性が良好でかつその材料コストや製造コストの低廉化が可能な銅合金を用いて電極を形成することを可能とし、かつその電極と半導体層との良好なオーミックコンタクト特性を確保することを可能とする接合電極構造、およびその製造方法ならびにそれに用いられるターゲット材を提供する。
【解決手段】 本発明の実施の形態に係る接合電極構造１０は、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層１上に、銅（Ｃｕ）合金からなる電極２が設けられた接合電極構造１０であって、半導体層１と電極２との界面に、その界面付近の半導体層１自体や電極２自体の熱拡散領域からなるオーミックコンタクト層３を備えている。 （もっと読む）

【課題】 特定の金属を含有する透明導電材料を画素電極、透明電極に使用することにより、バリヤーメタル等を堆積するための工程が不要な簡略化されたＴＦＴ（薄膜トランジスタ）基板の製造方法を提供することである。
【解決手段】 酸化インジウムを主成分とし、Ｗ、Ｍｏ、Ｎｂ、Ｎｉ、Ｐｔ、Ｐｄからなる第１金属群Ｍ１から選ばれた１種又は２種以上の金属又はその金属の酸化物と、ランタノイド系金属からなる第２金属群Ｍ２から選ばれた１種又は２種以上の金属の酸化物と、を含むスパッタリングターゲットを利用して、透明導電膜を作製する。この透明導電膜を画素電極として利用することによって、ソース電極７等との接触抵抗を小さく抑えることができる。更に、バリヤーメタル等を用いる必要がなくなったため、バリヤーメタル等を堆積する工程をなくすことができ、ＴＦＴ基板の製造工程が簡略化される。 （もっと読む）

【課題】特に軽元素ターゲットを用いたスパッタリングにおいて、ターゲット材料利用効率を向上させ、ダストや異常放電を抑制することを可能とするスパッタリング装置の提供を課題とする。
【解決手段】ターゲット裏面に設置される磁気回路を、磁化方向が概略前記ターゲット面に平行な方向に設置される磁石ユニットからなる構成とすると共に、バッキングプレートの厚みを周辺部より中央部の方を薄くすることにより、中央部の磁石をターゲットに近づけ、前記磁気回路のなかで、ターゲット面と平行に磁化された磁石ユニットのうちターゲットの中心近傍に設置された磁石ユニットとターゲット表面の距離をよりターゲット表面に近づけることにより、ターゲット上の広範囲にわたってプラズマを発生させることが可能である。 （もっと読む）

【課題】Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、ガラス基板との密着性に優れると共に、エッチング時にアンダーカットを生じることなく良好にテーパ状にエッチングできるＣｕ合金膜を提供する。
【解決手段】ガラス基板と直接接触する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、該基板と直接接触する第一層と該第一層上に形成される第二層とを含み、前記第一層が、窒素を０．４原子％以上５．０原子％未満含むと共に、Ｎｉ、Ａｌ、Ｚｎ、ＭｎおよびＦｅよりなる群から選択される１種以上の元素（Ｘ元素）を０．１原子％以上０．５原子％以下、および／または、Ｇｅ、Ｈｆ、Ｎｂ、ＭｏおよびＷよりなる群から選択される１種以上の元素（Ｚ元素）を０．１原子％以上０．３原子％以下含むものであり、かつ前記第一層の膜厚が２ｎｍ以上１００ｎｍ以下であることを特徴とする表示装置用Ｃｕ合金膜。 （もっと読む）

【課題】ターゲットの利用率を十分に向上させ、且つ、プラズマダメージを十分に抑制する。
【解決手段】複数の貫通孔が形成されているコリメート板を介してスパッタを行うことにより、ゲート絶縁膜及びゲート電極を有する半導体素子上に金属膜を形成する金属膜形成工程（ステップＳ１）を備える。この金属膜形成工程では、貫通孔のアスペクト比（貫通孔の深さ／貫通孔の開口径）が１／６以上２／３以下であるコリメート板を用いる。金属膜形成工程を、半導体装置のシリサイド形成工程で行う。半導体素子のアンテナ比を４５０００以下とする。アスペクト比をコリメート板の中央部から外周部に向けて徐々に小さくし、コリメート板の最外周部ではアスペクト比を１／２以下とする。 （もっと読む）

【課題】Ｃｕ系材料の特徴である低電気抵抗を維持しつつ、絶縁膜を構成するＳｉＮ膜や半導体膜におけるＳｉＮ層との密着性に優れると共に、エッチング時に良好にテーパ状にエッチングできるＣｕ合金膜を提供する。
【解決手段】絶縁膜および／または半導体膜と直接接触する表示装置用Ｃｕ合金膜であって、該Ｃｕ合金膜は、上記ＳｉＮ膜やＳｉＮ層と直接接触する第一層と、該第一層上に形成される第二層とを含み、前記第一層は、窒素を０．４原子％以上５．０原子％未満含むと共に、Ｎｉ、Ａｌ、Ｚｎ、ＭｎおよびＦｅよりなる群から選択される１種以上の元素（Ｘ元素）を０．１〜０．５原子％、および／または、Ｇｅ、Ｈｆ、Ｎｂ、ＭｏおよびＷよりなる群から選択される１種以上の元素（Ｚ元素）を０．１〜０．３原子％含み、かつ前記第一層の膜厚が２〜１００ｎｍである表示装置用Ｃｕ合金膜。 （もっと読む）

【課題】製造コストが低い配線構造の製造方法、及び配線構造を提供する。
【解決手段】本発明に係る配線構造の製造方法は、基板１０を準備する基板準備工程と、基板１０上に半導体層を形成する半導体層形成工程と、半導体層上にドーパントを含むドーパント含有半導体層を形成するドーパント含有半導体層形成工程と、ドーパント含有半導体層の表面を、水分子を含ませた酸化性ガス雰囲気中で加熱することにより、ドーパント含有半導体層の表面に酸化層を形成する酸化層形成工程と、酸化層上に合金層を形成する合金層形成工程と、合金層上に配線層を形成する配線層形成工程とを備える。 （もっと読む）

【課題】 平面表示装置等の配線膜のプロセス温度域での低抵抗化が可能であるとともに、ガラス基板やＳｉ層、ＳｉＮ_Ｘ保護膜層との密着性に優れる酸素含有Ｃｕ合金膜の製造方法を提供する。
【解決手段】 添加元素としてＢを０．１〜１．０原子％、さらにＢと化合物を発現する元素の少なくとも１種類以上を０．１〜２．０原子％含み、残部Ｃｕおよび不可避的不純物からなるＣｕ合金ターゲットを用いてＡｒおよび酸素ガスを導入した雰囲気中でスパッタリングし、酸素含有Ｃｕ合金膜を得ることを特徴とする酸素含有Ｃｕ合金膜の製造方法である。 （もっと読む）

【課題】 平面表示装置等の配線膜のプロセス温度域で、低抵抗化が可能であるとともに、ガラス基板やＳｉ層への密着性が良好で、かつＳｉ拡散バリア性を有するＣｕ系配線膜を形成するために使用されるスパッタリングターゲットを提供する。
【解決手段】 Ｃｕと添加元素と酸素の総和を１００原子％とした時に、添加元素としてＢを０．１〜１．０原子％、さらにＢと化合物を発現する元素の少なくとも１種類以上を０．１〜２．０原子％含むとともに、酸素を３．０〜１０原子％含有し、残部がＣｕと不可避的不純物からなるスパッタリングターゲットである。 （もっと読む）

【課題】Ａｌ合金膜とＴＦＴの半導体層との間のバリアメタル層を省略可能な新規のＳｉダイレクトコンタクト技術を提供する。詳細には、Ａｌ合金膜をＴＦＴの半導体層と直接接続しても、ＡｌとＳｉの相互拡散を防止でき、良好なＴＦＴ特性が得られると共に、ＴＦＴの製造工程でＡｌ合金膜に約１００〜３００℃の熱履歴が加わった場合でも、低い電気抵抗と優れた耐熱性が得られる新規なＳｉダイレクトコンタクト技術を提供する。
【解決手段】本発明の表示装置用Ａｌ合金膜は、表示装置の基板上で、薄膜トランジスタの半導体層と直接接続されるＡｌ合金膜であって、上記Ａｌ合金膜は、Ｇｅを０．１〜４原子％；Ｌａ、ＧｄおよびＮｄよりなる群から選ばれる少なくとも１種を０．１〜１原子％；並びにＴａ、Ｎｂ、Ｒｅ、ＺｒおよびＴｉよりなる群から選ばれる少なくとも１種を含有する。 （もっと読む）