スパッタリングターゲット及びこれを利用して製造される半導体素子
【課題】スパッタリングターゲット及びこれを利用して製造される半導体素子を提供する。
【解決手段】重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。
【解決手段】重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲットであり、また、バリア層と、バリア層上のシード層と、シード層上の導電層と、を備え、導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スパッタリングターゲット及びこれを利用して製造される半導体素子に係り、さらに詳細には、低い比抵抗を有する合金薄膜を製造するためのスパッタリングターゲット及びこれを利用して製造される半導体素子に関する。
【背景技術】
【０００２】
ゲートラインの線幅が縮小することによって、ゲートラインの抵抗は、急増する。したがって、半導体素子で集積度の上昇及びデザインルールの減少によって急増する導電ラインの抵抗を減らすために、導電ラインを構成する物質の比抵抗を減少させることが要求されている。
【０００３】
一般的に、導電ラインを形成するために形成される導電層薄膜としてドーピングされたポリシリコンが広く利用されてきた。また、ポリシリコンの長所を利用しつつ、電気抵抗値を減らすために、多様な方法が試みられている。すなわち、ポリシリコン上に金属硅化物（例えば、ＷＳｉ２、ＴｉＳｉ２、ＴａＳｉ２、ＭｏＳｉ２）を堆積させたポリサイド構造、金属及びシリコンのアニーリングによるシリサイド構造、純粋な金属硅化物や窒化物を使用する構造または直接金属を使用した構造が試みられている。また、半導体素子の速度をさらに改善するために、金属ゲートが導入されている。
【０００４】
半導体素子において、集積度の上昇及びデザインルールの減少がさらに進められることによって、同一または優れた電気的特性を得るために、半導体素子の厚さが増加されうる。しかし、半導体素子の厚さの増加は、半導体素子間の干渉によって動作速度を低下させうる。したがって、半導体素子の厚さを増加させずにも、同一または優れた電気的特性を得られるように、比抵抗がさらに低い導電ラインを形成できる導電層薄膜に対する要求が増大している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、比抵抗の低い導電層薄膜を形成できるスパッタリングターゲットを提供することである。
【０００６】
また、本発明が解決しようとする他の課題は、比抵抗の低い導電層薄膜を備える半導体素子を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するための本発明の一形態によるスパッタリングターゲットは、重量％として０．０１％以上から１％未満のニッケル（Ｎｉ）、及び残部としてタングステン（Ｗ）及びその他の不回避な不純物で構成される。
【０００８】
前記スパッタリングターゲットは、半導体素子のゲートパターンの一部を形成するためのものでありうる。
【０００９】
前記スパッタリングターゲットは、半導体素子のビットラインパターンの一部を形成するためのものでありうる。
【００１０】
前記スパッタリングターゲットは、半導体素子のコンタクトプラグパターンの一部を形成するためのものでありうる。
【００１１】
前記スパッタリングターゲットは、半導体素子の配線パターンの一部を形成するためのものでありうる。
【００１２】
前記他の課題を達成するための本発明の他の形態による半導体素子は、バリア層、前記バリア層上のシード層及び前記シード層上の導電層を備え、前記導電層は、重量％として０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える。
【００１３】
前記タングステンとニッケルとの合金薄膜は、タングステンとニッケルとの合金を含むスパッタリングターゲットを利用した物理的気相堆積方法によって形成されうる。
【００１４】
前記タングステンとニッケルとの合金薄膜は、結晶構造が柱状晶構造でありうる。
【００１５】
前記バリア層は、チタン、窒化チタンまたはこれらの組合わせでありうる。
【００１６】
前記シード層は、タングステンシリサイドでありうる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態によるスパッタリングターゲットを利用して、タングステンとニッケルとの（以下、Ｗ−Ｎｉ）合金薄膜を形成する形状を示す概略図である。
【図２】本発明の実施形態によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【図３】本発明の実施形態の変形によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【図４Ａ】本発明の実施形態と比較するためのタングステン薄膜（Ｗ薄膜）の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図４Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜のＴＥＭ写真である。
【図５】本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜とのＸＲＤ（Ｘｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ）測定結果を示すグラフである。
【図６】図５をＷ（１００）ピークを中心に拡大したグラフである。
【図７Ａ】本発明の実施形態と比較するためのタングステン薄膜の断面を撮影した走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図７Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜の断面を撮影したＳＥＭ写真である。
【図８Ａ】本発明の実施形態と比較するためのタングステン薄膜の断面グレーン構造を示す概略図である。
【図８Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜の断面グレーン構造を示す概略図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態によるスパッタリングターゲット及び半導体素子を、添付した図面を参照して詳細に説明するが、本発明は下記の実施形態に限定されず、当業者ならば、本発明の技術的思想を逸脱しない範囲内で本発明を多様な他の形態に具現できる。すなわち、特定の構造的ないし機能的な説明は、単に、本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は、多様な形態に実施され、本文に説明された実施形態に限定されると解釈されるものではない。本文に説明された実施形態によって限定されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物が含まれるものと理解されたい。
【００１９】
ある構成要素が他の構成要素に“連結されて”いるか、または“接して”いると述べられた時には、その他の構成要素に直接的に連結されているか、または接している場合もあるが、中間に他の構成要素が存在することもあると理解されたい。一方、ある構成要素が他の構成要素に“直接連結されて”いるか、または“直接接して”いると述べられた時には、中間に他の構成要素が存在しないと理解されたい。構成要素間の関係を説明する他の表現、すなわち“〜間に”と“直ちに〜間に”または“〜に隣接する”と“〜に直接隣接する”も同様に解釈されたい。
【００２０】
本出願で使用した用語は、単に、特定の実施形態を説明するために使われたものであり、本発明を限定しようとする意図はない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本出願で、“含む”または“備える”の用語は、実施された特徴、数字、段階、動作、構成要素またはこれらを組合わせたものが存在することを指称しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、またはこれらを組合わせたものの存在または付加可能性を予め排除するものではないと理解されたい。
【００２１】
特に定義されない限り、技術的または科学的な用語を含めて、ここで使われるすべての用語は、当業者によって一般的に理解されるものと同じ意味を有する。一般的に使われる辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈され、本出願で明白に定義しない限り、理想的であるか、または過度に形式的な意味と解釈されない。
【００２２】
図１は、本発明の実施形態によるスパッタリングターゲットを利用して、タングステンとニッケルとの（以下、Ｗ−Ｎｉという）合金薄膜を形成する形状を示す概略図である。
【００２３】
図１を参照すれば、スパッタリングターゲット５０は、Ｗ−Ｎｉ合金薄膜を形成するためにスパッタリング装置１に装着されうる。スパッタリングターゲット５０は、重量％で０．０１％以上から１％未満のＮｉ（ニッケル）と、残部がＷ（タングステン）及びその他の不回避な不純物とで構成されうる。以下で、例えば、ｘ％のＮｉを含むＷ−Ｎｉ合金という場合、これは、ｘ％のＮｉ、及び残部としてＷ及びその他の不回避な不純物とで構成されるＷ−Ｎｉ合金を意味する。スパッタリングターゲット５０は、例えば、ＷとＮｉとを重量比によって混合した後に高熱処理して形成するか、Ｗ−Ｎｉ合金粉末を高熱処理して形成しうる。
【００２４】
スパッタリングターゲット５０は、スパッタリング装置１に装着され、基板１０上にＷ−Ｎｉ合金薄膜を形成しうる。例えば、スパッタリング装置１は、チャンバ内に基板１０を載置させるサセプタ３０と、基板１０にＷ−Ｎｉ合金薄膜を形成するためのスパッタリングターゲット５０が装着されるバッキングプレート２０とを備えて構成されうる。
【００２５】
このようなスパッタリング装置１は、サセプタ３０とバッキングプレート２０とに直流電圧を印加し、チャンバ１のガス注入管２にアルゴンガスを注入すれば、サセプタ３０とバッキングプレート２０との間には、プラズマが形成されうる。このアルゴンガスのイオンは、バッキングプレート２０のスパッタリングターゲット５０に衝突し、スパッタリングターゲット５０では、ＷとＮｉとが放出されて、基板１０に付着されうる。これを通じて、基板１０上にＷ−Ｎｉ合金薄膜を堆積できる。その後、ガス排出管３から残りのアルゴンガスと副産物ガスとを排出できる。
【００２６】
ここで、サセプタ３０は、陽極の機能を行い、バッキングプレート２０は、陰極の機能を行える。
【００２７】
図２は、本発明の実施形態によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【００２８】
図２を参照すれば、基板１００上に絶縁層１１０が提供されうる。基板１００は、例えば、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウム−砒素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレイ用ガラス基板で形成されうる。基板１００には、例えば、多様な種類の能動素子または受動素子のような半導体素子の形成に必要な単位素子（図示せず）が形成されている。また、前記単位素子を分離するための素子分離膜（図示せず）が形成されている。例えば、前記素子分離膜は、シリコン部分酸化（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程またはシャロートレンチ素子分離（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程によって形成されうる。前記単位素子を覆っている層間絶縁膜（図示せず）が基板１０に形成されている。また、基板１０には、前記層間絶縁膜を通じて前記単位素子に電気的に連結可能な導電領域（図示せず）が形成されている。また、前記単位素子または前記導電領域を連結する導電ライン（図示せず）が形成されている。絶縁層１１０は、酸化物、窒化物、または酸化物及び窒化膜を備える絶縁物質で形成されうる。
【００２９】
絶縁層１１０上には、バリア層１２０とシード層１３０とが形成されうる。バリア層１２０は、例えば、チタン、窒化チタン（ＴｉＮ）またはこれらの組合わせでありうる。バリア層１２０は、例えば、１００Åの厚さに形成されうる。次いで、バリア層１２０上にシード層１３０を形成できる。シード層１３０は、例えば、タングステンシリサイド（ＷＳｉｘ）でありうる。シード層１３０は、例えば、５０Åの厚さに形成されうる。
【００３０】
バリア層１２０とシード層１３０とは、例えば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で形成できる。シード層１３０としてタングステンシリサイドを堆積する場合、ソースガスとしてシリコンが含まれているガス、例えば、モノシラン（ＳｉＨ４）またはジクロロシラン（ＳｉＣｌ２Ｈ２）とフッ化タングステン（ＷＦ６）とを使用できる。
【００３１】
導電層２００は、シード層１３０上に直接接して形成されうる。導電層２００は、Ｗ−Ｎｉ合金薄膜でありうる。以下では、説明の便宜上、‘導電層’または‘Ｗ−Ｎｉ合金薄膜’を混用して使用する。シード層１３０としてタングステンシリサイドを形成した後、導電層２００としてＷ−Ｎｉ合金薄膜を形成すれば、Ｗ−Ｎｉ合金薄膜の堆積速度及び特性を向上させうる。導電層２００は、スパッタリングターゲットを利用したスパッタリング方法によって堆積できる。すなわち、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成された前記スパッタリングターゲットを利用した物理的気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法、例えば、スパッタリング方法を使用して、Ｗ−Ｎｉ合金薄膜の導電層２００を形成できる。したがって、導電層２００は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）でありうる。以後、Ｗ−Ｎｉ合金薄膜の導電層２００の内部に含まれたＮｉ原子が拡散されるように熱処理を加えることができる。
【００３２】
以後、導電層２００をフォトリソグラフィ工程とエッチング工程とを通じて導電パターン（図示せず）で形成できる。前記導電パターンは、例えば、半導体素子のゲートパターンの一部でありうる。また、前記導電パターンは、半導体素子のビットラインパターンの一部でありうる。また、前記導電パターンは、半導体素子の配線パターンの一部でありうる。
【００３３】
図３は、本発明の実施形態の変形によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【００３４】
図３を参照すれば、基板１０２上にホールを有する絶縁層１１２が提供されうる。前記ホールは、絶縁層１１２を構成する絶縁物質層（図示せず）を形成した後に、エッチング工程を通じて形成されうる。前記ホールによって基板１０２の一部が露出されうる。ホールを有する絶縁層１１２の上面、前記ホールの内面及び前記ホールによって露出される基板１０２上には、バリア層１２２とシード層１３２とが形成されうる。導電層２０２は、シード層１３２上に直接接して形成されうる。導電層２０２は、Ｗ−Ｎｉ合金薄膜でありうる。導電層２０２は、スパッタリングターゲットを利用したＰＶＤ法、例えば、スパッタリング方法によって堆積されうる。すなわち、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成された前記スパッタリングターゲットを使用したスパッタリング方法を使用して、Ｗ−Ｎｉ合金薄膜の導電層２０２を形成できる。したがって、導電層２０２は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）でありうる。
【００３５】
以後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法を通じて、前記ホールの内部にのみ導電層２０２の一部を残し、前記ホールの内部にのみ残っている導電層２０２の一部は、半導体素子のコンタクトプラグパターンの一部でありうる。これを通じて、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）で、前記ホールを埋め込むコンタクトプラグパターンを形成できる。したがって、Ｗ−Ｎｉ合金薄膜で形成したコンタクトプラグパターンは、基板１０２に連結されうる。
【００３６】
したがって、Ｗ−Ｎｉ合金薄膜で、半導体素子内の多様な導電性配線を形成できる。例えば、ゲートパターンの一部、ビットラインパターンの一部、配線パターンの一部またはコンタクトプラグパターンの一部にＷ−Ｎｉ合金薄膜を使用できる。また、ビアプラグ及びその他の導電性パターンにも使われることは明らかである。
【００３７】
図４Ａは、本発明の実施形態と比較するためのタングステン薄膜（Ｗ薄膜）の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、図４Ｂは、本発明の実施形態によるＷ−Ｎｉ合金薄膜のＴＥＭ写真である。図４Ｂに示されたＷ−Ｎｉ合金薄膜は、重量比で約１％のＮｉを含むように形成した後、熱処理を行った。
【００３８】
図４Ａ及び図４Ｂを参照すれば、タングステン薄膜よりＷ−Ｎｉ合金薄膜のグレーンサイズがはるかに大きいことが確認できる。図４Ａに示したように、タングステン薄膜の場合、約１００ｎｍ以下の相対的に小さなグレーンサイズを有することが確認できる。しかし、図４Ｂに示したように、Ｗ−Ｎｉ合金薄膜の場合、平均１８５ｎｍの相対的に大きいグレーンサイズを有することが確認できる。これは、熱処理中にＷ−Ｎｉ合金薄膜内に存在するＮｉ原子がＷのグレーン境界に拡散させることによって、Ｗのグレーン成長を誘発するためであると分かる。これは、Ｎｉ原子がグレーン境界エネルギーを減少させる特性のために発生することであり、Ｗのグレーンサイズが増大すれば、比抵抗が減少しうる。したがって、Ｎｉ原子によってＷ−Ｎｉ合金薄膜の比抵抗をタングステン薄膜より減少させうる。また、Ｎｉ原子によってグレーン成長が発生するためには、Ｗ−Ｎｉ合金薄膜内においてＮｉが重量％で０．０１以上でなければならない。但し、Ｎｉ原子が過度に多い場合には、電荷移動を分散させる不純物の役割を行い得る。したがって、０．０１％以上から１％未満のＮｉを含むＷ−Ｎｉ合金薄膜は、タングステン薄膜に比べて大きいグレーンサイズを有するので、タングステン薄膜に比べて、比抵抗の減少効果を有するということが分かる。
【００３９】
図５は、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜のＸＲＤ（Ｘｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ）測定結果とを示したグラフである。
【００４０】
図５を参照すれば、タングステン薄膜のＸＲＤ測定結果（Ｗ）は、Ｗ（１００）ピークのみが現れるが、Ｗ−Ｎｉ合金薄膜のＸＲＤ測定結果（Ｗ−Ｎｉ）は、Ｗ（１００）及びＷ（２００）ピークが共に現れるということが分かる。したがって、Ｗ−Ｎｉ合金薄膜は、Ｗ（１００）上とＷ（２００）上とに共に存在するということが分かる。
【００４１】
図６は、図５をＷ（１００）ピークを中心に拡大したグラフである。
【００４２】
図６を参照すれば、タングステン薄膜のＸＲＤ測定結果（Ｗ）に比べて、Ｗ−Ｎｉ合金薄膜のＸＲＤ測定結果（Ｗ−Ｎｉ）で、Ｗ（１００）ピークの半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が縮小するということが分かる。このようなピークの半値全幅が縮小することは、グレーンサイズがさらに大きいということを意味するので、Ｗ−Ｎｉ合金薄膜がタングステン薄膜に比べてグレーン成長が起きたことが確認できる。
【００４３】
図７Ａ及び図７Ｂは、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜との断面を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真である。
【００４４】
図７Ａ及び図７Ｂを参照すれば、タングステン薄膜のＳＥＭ写真（Ｗ）では、グレーンサイズが相対的に小さく、完全な柱状晶（ｃｏｌｕｍｎａｒ）構造を有しないことが分かる。しかし、Ｗ−Ｎｉ合金薄膜のＳＥＭ写真（Ｗ−Ｎｉ）では、グレーンサイズが相対的に大きく、柱状晶構造、すなわち、柱状を有することが分かる。したがって、半導体素子での使用に適した厚さを有するＷ−Ｎｉ合金薄膜は、グレーンが基板の上面に対して垂直方向に一つのグレーンに形成され、これは、全体的な抵抗減少につながりうる。
【００４５】
図８Ａ及び図８Ｂは、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜との断面グレーン構造を示した概略図である。
【００４６】
図８Ａ及び図８Ｂを参照すれば、タングステン薄膜の断面図（Ｗ）で見るグレーンサイズは、相対的に小さく、完全な柱状晶構造を有さない可能性もある。したがって、タングステン薄膜は、相対的に高い比抵抗を有することが分かる。一方、Ｗ−Ｎｉ合金薄膜の断面図（Ｗ−Ｎｉ）で見るグレーンサイズは、相対的に大きく、完全な柱状晶構造を有しうる。また、前述したように、Ｎｉ原子による電荷移動を分散させる不純物の役割を最小化するように、Ｗ−Ｎｉ合金薄膜のＮｉ原子の含量を重量％で０．０１％以上から１％未満にすれば、相対的に低い比抵抗を有させうる。
【産業上の利用可能性】
【００４７】
本発明のスパッタリングターゲット及びこれを利用して製造される半導体素子は、半導体製造分野に効果的に適用可能である。
【符号の説明】
【００４８】
１ スパッタリング装置
２ ガス注入管
３ ガス排出管
１０ 基板
２０ バッキングプレート
３０ サセプタ
５０ スパッタリングターゲット
１００ 基板
１１０ 絶縁層
１２０ バリア層
１３０ シード層
２００ 導電層
【技術分野】
【０００１】
本発明は、スパッタリングターゲット及びこれを利用して製造される半導体素子に係り、さらに詳細には、低い比抵抗を有する合金薄膜を製造するためのスパッタリングターゲット及びこれを利用して製造される半導体素子に関する。
【背景技術】
【０００２】
ゲートラインの線幅が縮小することによって、ゲートラインの抵抗は、急増する。したがって、半導体素子で集積度の上昇及びデザインルールの減少によって急増する導電ラインの抵抗を減らすために、導電ラインを構成する物質の比抵抗を減少させることが要求されている。
【０００３】
一般的に、導電ラインを形成するために形成される導電層薄膜としてドーピングされたポリシリコンが広く利用されてきた。また、ポリシリコンの長所を利用しつつ、電気抵抗値を減らすために、多様な方法が試みられている。すなわち、ポリシリコン上に金属硅化物（例えば、ＷＳｉ２、ＴｉＳｉ２、ＴａＳｉ２、ＭｏＳｉ２）を堆積させたポリサイド構造、金属及びシリコンのアニーリングによるシリサイド構造、純粋な金属硅化物や窒化物を使用する構造または直接金属を使用した構造が試みられている。また、半導体素子の速度をさらに改善するために、金属ゲートが導入されている。
【０００４】
半導体素子において、集積度の上昇及びデザインルールの減少がさらに進められることによって、同一または優れた電気的特性を得るために、半導体素子の厚さが増加されうる。しかし、半導体素子の厚さの増加は、半導体素子間の干渉によって動作速度を低下させうる。したがって、半導体素子の厚さを増加させずにも、同一または優れた電気的特性を得られるように、比抵抗がさらに低い導電ラインを形成できる導電層薄膜に対する要求が増大している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、比抵抗の低い導電層薄膜を形成できるスパッタリングターゲットを提供することである。
【０００６】
また、本発明が解決しようとする他の課題は、比抵抗の低い導電層薄膜を備える半導体素子を提供することである。
【課題を解決するための手段】
【０００７】
前記課題を達成するための本発明の一形態によるスパッタリングターゲットは、重量％として０．０１％以上から１％未満のニッケル（Ｎｉ）、及び残部としてタングステン（Ｗ）及びその他の不回避な不純物で構成される。
【０００８】
前記スパッタリングターゲットは、半導体素子のゲートパターンの一部を形成するためのものでありうる。
【０００９】
前記スパッタリングターゲットは、半導体素子のビットラインパターンの一部を形成するためのものでありうる。
【００１０】
前記スパッタリングターゲットは、半導体素子のコンタクトプラグパターンの一部を形成するためのものでありうる。
【００１１】
前記スパッタリングターゲットは、半導体素子の配線パターンの一部を形成するためのものでありうる。
【００１２】
前記他の課題を達成するための本発明の他の形態による半導体素子は、バリア層、前記バリア層上のシード層及び前記シード層上の導電層を備え、前記導電層は、重量％として０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える。
【００１３】
前記タングステンとニッケルとの合金薄膜は、タングステンとニッケルとの合金を含むスパッタリングターゲットを利用した物理的気相堆積方法によって形成されうる。
【００１４】
前記タングステンとニッケルとの合金薄膜は、結晶構造が柱状晶構造でありうる。
【００１５】
前記バリア層は、チタン、窒化チタンまたはこれらの組合わせでありうる。
【００１６】
前記シード層は、タングステンシリサイドでありうる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態によるスパッタリングターゲットを利用して、タングステンとニッケルとの（以下、Ｗ−Ｎｉ）合金薄膜を形成する形状を示す概略図である。
【図２】本発明の実施形態によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【図３】本発明の実施形態の変形によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【図４Ａ】本発明の実施形態と比較するためのタングステン薄膜（Ｗ薄膜）の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図４Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜のＴＥＭ写真である。
【図５】本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜とのＸＲＤ（Ｘｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ）測定結果を示すグラフである。
【図６】図５をＷ（１００）ピークを中心に拡大したグラフである。
【図７Ａ】本発明の実施形態と比較するためのタングステン薄膜の断面を撮影した走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図７Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜の断面を撮影したＳＥＭ写真である。
【図８Ａ】本発明の実施形態と比較するためのタングステン薄膜の断面グレーン構造を示す概略図である。
【図８Ｂ】本発明の実施形態によるＷ−Ｎｉ合金薄膜の断面グレーン構造を示す概略図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態によるスパッタリングターゲット及び半導体素子を、添付した図面を参照して詳細に説明するが、本発明は下記の実施形態に限定されず、当業者ならば、本発明の技術的思想を逸脱しない範囲内で本発明を多様な他の形態に具現できる。すなわち、特定の構造的ないし機能的な説明は、単に、本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は、多様な形態に実施され、本文に説明された実施形態に限定されると解釈されるものではない。本文に説明された実施形態によって限定されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物が含まれるものと理解されたい。
【００１９】
ある構成要素が他の構成要素に“連結されて”いるか、または“接して”いると述べられた時には、その他の構成要素に直接的に連結されているか、または接している場合もあるが、中間に他の構成要素が存在することもあると理解されたい。一方、ある構成要素が他の構成要素に“直接連結されて”いるか、または“直接接して”いると述べられた時には、中間に他の構成要素が存在しないと理解されたい。構成要素間の関係を説明する他の表現、すなわち“〜間に”と“直ちに〜間に”または“〜に隣接する”と“〜に直接隣接する”も同様に解釈されたい。
【００２０】
本出願で使用した用語は、単に、特定の実施形態を説明するために使われたものであり、本発明を限定しようとする意図はない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本出願で、“含む”または“備える”の用語は、実施された特徴、数字、段階、動作、構成要素またはこれらを組合わせたものが存在することを指称しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、またはこれらを組合わせたものの存在または付加可能性を予め排除するものではないと理解されたい。
【００２１】
特に定義されない限り、技術的または科学的な用語を含めて、ここで使われるすべての用語は、当業者によって一般的に理解されるものと同じ意味を有する。一般的に使われる辞書に定義されているような用語は、関連技術の文脈上有する意味と一致する意味を有すると解釈され、本出願で明白に定義しない限り、理想的であるか、または過度に形式的な意味と解釈されない。
【００２２】
図１は、本発明の実施形態によるスパッタリングターゲットを利用して、タングステンとニッケルとの（以下、Ｗ−Ｎｉという）合金薄膜を形成する形状を示す概略図である。
【００２３】
図１を参照すれば、スパッタリングターゲット５０は、Ｗ−Ｎｉ合金薄膜を形成するためにスパッタリング装置１に装着されうる。スパッタリングターゲット５０は、重量％で０．０１％以上から１％未満のＮｉ（ニッケル）と、残部がＷ（タングステン）及びその他の不回避な不純物とで構成されうる。以下で、例えば、ｘ％のＮｉを含むＷ−Ｎｉ合金という場合、これは、ｘ％のＮｉ、及び残部としてＷ及びその他の不回避な不純物とで構成されるＷ−Ｎｉ合金を意味する。スパッタリングターゲット５０は、例えば、ＷとＮｉとを重量比によって混合した後に高熱処理して形成するか、Ｗ−Ｎｉ合金粉末を高熱処理して形成しうる。
【００２４】
スパッタリングターゲット５０は、スパッタリング装置１に装着され、基板１０上にＷ−Ｎｉ合金薄膜を形成しうる。例えば、スパッタリング装置１は、チャンバ内に基板１０を載置させるサセプタ３０と、基板１０にＷ−Ｎｉ合金薄膜を形成するためのスパッタリングターゲット５０が装着されるバッキングプレート２０とを備えて構成されうる。
【００２５】
このようなスパッタリング装置１は、サセプタ３０とバッキングプレート２０とに直流電圧を印加し、チャンバ１のガス注入管２にアルゴンガスを注入すれば、サセプタ３０とバッキングプレート２０との間には、プラズマが形成されうる。このアルゴンガスのイオンは、バッキングプレート２０のスパッタリングターゲット５０に衝突し、スパッタリングターゲット５０では、ＷとＮｉとが放出されて、基板１０に付着されうる。これを通じて、基板１０上にＷ−Ｎｉ合金薄膜を堆積できる。その後、ガス排出管３から残りのアルゴンガスと副産物ガスとを排出できる。
【００２６】
ここで、サセプタ３０は、陽極の機能を行い、バッキングプレート２０は、陰極の機能を行える。
【００２７】
図２は、本発明の実施形態によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【００２８】
図２を参照すれば、基板１００上に絶縁層１１０が提供されうる。基板１００は、例えば、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウム−砒素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレイ用ガラス基板で形成されうる。基板１００には、例えば、多様な種類の能動素子または受動素子のような半導体素子の形成に必要な単位素子（図示せず）が形成されている。また、前記単位素子を分離するための素子分離膜（図示せず）が形成されている。例えば、前記素子分離膜は、シリコン部分酸化（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程またはシャロートレンチ素子分離（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）工程によって形成されうる。前記単位素子を覆っている層間絶縁膜（図示せず）が基板１０に形成されている。また、基板１０には、前記層間絶縁膜を通じて前記単位素子に電気的に連結可能な導電領域（図示せず）が形成されている。また、前記単位素子または前記導電領域を連結する導電ライン（図示せず）が形成されている。絶縁層１１０は、酸化物、窒化物、または酸化物及び窒化膜を備える絶縁物質で形成されうる。
【００２９】
絶縁層１１０上には、バリア層１２０とシード層１３０とが形成されうる。バリア層１２０は、例えば、チタン、窒化チタン（ＴｉＮ）またはこれらの組合わせでありうる。バリア層１２０は、例えば、１００Åの厚さに形成されうる。次いで、バリア層１２０上にシード層１３０を形成できる。シード層１３０は、例えば、タングステンシリサイド（ＷＳｉｘ）でありうる。シード層１３０は、例えば、５０Åの厚さに形成されうる。
【００３０】
バリア層１２０とシード層１３０とは、例えば、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法で形成できる。シード層１３０としてタングステンシリサイドを堆積する場合、ソースガスとしてシリコンが含まれているガス、例えば、モノシラン（ＳｉＨ４）またはジクロロシラン（ＳｉＣｌ２Ｈ２）とフッ化タングステン（ＷＦ６）とを使用できる。
【００３１】
導電層２００は、シード層１３０上に直接接して形成されうる。導電層２００は、Ｗ−Ｎｉ合金薄膜でありうる。以下では、説明の便宜上、‘導電層’または‘Ｗ−Ｎｉ合金薄膜’を混用して使用する。シード層１３０としてタングステンシリサイドを形成した後、導電層２００としてＷ−Ｎｉ合金薄膜を形成すれば、Ｗ−Ｎｉ合金薄膜の堆積速度及び特性を向上させうる。導電層２００は、スパッタリングターゲットを利用したスパッタリング方法によって堆積できる。すなわち、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成された前記スパッタリングターゲットを利用した物理的気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法、例えば、スパッタリング方法を使用して、Ｗ−Ｎｉ合金薄膜の導電層２００を形成できる。したがって、導電層２００は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）でありうる。以後、Ｗ−Ｎｉ合金薄膜の導電層２００の内部に含まれたＮｉ原子が拡散されるように熱処理を加えることができる。
【００３２】
以後、導電層２００をフォトリソグラフィ工程とエッチング工程とを通じて導電パターン（図示せず）で形成できる。前記導電パターンは、例えば、半導体素子のゲートパターンの一部でありうる。また、前記導電パターンは、半導体素子のビットラインパターンの一部でありうる。また、前記導電パターンは、半導体素子の配線パターンの一部でありうる。
【００３３】
図３は、本発明の実施形態の変形によるＷ−Ｎｉ合金薄膜が堆積された構造を示す断面図である。
【００３４】
図３を参照すれば、基板１０２上にホールを有する絶縁層１１２が提供されうる。前記ホールは、絶縁層１１２を構成する絶縁物質層（図示せず）を形成した後に、エッチング工程を通じて形成されうる。前記ホールによって基板１０２の一部が露出されうる。ホールを有する絶縁層１１２の上面、前記ホールの内面及び前記ホールによって露出される基板１０２上には、バリア層１２２とシード層１３２とが形成されうる。導電層２０２は、シード層１３２上に直接接して形成されうる。導電層２０２は、Ｗ−Ｎｉ合金薄膜でありうる。導電層２０２は、スパッタリングターゲットを利用したＰＶＤ法、例えば、スパッタリング方法によって堆積されうる。すなわち、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成された前記スパッタリングターゲットを使用したスパッタリング方法を使用して、Ｗ−Ｎｉ合金薄膜の導電層２０２を形成できる。したがって、導電層２０２は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）でありうる。
【００３５】
以後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法またはエッチバック法を通じて、前記ホールの内部にのみ導電層２０２の一部を残し、前記ホールの内部にのみ残っている導電層２０２の一部は、半導体素子のコンタクトプラグパターンの一部でありうる。これを通じて、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるタングステンとニッケルとの合金薄膜（Ｗ−Ｎｉ合金薄膜）で、前記ホールを埋め込むコンタクトプラグパターンを形成できる。したがって、Ｗ−Ｎｉ合金薄膜で形成したコンタクトプラグパターンは、基板１０２に連結されうる。
【００３６】
したがって、Ｗ−Ｎｉ合金薄膜で、半導体素子内の多様な導電性配線を形成できる。例えば、ゲートパターンの一部、ビットラインパターンの一部、配線パターンの一部またはコンタクトプラグパターンの一部にＷ−Ｎｉ合金薄膜を使用できる。また、ビアプラグ及びその他の導電性パターンにも使われることは明らかである。
【００３７】
図４Ａは、本発明の実施形態と比較するためのタングステン薄膜（Ｗ薄膜）の透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真であり、図４Ｂは、本発明の実施形態によるＷ−Ｎｉ合金薄膜のＴＥＭ写真である。図４Ｂに示されたＷ−Ｎｉ合金薄膜は、重量比で約１％のＮｉを含むように形成した後、熱処理を行った。
【００３８】
図４Ａ及び図４Ｂを参照すれば、タングステン薄膜よりＷ−Ｎｉ合金薄膜のグレーンサイズがはるかに大きいことが確認できる。図４Ａに示したように、タングステン薄膜の場合、約１００ｎｍ以下の相対的に小さなグレーンサイズを有することが確認できる。しかし、図４Ｂに示したように、Ｗ−Ｎｉ合金薄膜の場合、平均１８５ｎｍの相対的に大きいグレーンサイズを有することが確認できる。これは、熱処理中にＷ−Ｎｉ合金薄膜内に存在するＮｉ原子がＷのグレーン境界に拡散させることによって、Ｗのグレーン成長を誘発するためであると分かる。これは、Ｎｉ原子がグレーン境界エネルギーを減少させる特性のために発生することであり、Ｗのグレーンサイズが増大すれば、比抵抗が減少しうる。したがって、Ｎｉ原子によってＷ−Ｎｉ合金薄膜の比抵抗をタングステン薄膜より減少させうる。また、Ｎｉ原子によってグレーン成長が発生するためには、Ｗ−Ｎｉ合金薄膜内においてＮｉが重量％で０．０１以上でなければならない。但し、Ｎｉ原子が過度に多い場合には、電荷移動を分散させる不純物の役割を行い得る。したがって、０．０１％以上から１％未満のＮｉを含むＷ−Ｎｉ合金薄膜は、タングステン薄膜に比べて大きいグレーンサイズを有するので、タングステン薄膜に比べて、比抵抗の減少効果を有するということが分かる。
【００３９】
図５は、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜のＸＲＤ（Ｘｒａｙ Ｄｉｆｆｒａｃｔｏｍｅｔｅｒ）測定結果とを示したグラフである。
【００４０】
図５を参照すれば、タングステン薄膜のＸＲＤ測定結果（Ｗ）は、Ｗ（１００）ピークのみが現れるが、Ｗ−Ｎｉ合金薄膜のＸＲＤ測定結果（Ｗ−Ｎｉ）は、Ｗ（１００）及びＷ（２００）ピークが共に現れるということが分かる。したがって、Ｗ−Ｎｉ合金薄膜は、Ｗ（１００）上とＷ（２００）上とに共に存在するということが分かる。
【００４１】
図６は、図５をＷ（１００）ピークを中心に拡大したグラフである。
【００４２】
図６を参照すれば、タングステン薄膜のＸＲＤ測定結果（Ｗ）に比べて、Ｗ−Ｎｉ合金薄膜のＸＲＤ測定結果（Ｗ−Ｎｉ）で、Ｗ（１００）ピークの半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が縮小するということが分かる。このようなピークの半値全幅が縮小することは、グレーンサイズがさらに大きいということを意味するので、Ｗ−Ｎｉ合金薄膜がタングステン薄膜に比べてグレーン成長が起きたことが確認できる。
【００４３】
図７Ａ及び図７Ｂは、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜との断面を走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真である。
【００４４】
図７Ａ及び図７Ｂを参照すれば、タングステン薄膜のＳＥＭ写真（Ｗ）では、グレーンサイズが相対的に小さく、完全な柱状晶（ｃｏｌｕｍｎａｒ）構造を有しないことが分かる。しかし、Ｗ−Ｎｉ合金薄膜のＳＥＭ写真（Ｗ−Ｎｉ）では、グレーンサイズが相対的に大きく、柱状晶構造、すなわち、柱状を有することが分かる。したがって、半導体素子での使用に適した厚さを有するＷ−Ｎｉ合金薄膜は、グレーンが基板の上面に対して垂直方向に一つのグレーンに形成され、これは、全体的な抵抗減少につながりうる。
【００４５】
図８Ａ及び図８Ｂは、本発明の実施形態と比較するためのタングステン薄膜と本発明の実施形態によるＷ−Ｎｉ合金薄膜との断面グレーン構造を示した概略図である。
【００４６】
図８Ａ及び図８Ｂを参照すれば、タングステン薄膜の断面図（Ｗ）で見るグレーンサイズは、相対的に小さく、完全な柱状晶構造を有さない可能性もある。したがって、タングステン薄膜は、相対的に高い比抵抗を有することが分かる。一方、Ｗ−Ｎｉ合金薄膜の断面図（Ｗ−Ｎｉ）で見るグレーンサイズは、相対的に大きく、完全な柱状晶構造を有しうる。また、前述したように、Ｎｉ原子による電荷移動を分散させる不純物の役割を最小化するように、Ｗ−Ｎｉ合金薄膜のＮｉ原子の含量を重量％で０．０１％以上から１％未満にすれば、相対的に低い比抵抗を有させうる。
【産業上の利用可能性】
【００４７】
本発明のスパッタリングターゲット及びこれを利用して製造される半導体素子は、半導体製造分野に効果的に適用可能である。
【符号の説明】
【００４８】
１ スパッタリング装置
２ ガス注入管
３ ガス排出管
１０ 基板
２０ バッキングプレート
３０ サセプタ
５０ スパッタリングターゲット
１００ 基板
１１０ 絶縁層
１２０ バリア層
１３０ シード層
２００ 導電層
【特許請求の範囲】
【請求項１】
重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲット。
【請求項２】
半導体素子のゲートパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項３】
半導体素子のビットラインパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項４】
半導体素子のコンタクトプラグパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項５】
半導体素子の配線パターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項６】
バリア層と、
前記バリア層上のシード層と、
前記シード層上の導電層と、を備え、
前記導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子。
【請求項７】
前記タングステンとニッケルとの合金薄膜は、タングステンとニッケルとの合金を含むスパッタリングターゲットを利用した物理的気相堆積方法によって形成されることを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記タングステンとニッケルとの合金薄膜は、結晶構造が柱状晶構造であることを特徴とする請求項６又は７に記載の半導体素子。
【請求項９】
前記バリア層は、チタン、窒化チタンまたはこれらの組合わせであることを特徴とする請求項６から８のいずれか一項に記載の半導体素子。
【請求項１０】
前記シード層は、タングステンシリサイドであることを特徴とする請求項６から９のいずれか一項に記載の半導体素子。
【請求項１】
重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成されるスパッタリングターゲット。
【請求項２】
半導体素子のゲートパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項３】
半導体素子のビットラインパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項４】
半導体素子のコンタクトプラグパターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項５】
半導体素子の配線パターンの一部を形成するためであることを特徴とする請求項１に記載のスパッタリングターゲット。
【請求項６】
バリア層と、
前記バリア層上のシード層と、
前記シード層上の導電層と、を備え、
前記導電層は、重量％で０．０１％以上から１％未満のＮｉ、及び残部としてＷ及びその他の不回避な不純物で構成される、タングステンとニッケルとの合金薄膜を備える半導体素子。
【請求項７】
前記タングステンとニッケルとの合金薄膜は、タングステンとニッケルとの合金を含むスパッタリングターゲットを利用した物理的気相堆積方法によって形成されることを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記タングステンとニッケルとの合金薄膜は、結晶構造が柱状晶構造であることを特徴とする請求項６又は７に記載の半導体素子。
【請求項９】
前記バリア層は、チタン、窒化チタンまたはこれらの組合わせであることを特徴とする請求項６から８のいずれか一項に記載の半導体素子。
【請求項１０】
前記シード層は、タングステンシリサイドであることを特徴とする請求項６から９のいずれか一項に記載の半導体素子。
【図１】
【図２】
【図３】
【図５】
【図６】
【図８Ａ】
【図８Ｂ】
【図４Ａ】
【図４Ｂ】
【図７Ａ】
【図７Ｂ】
【図２】
【図３】
【図５】
【図６】
【図８Ａ】
【図８Ｂ】
【図４Ａ】
【図４Ｂ】
【図７Ａ】
【図７Ｂ】
【公開番号】特開２０１０−２６１１０３（Ｐ２０１０−２６１１０３Ａ）
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願番号】特願２０１０−９４０７４（Ｐ２０１０−９４０７４）
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
【公開日】平成２２年１１月１８日（２０１０．１１．１８）
【国際特許分類】
【出願日】平成２２年４月１５日（２０１０．４．１５）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】ＳＡＭＳＵＮＧ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．，ＬＴＤ．
【住所又は居所原語表記】４１６，Ｍａｅｔａｎ−ｄｏｎｇ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ ４４２−７４２（ＫＲ）
【Ｆターム（参考）】
[ Back to top ]