【課題】 オフ電流の突発的な増大が抑制されるＴＦＴを備えた半導体装置を簡便に製造する。
【解決手段】本発明による半導体装置（１００）の製造方法は、フォトレジスト層（Ｐ）を形成する工程と、導電層（Ｇ）に、第１領域（ＧＨ）と、第１領域（ＧＨ）よりも薄い第２領域（ＧＬ）を形成する工程と、フォトレジスト層（Ｐ）の一部を除去してフォトレジスト層（Ｐ）の残りの部分を除去しないようにフォトレジスト層（Ｐ）を部分的にエッチングする工程と、フォトレジスト層（Ｐ）の除去しなかった部分（ＰＡ’）をマスクとして用いてゲート電極（１３０）を形成する工程と、導電層（Ｇ）の第１領域（ＧＨ）および第２領域（ＧＬ）に対応して絶縁層（１２０）の第１領域（１２０Ｈ）および第２領域（１２０Ｌ）を形成する工程とを包含する。 （もっと読む）

【課題】ソース抵抗を下げて相互コンダクタンスを向上させながら、絶縁膜を形成して耐性や信頼性を向上させることができるようにする。
【解決手段】半導体装置を、リセス７を有する半導体積層構造１５と、半導体積層構造１５上に形成され、リセス７に対応する位置に開口部を有する金属層９と、リセス７に設けられ、傘部８Ａと軸部８Ｂとを有するゲート電極８と、金属層９上に形成され、ゲート電極８を挟んで両側に設けられたドレイン電極１０及びソース電極１１とを備えるものとし、金属層９の開口部を、リセス７の開口部の大きさと同じか、又は、それよりも大きくし、金属層９を、ゲート電極８の傘部８Ａの下側に入り込むように形成する。 （もっと読む）

【課題】ネガティブトーンSPT方法を適用するとき、スペーサ蒸着物質の間に形成されたギャップフィルポリ(gap fill poly)の最終プロファイルがラインで形成される基本原理を利用して、相互接続(interconnection)領域の具現が困難なパッドレイアウトを具現することができ、さらに、オーバレイマージンを増大させることができる半導体素子の形成方法を提供することに目的がある。
【解決手段】半導体素子の形成方法は、下部構造物が形成された半導体基板の上部に被食刻層を形成するステップと、被食刻層の上部に第1マスクパターンを形成するステップと、第1マスクパターンを含む被食刻層の上部にスペーサ物質層を均一の厚さに形成するステップと、スペーサ物質層の屈曲した領域上に第2マスクパターンを形成するステップと、第1マスクパターン及び第2マスクパターンを食刻マスクに利用して前記被食刻層を食刻し、微細パターンを形成するステップとを含む。 （もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【課題】幅広のパターンと露光技術の解像度の限界以上の超微細パターンとを同時に形成する。
【解決手段】基板Ｗ上に第１のシリコン含有膜３と有機材料膜４と第２のシリコン含有膜５と、細幅と太幅のパターンを有する第１のマスク６ａ、６ｂとを順次形成し、第１のマスク６ａ、６ｂを用いて第２のシリコン含有膜５を細幅と太幅にパターニングし、第１のマスク６ａ、６ｂを除去するとともに有機材料膜４を細幅と太幅にパターニングし、第２のシリコン含有膜５と有機材料膜４と被覆して第３のシリコン含有膜７を形成し、第３のシリコン含有膜７を加工して第２のシリコン含有膜５及び有機材料膜４の側面に側壁を形成し、第２のシリコン含有膜５と該側壁を選択的に被覆する有機材料の第２のマスク８を形成し、第２のマスク８を用いて細幅にパターニングされた第２のシリコン含有膜５を除去し、細幅にパターニングされた有機材料膜４と第２のマスク８を除去する。 （もっと読む）

【課題】余分な工程を削減し二重ダマシン構造を形成できる製造工程を提供する。
【解決手段】二重ダマシン構造を製造する工程である。この工程は、スタックの上方に２
個のマスクが形成される絶縁体層とストップ層を含むスタックを形成するものである。マスクのうちの１個は、絶縁体層にビアあるいはコンタクト開口を形成するのに用いられ、第２のマスクは絶縁体層の相互接続のための凹部を形成するのに用いられる。より好ましくは、凹部はビアあるいはコンタクト開口に先行して形成される。 （もっと読む）

【課題】ＬＤＤサイドウォール形成時に、ＮＭＯＳ／ＰＭＯＳ境界領域の２重エッチングによる不具合を克服する。
【解決手段】ＮＭＯＳ／ＰＭＯＳ境界領域にゲートレベル配線を形成し、ＬＤＤサイドウォール形成時に２重エッチングされるゲートレベル配線の最上層に、サイドウォール絶縁膜層とエッチング選択比のとれる膜１０７をハードマスクとして形成しておくことで、ゲートレベル配線に接続するプラグコンタクト１１２形成時にゲート電極のオーバーエッチによる堆積物の付着を防止する。 （もっと読む）

【課題】レジスト側壁が丸みをおびること及びレジストボトム開口長が変動することを防止しつつ、レジストパターン形状が逆テーパ形状となることを回避する半導体装置の製造方法及びマスクの製造方法の提供。
【解決手段】本発明の半導体装置の製造方法は、基板上にレジスト膜を形成するレジスト膜形成工程と、前記形成されたレジスト膜に対して選択的に露光光を照射する露光光照射工程と、前記露光光が照射されたレジスト膜を現像して該レジスト膜に開口部を設ける現像工程と、前記レジスト膜上及び前記開口部内に形状制御膜を形成する形状制御膜形成工程と、前記レジスト膜及び前記形状制御膜を加熱するベーキング工程とを含む半導体装置の製造方法であって、前記ベーキング工程の加熱温度において、前記形状制御膜の弾性率が前記レジスト膜の弾性率よりも高いことを特徴とする。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行う。さらに、基板上にゲート配線層とソース配線層を同工程で形成し、ゲート配線層とソース配線層の交差部においてはソース配線層を分断（切断）した形状とする。分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 （もっと読む）

【課題】不純物の注入量及びチャネル領域中の不純物濃度を容易に制御する。動作特性に優れたＦｉｎ型電界効果型トランジスタを備えた半導体装置を提供する。
【解決手段】Ｆｉｎ状の半導体基板の部分に犠牲酸化膜を形成した後、マスクパターンをマスクに用いて半導体基板に不純物を注入する。この後、犠牲酸化膜を除去して、半導体基板を露出させた後、露出した半導体基板上にゲート絶縁膜を形成する。 （もっと読む）

【課題】Ｈｉｇｈ−ｋ／メタル構造を有する半導体素子のプラズマ処理の終点を高精度に検知して高精度加工を実現するプラズマ処理方法を提供する。
【解決手段】Ｗを含む膜２０５の処理終点を波長３６８〜４１６ｎｍ、４２４〜６８４ｎｍ、４１６〜４２４ｎｍのプラズマ発光および波長４００〜９００ｎｍの範囲において３種類以上の波長を１０ｎｍ以下の波長ごとに選択した反射光を使用して判定し、ＴｉＮ膜２０３の処理終点を波長４００〜４１０ｎｍのプラズマ発光を用いて判定し、ＴａＳｉＮ膜２０４の処理終点を波長４３５〜４４５ｎｍのプラズマ発光を用いて判定し、膜２０３膜２０４を含む膜の処理終点を波長２６０〜４６０ｎｍの範囲において３種類以上の波長を５ｎｍ以上の波長ごとに選択した反射光を使用して判定し、各材料層のエッチング進行を検知しながらプラズマ処理を行うｈｉｇｈ−ｋ／メタル構造を有する半導体素子のプラズマ処理方法。 （もっと読む）

【課題】Ａｕの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板１上にサブコレクタ層２を形成し、サブコレクタ層２上にコレクタ層３を形成し、コレクタ層３上にベース層４を形成し、ベース層４上にエミッタ層５を形成し、エミッタ層５上にエミッタコンタクト層６を形成し、エミッタコンタクト層６上にＴｉからなるコンタクト用金属層７を形成し、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８を形成し、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を形成し、エミッタ層５、エミッタコンタクト層６およびコンタクト用金属層７、バリアメタル層８、低抵抗金属層９からなるエミッタ電極の側面を覆うシリコン窒化膜１０を形成する。 （もっと読む）

【課題】均一な形状・特性を有するＦｉｎＦＥＴのゲート電極を安定して形成する。また、ＦｉｎＦＥＴを構成するゲート電極の剥離やゲート絶縁膜の絶縁性の劣化を防止することにより、安定で均一な特性を有するＦｉｎＦＥＴを備えた半導体装置を提供する。
【解決手段】（９）全面にポリシリコン膜を形成する工程と、（１０）マスクパターンをストッパに用いて、ポリシリコン膜にＣＭＰ処理を行う工程、（１１）全面に金属膜を形成する工程、（１２）ポリシリコン膜の少なくとも一部と、金属膜の少なくとも一部とを反応させて、金属のシリサイド化を行うことによりゲート電極を形成する工程、ゲート電極を形成する。 （もっと読む）

【課題】ＥＵＶ光を利用した良好なパターニングを行えるパターン形成方法を提供する。
【解決手段】被処理基板の上に第１の膜を形成する工程と、第１の膜の上に第１の膜よりもＥＵＶ（Extreme UltraViolet）光に対する光吸収係数が小さく、シリコン膜である第２の膜を形成する工程と、第２の膜の上にレジスト膜を形成する工程と、レジスト膜にＥＵＶ光を選択的に照射する工程と、レジスト膜を現像する工程とを備えている。 （もっと読む）

【課題】所望の形状を有するゲート電極を形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の実施の形態に係る半導体装置の製造方法は、半導体基板上に形成された半導体膜を加工してゲート電極を形成する工程と、ＨＢｒ、Ｃｌ_２、ＣＦ_４、ＳＦ_６若しくはＮＦ_３のうち少なくとも１つおよびＯ_２を含み、Ｏ_２の流量が全体の流量の合計の８０％よりも大きいガス、または、ＨＢｒ、Ｃｌ_２、ＣＦ_４、ＳＦ_６若しくはＮＦ_３のうち少なくとも１つ、Ｏ_２およびＮ_２を含み、Ｏ_２およびＮ_２の流量の合計が全体の合計の８０％よりも大きいガスのプラズマ放電により、前記ゲート電極の側面に保護膜を形成する工程と、前記保護膜を形成した後、前記半導体基板上の前記半導体膜の残渣を除去する工程と、を含む。 （もっと読む）

【課題】ｐ−ＭＩＳトランジスタとｎ−ＭＩＳトランジスタとのゲート電極形状のばらつきが少ない半導体装置の製造方法を提供する。
【解決手段】第１および第２領域１３、１４にゲート絶縁膜１７を介して第１金属を含む第１金属膜１８を形成する工程と、第１領域１３における第１金属膜１８を保護膜で被覆し、第２領域１４における第１金属膜１８を除去してゲート絶縁膜１７を露出させる工程と、第１金属膜１８上およびゲート絶縁膜１７上に第１金属と異なる第２金属を含む第２金属膜１９を形成する工程と、ゲート電極パターンを有するマスク材を用いて第２金属膜１９を異方性エッチングし、第２領域１４に第２ゲート電極を形成する工程と、第１金属膜１８および第２金属膜１９の露出部に酸化処理を施す工程と、第１領域１３における第１金属膜１８を異方性エッチングし、第１領域１３に第１ゲート電極を形成する工程とを具備する。 （もっと読む）

【課題】より微細な配線が形成された半導体装置を容易に製造する方法を提供する。
【解決手段】半導体基板上に導電性膜を形成する工程と、前記導電性膜上に犠牲膜を形成する工程と、前記犠牲膜をパターニングする工程と、パターニングされた前記犠牲膜の側面に、サイドウォールを形成する工程と、パターニングされた前記犠牲膜を除去する工程と、前記サイドウォールをマスクとして用いて前記導電性膜をパターニングして、配線を形成する工程とを有する方法により、半導体装置を製造する。 （もっと読む）

【課題】 構造の接点抵抗を改善した、すなわち低下させた半導体構造を提供する。
【解決手段】 自己組織化・ポリマー技術を用いて、半導体構造の導電性コンタクト領域に存在する材料内に少なくとも１つの配列されたナノサイズ・パターンを形成する。配列されたナノサイズ・パターンを有する材料は、相互接続構造または電界効果トランジスタの半導体ソースおよびドレイン領域の導電材料である。接点領域内に整列ナノサイズ・パターニング材料が存在することによって、以降の接点形成のための全領域（すなわち界面領域）が拡大し、これによって構造の接点抵抗が低下する。接点抵抗の低下により、構造を通る電流が改善する。上述のことに加えて、本発明の方法および構造では、接合領域が不変のままであるので、構造の接合容量は影響を受けない。 （もっと読む）

【課題】遮断板を使用せずに薬液処理を可能とする裏面洗浄方法であり、容易な装置構成にて、ベベル部および基板裏面に付着したルテニウムのエッチングを行う。
【解決手段】上ノズル１と下ノズル２から基板３の上面および下面に次亜塩素酸ナトリウム水溶液を供給し、下面のルテニウム膜を除去すると同時に、上面のルテニウム膜６をパターンニングする工程と、前記ノズル１，２から基板３の上面および下面に純水を供給して次亜塩素酸ナトリウム水溶液を除去する工程と、この工程の後に、前記ノズル１，２から基板３の上面および下面に弗酸を供給して不純物を除去する工程と、この工程の後に、前記ノズル１，２から基板３の上面および下面に純水を供給して弗酸を除去する工程と、この工程の後に、スピンベース５により基板３を回転させて乾燥させる工程とを有する。 （もっと読む）

【目的】レベンソン型マスクを用いた場合でもくびれ部分を形成せずにコンパクトな膜パターンを形成する半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に被加工膜を形成する工程（Ｓ１０４）と、前記被加工膜上に非最細膜パターンを形成する工程（Ｓ１１４）と、前記非最細膜パターンが形成された後、レベンソン型マスクを用いて端部の位置が前記非最細膜パターンと重なるように最細パターンを露光する工程（Ｓ１１６）と、前記最細パターンが露光された後、前記最細パターン幅の最細膜パターンを形成する工程（Ｓ１１８−Ｓ１２２）と、前記非最細膜パターンと前記最細膜パターンとが転写されるように前記被加工膜をエッチングする工程（Ｓ１２６）と、を備えたことを特徴とする。 （もっと読む）