【課題】複数の物質層間の溶解度差を利用してダブルパターニングを具現する半導体素子の微細パターンの形成方法を提供する。
【解決手段】半導体素子の微細パターンの形成方法は、基板１００上に、空間を介して相互に離隔されている複数の第１マスクパターン１２０を、基板１００の主面と平行方向に形成するステップと、溶解剤に対して第１溶解度を有する第１物質からなる複数のキャッピング層１３０を、複数の第１マスクパターン１２０のそれぞれの側壁及び上面に形成するステップと、溶解剤に対して第１溶解度より低い第２溶解度を有する第２物質からなる第２マスク層を、空間内に形成するステップと、溶解剤を利用してキャッピング層１３０を除去し、かつ、第２マスク層の一部を除去した後、空間に残った第２マスク層の残留部分を、複数の第２マスクパターン１４０Ａとして形成するステップと、を含む。 （もっと読む）

【課題】 所望の寸法のパターンを有する高信頼性の半導体装置の製造方法を提供することを目的とする。
【解決手段】 下地膜１００上に第一の膜１０１及び第二の膜１０２を順に形成し、第二の膜１０２を加工して第二のパターン１０４を形成し、第二のパターン１０４をマスクに第一の膜１０１を加工して第一のパターン１０５を形成し、第二のパターン１０４を除去した後、下地膜１００上及び第一のパターン１０５上に第三の膜１０６を堆積し、第三の膜１０６を加工して第一のパターン１０５側壁に第三の側壁パターン１０７を形成し、第一のパターン１０５を除去した後、第三の側壁パターン１０７をマスクに下地膜１００を加工する半導体装置の製造方法であり、第三の側壁パターン１０７を形成するプロセス条件を、第二のパターン１０４の寸法及び第一のパターン１０５の寸法の少なくとも一方の情報に基づいて決定する。 （もっと読む）

【課題】加工精度を改善し、かつ厚い配線を得るための半導体装置の製造方法を提供することを課題とする。
【解決手段】絶縁性基板上に形成された導電性膜上に配線形成領域を覆う第１のフォトレジストパターンを形成する工程と、前記第１のフォトレジストパターンをマスクとする異方性エッチングにより前記導電性膜の上部を除去することで第１溝を形成する工程と、前記第１のフォトレジストパターンを除去した後、前記第１溝の底部の少なくとも一部が露出した開口を有する第２のフォトレジストパターンを形成する工程と、前記第２のフォトレジストパターンをマスクとする異方性エッチングにより前記第１溝の底部に露出する前記導電性膜の下部を少なくとも除去することで第２溝を形成する工程を備えることで、前記第１溝と第２溝に由来する配線分離溝と、前記配線分離溝により分離された配線とを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】複数のライン状のパターンの端部におけるレジストパターン倒れ等の加工プロセスの問題を回避する。
【解決手段】 半導体基板上に被パターニング部材を形成した後に、被パターニング部材をパターニングして、複数のライン状のパターンを並列に形成するとともにライン状のパターンの端部から所定間隔をもってライン状のパターンの長手方向と垂直な方向にダミーパターンを形成する。 （もっと読む）

【課題】 所望の寸法のパターンを有する高信頼性の半導体装置の製造方法を提供することを目的とする。
【解決手段】 下地膜１００上に第一の膜１０１及び第二の膜１０２を順に形成し、第二の膜１０２を加工して第二のパターン１０４を形成し、第二のパターン１０４をマスクに第一の膜１０１を加工して第一のパターン１０５を形成し、第二のパターン１０４を除去した後、下地膜上及び第一のパターン１０５上に第三の膜１０６を堆積し、第三の膜１０６を加工して第一のパターン１０５側壁に第三の側壁パターン１０７を形成し、第一のパターン１０５を除去した後、第三の側壁パターン１０７をマスクに下地膜を加工し、下地膜にパターン１０８を形成する半導体装置の製造方法において、下地膜１００に形成するパターン１０８の寸法が下地膜１００に形成するパターン１０８のスペース寸法よりも小さくなるように、下地膜にパターン１０８を形成することを特徴とする。 （もっと読む）

【課題】ウェットエッチング処理工程を含まず、塩素系ガスの専用処理設備を必要としない、安価な装置構成で処理可能な、クロム膜のパターニング方法を提供する。
【解決手段】基材１０上にクロム膜１１’を形成するクロム膜形成工程と、クロム膜１１’の上に、後のパターニング工程における酸素プラズマ条件で除去されないマスク材料膜１２’を形成するマスク材料膜形成工程と、マスク材料１２’膜をパターニングして所定のマスクパターン１２を形成するマスクパターン形成工程と、マスクパターン１２が設けられていない部分のクロム膜を、載置されるステージを加熱して酸素プラズマ条件の温度範囲とし且つ塩素原子を含まない酸素プラズマに晒して酸化クロムとして昇華除去するパターニング工程と、を有するように構成して、所定のクロムパターン１１を得る。 （もっと読む）

【課題】側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層２０上に第１の絶縁膜１０、第２の絶縁膜１２、第３の絶縁膜１３を積層形成する工程と、ラインアンドスペースパターンのレジストをマスクとして絶縁膜１２および１３を異方性エッチングし、レジストを除去する工程と、絶縁膜１２および１３をスリミングし、ラインの断面形状をＴ字型の形状とするように加工する工程と、加工された絶縁膜１２および１３上に、これら絶縁膜１２および１３と異なる膜１７を形成する工程と、異なる膜１７を第２の絶縁膜１３の上面および第１の絶縁膜１０の上面が露出するまで異方性エッチングする工程と、絶縁膜１２および１３を除去後、第１の絶縁膜１０をエッチングする工程とを備えたものである。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】SiC基板１１と、このSiC基板１１上に形成されたAlGaN層１３と、このAlGaN層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する絶縁膜１７と、この絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８のドレイン電極１４側にゲート電極１８と一体形成され、ドレイン電極１４側端部１９１が絶縁膜１７と離間したドレイン側フィールドプレート電極１９とを具備する半導体装置。 （もっと読む）

【課題】金属酸化物材料、とりわけ、二価金属の酸化物または三価金属の酸化物、更には酸化亜鉛系材料のエッチング時にエッチングされた面を平坦にでき、エッチング残渣を抑制し、かつ、電極材料の腐食がない好適なエッチング液組成物を提供する。
【解決手段】エッチング液組成物は、蓚酸の部分中和物または完全中和物を含有する。蓚酸は分子内にカルボキシル基を２つ含有する二価の酸であるが、その一部が中和反応により一部または全部が置換されている。このような部分中和または完全中和を行った蓚酸を金属酸化物材料のエッチング液組成物として用いることにより、エッチングされた面が平坦になり、かつ、蓚酸による金属酸化物材料のエッチング時に発生するエッチング残渣の発生を抑制することが可能となる。更に、エッチング液のｐＨ上昇に伴って、金属酸化物材料とともにエッチング液に接触する金属材料の腐食を抑制する効果がある。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１と、このＳｉＣ基板１１上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する第１の絶縁膜１７と、この第１の絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８が形成された第１の絶縁膜１７上に形成された第２の絶縁膜１９と、この第２の絶縁膜１９及びソース電極１５上に形成され、ドレイン電極１４側の端部２０１が、第２の絶縁膜１９と離間したソースフィールドプレート電極２０と、を具備する半導体装置。 （もっと読む）

【課題】ゲート電極における寸法ばらつきの発生を抑制し、且つ寸法の細いゲート電極を形成し得る半導体装置の製造方法を提供する。
【解決手段】基板５にゲート電極膜６０を形成する工程と、前記ゲート電極膜表面に反射防止膜８を形成する工程と、前記反射防止膜の表面にレジストパターン７を形成する工程と、前記レジストパターンにおけるエッチングレートが１００Å／分以下となるようにプラズマ中のイオンを引き込むための電極にバイアスパワーを印加し、且つ前記レジストパターンとは非反応性のガスを用いてプラズマを発生させて前記レジストパターンに照射する工程と、前記レジストパターンをマスクとして、前記反射防止膜および前記ゲート電極をエッチングする工程と、前記レジストパターンおよび反射防止膜を除去する工程と、を有する。 （もっと読む）

【課題】本発明は、弊害なく半導体装置の高耐圧化、耐圧安定化、電極の電位安定化、耐圧保持領域のシュリンクなどに活用される半絶縁性膜を形成することができる半導体装置の製造方法を提供することを目的とする。
【解決手段】
半導体基板表面にＰ型領域を形成する工程と、該Ｐ型領域上にＡｌ電極を形成する工程と、該Ａｌ電極と接し、Ａｌと比較してＳｉと反応しづらい物質からなる層間膜を形成する工程と、該層間膜上にＳｉを含有する半絶縁性膜を形成する工程とを備えることを特徴とする。 （もっと読む）

【課題】炭化珪素半導体基板と電極膜との間のコンタクト抵抗が低く、炭化珪素半導体基板から電極膜が剥離しにくい炭化珪素半導体装置およびその製造方法を提供すること。
【解決手段】ｐ型炭化珪素エピタキシャル層３の表面層に、ｐ⁺コンタクト領域６を形成する。炭化珪素半導体基板の表面にパッシベーション膜８を形成し、ｐ⁺コンタクト領域６上のパッシベーション膜８を除去する。ついで、炭化珪素半導体基板の表面に、第１のニッケル膜９、第２のチタン膜１０、第３のニッケル膜１１を順次積層する。ついで、エッチングにより、ｐ⁺コンタクト領域６上にのみ、第１のニッケル膜９および第２のチタン膜１０を残す。ついで、熱処理を行い、ニッケルシリサイドおよびチタンカーバイドからなるコンタクト電極を形成する。ニッケル膜のエッチングには、酸系薬液を用いる。チタン膜のエッチングには、アンモニア水もしくは過酸化水素水を用いる。 （もっと読む）

【課題】信頼性の高い半導体装置を効率良く製造できるようにする。
【解決手段】シリコン基板１上に強誘電体キャパシタ３７を形成する際、下部電極膜２５の上に、アモルファス又は微結晶の酸化導電膜２６を形成する。酸化導電膜２６を熱処理により結晶化した後、強誘電体膜２７の初期層２７Ａの形成時に酸化導電膜２６を還元することにより、結晶粒が小さく且つ配向が整った第２の導電膜２６Ａを形成する。強誘電体膜２７は、ＭＯＣＶＤ法により形成し、その初期層２７Ａは第２の導電膜２６Ａの結晶配向に倣って成長する。これにより、強誘電体膜２７の表面モフォロジが良好になる。 （もっと読む）

【課題】 ＬＤＤ形成工程に於けるプラズマプロセスが原因となり生じる素子の
損傷を極力低減した半導体装置の作製方法を提供すること。
【解決手段】 基板全面を覆うように導電性膜を形成した状態で、ハードマスク
を利用した半導体装置の作製方法でＬＤＤ構造の素子を形成することにより、Ｌ
ＤＤ形成工程におけるプラズマプロセスによる素子への損傷を極力低減する。導
電性膜が全面に形成されていることにより、異方性エッチング等のプラズマによ
る処理（プラズマプロセス）においてゲート電極に蓄積される電荷密度を低減で
き、プラズマプロセスによる損傷を低減できる。 （もっと読む）

【課題】良好な形状制御性を確保しつつ、銅配線層の酸化および銅の拡散を抑制できる配線を提供する。
【解決手段】金属拡散防止膜51上に形成したシード層52を、レジストを用いて選択的に除去する。レジストを除去した後、シード層52を覆って無電解めっき法により銅配線層53と、銅配線層53上に位置するメタルマスク層54とを形成する。メタルマスク層54を用いて金属拡散防止膜51を選択的に除去する。良好な形状制御性を確保しつつ、金属拡散防止膜51の形成時のエッチングなどによる銅配線層53の表面荒れなどを防止して、銅配線層53の酸化および銅の拡散を抑制できる。 （もっと読む）

【課題】多様な幅を有するパターンを同時に形成しつつ、一部領域ではダブルパターニング技術によりパターン密度を増加させることができる半導体素子のパターン形成方法を提供する。
【解決手段】基板３００上のデュアルマスク層をパターニングして第１領域Ａには第１マスクパターン３２０Ａを形成し、第２領域Ｂには第１マスクパターン３２０Ａより幅広である第２マスクパターン３２０Ｂを形成する。第１マスクパターン３２０Ａの両側壁を覆う第１スペーサ３５０Ａと第２マスクパターン３２０Ｂの両側壁を覆う第２スペーサ３５０Ｂとを同時に形成する。第１マスクパターン３２０Ａを除去した後、第１領域Ａでは、第１スペーサ３５０Ａをエッチングマスクとして利用し、第２領域Ｂでは第２マスクパターン３２０Ｂ及び第２スペーサ３５０Ｂをエッチングマスクとして利用して第１領域Ａ及び第２領域Ｂで同時に基板３００をエッチングする。 （もっと読む）

【課題】 グラフェンナノデバイスの製造を提供する。
【解決手段】 ナノスケールのグラフェン構造製造技術が提供される。マスクとして有用な酸化物ナノワイヤが、グラフェン層上に形成され、次にイオンビームエッチングが実施される。ナノスケールグラフェン構造は、イオンビームエッチング後、残った酸化物ナノワイヤを除去することにより製造される。 （もっと読む）

【課題】無駄を省いた状態で、所望とする微細なパターンに電着による膜が形成できるようにする。
【解決手段】まず、容器１５１内に電着液１５２を収容し、電着液１５２の中で、白金からなる対向電極１５３に基板１０１の金属パターン１０４形成面を対向させて配置する。この状態で、定電圧源１５４により、対向電極１５３に正電圧を印加し、シード層１０２に負電圧を印加する。ここで、金属パターン１０５に必要な配線を接続することで、シード層１０２に対する負電圧の印加を行う。このようなカチオン電着により、金属パターン１０４および金属パターン１０５の露出している面（上面）に、電着液１５２中の電着成分が付着（析出）し、電着絶縁膜１０６が形成される。 （もっと読む）

【課題】 本発明はウエハ処理に関する。
【解決手段】 本発明は、1つ以上の測定処理、1つ以上のポリエッチング(P-E)処理及び1つ以上の金属ゲートエッチング処理を有する多層処理手順並びに多層/多入力/多出力(MLMIMO)モデル及びライブラリを用いてウエハを処理する方法を供する。前記MLMIMO処理制御は、多数の層及び/又は多数の処理工程間での動的に相互作用する挙動のモデル化を用いる。前記多数の層及び/又は多数の処理工程は、等方性及び/又は異方性エッチング処理を用いて作製可能なライン、溝、ビア、スペーサ、コンタクト、及びゲート構造の作製に関連づけられて良い。 （もっと読む）