【課題】Ａｕ膜を含む金属多層膜で構成された透明電極におけるＡｕの拡散を防止するようにしたＧａＮ系半導体発光素子を提供する。
【解決手段】サファイア基板１上に、ＧａＮバッファ層２、ｎ型ＧａＮコンタクト層３、ＭＱＷ活性層４、ｐ型ＧａＮコンタクト層５が順次積層されており、ｎ型ＧａＮコンタクト層３が露出した面にｎ側パッド電極８が形成されている。ｐ型ＧａＮコンタクト層５の上面全体に設けられた金属多層膜透明電極６は、例えば、ｐ型ＧａＮコンタクト層５側からＮｉ／Ａｕ／Ｔｉ／Ｎｉで構成される。ＴｉがＡｕの拡散防止金属層となって、Ａｕの拡散を阻止する。 （もっと読む）

【課題】 素子領域のエッジコーナー部における電界集中を緩和し、トランジスタの特性劣化を防止することを可能とする。
【解決手段】半導体基板上に、ゲート絶縁膜及びゲート電極を設け、それらの側面にダミー側壁を形成し、その周囲を層間絶縁膜で囲み、前記ゲート電極及びダミー側壁の上面が露出する構造を提供する工程と、
前記ダミー側壁を除去して空洞を形成する工程と、
前記空洞内を側壁材料で埋め、側壁を形成する工程と
を具備する半導体装置の製造方法。 （もっと読む）

【課題】アクティブ基板の製造におけるホト工程を削減し、製造コストを低減する。
【解決手段】ボトムゲート型ＴＦＴ基板における前記ゲート電極４を絶縁基板１の主面上に有する透明導電膜からなる画素電極３と同層の透明導電膜１６を下層とし、その上層に金属膜２６を重ねた積層電極膜で構成し、画素電極３を透明導電膜１６とする。 （もっと読む）

【課題】 ダマシンゲート技術等を用いてゲート電極が作製される半導体装置において、半導体装置の微細化等を可能にする。
【解決手段】 Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタそれぞれのゲート電極が半導体基板に形成された凹部内にゲート絶縁膜を介して形成されている半導体装置であって、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの一方のゲート電極は第１の金属含有膜Ｆ１及び第１の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成され、Ｎ型ＭＩＳトランジスタ及びＰ型ＭＩＳトランジスタの他方のゲート電極は第３の金属含有膜Ｆ３及び第３の金属含有膜上の第２の金属含有膜Ｆ２の積層構造によって構成されている。 （もっと読む）

【課題】立ち上がり電圧の低い整流器を提供する。
【解決手段】この整流器は、バリア層１０５とチャネル層１０３とがへテロ接合部を構成し、チャネル層１０３とバリア層１０５の境界の近くに２次元電子ガスチャネル１０４が生じる。ショットキゲート電極１０９はアノードオーミック電極１０７に接続されると共にアノードオーミック電極１０７上からバリア層１０５上に延在しバリア層１０５に形成されたリセス１０８の全体を覆っている。ショットキゲート電極１０９の影響によって印加電圧が無い状態でリセス１０８の直下の２次元電子ガスチャネル１０４が空乏化される。バリア層１０５にリセス１０８が形成されたことで、ゲート電極１０９の直下の２次元電子ガスチャネル１０４に電子が発生する閾値電圧が低くなり従来のショットキダイオードよりも立ち上がり電圧を低くできる。 （もっと読む）

【課題】 接合面の剥離やひび割れなどの不良を防止し、最終的な半導体発光素子の信頼性を向上させる。
【解決手段】
支持基板と、支持基板上方に形成され、第１の接続層と第２の接続層とを含む複合接続層と、複合接続層上方に形成された拡散バリア層と、拡散バリア層上方に形成された半導体積層構造と、拡散バリア層と半導体積層構造との間に形成された反射性電極層とを有する半導体発光素子であって、第１の接続層、第２の接続層の少なくともいずれかは共晶材料から構成され、拡散バリア層は、Ｔａ、Ｔｉ、Ｍｏ、ＷおよびＴｉＷのうち１つ以上の高融点金属材料もしくはそれらの合金からなる少なくとも一層の高融点金属層をＴａＮ層で挟んだ積層構造である半導体発光素子を作製する。 （もっと読む）

【課題】高い信頼性と低い電気抵抗を有する配線構造を備えた半導体装置、およびその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されたシリサイド層と、
前記シリサイド層上に形成された層間絶縁膜と、前記層間絶縁膜内に形成され、前記シリサイド層に前記コンタクト膜を介して電気的に接続された金属層と、前記金属層と前記層間絶縁膜との間に形成された拡散バリア膜と、を備え、前記コンタクト膜は、前記金属層に含まれる金属元素と、前記拡散バリア膜に含まれる金属元素と、前記シリサイド層に含まれる金属元素またはＳｉと、を少なくとも１つずつ含むことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】
窒化物半導体層との接触抵抗のみならずパッド電極との接触抵抗も低く、且つ密着性や機械的強度に極めて優れている窒化物半導体素子を提供することを目的とする。
【解決手段】
本発明の窒化物半導体素子は、第１導電型半導体層、活性層及び第２導電型半導体層が順に積層された積層半導体層と、前記第２導電型半導体層の上面に形成された電極と、を備える窒化物半導体素子であって、前記電極は、少なくとも前記積層半導体層側から第１金属層、第２金属層、第３金属層を順に積層しており、前記第１金属層と第３金属層とは、同一材料を含有する金属層であって、第１金属層は第３金属層よりも密度が高いものであり、前記第２金属層は、前記第１金属層及び第３金属層とは異なる材料を含有している。 （もっと読む）

【課題】本発明はトランジスタのソース・ドレイン拡散層と配線を多結晶シリコンによって接続したコンタクトプラグを有する半導体装置に関し、特に拡散層中に残留する欠陥を低減して接合リーク電流を減少できる半導体装置を提供する。
【解決手段】本発明の半導体装置は、トランジスタのソース拡散層及び又はドレイン拡散層へのコンタクトが多結晶シリコンのコンタクトプラグである半導体装置において、前記ソース拡散層及び又はドレイン拡散層と多結晶シリコンのコンタクトプラグの間に格子間シリコンまたは空孔の拡散を防止する拡散防止膜を形成した。 （もっと読む）

【課題】低抵抗タングステンを用いてコンタクトとビットライン金属配線を形成することにより、ビットラインの面抵抗値を減少させ、工程を簡素化してTATを改善させる方法を提供する。
【解決手段】層間絶縁膜１０１にコンタクトホールを形成し、バリアメタル１０２を形成後、全体構造上にＣＶＤ法によりタングステン膜を形成する。このときの核生成工程において、B2H6またはSiH4をドーピングし、タングステン膜のグレインサイズを増大させる。この後、ＣＭＰによりタングステン膜の表面粗さを緩和し、エッチングにより低抵抗タングステンからなるビットラインパターン１０３を形成する。 （もっと読む）

【課題】半導体層と電極とのオーミック接続を容易に得られ、電気的特性に優れた薄膜トランジスタを提供する。
【解決手段】本発明の薄膜トランジスタ（ＴＦＴ）３０は、半導体層３５と、該半導体層３５に当接する金属層６３とを備えており、前記半導体層３５と前記金属層６３との界面に、金属層６３の構成材料のうち少なくとも１種類の金属材料のシリサイドを含む金属シリサイド層３６が形成されている。 （もっと読む）

【課題】薄く且つ連続的なＲｕ膜を形成する。
【解決手段】 反応室内で基板上にルテニウム（Ｒｕ）薄膜を堆積させる方法であって、（ｉ）反応室内にルテニウム前駆体のガスを供給して、非環式ジエニルを含むルテニウム複合体であるルテニウム前駆体のガスを基板に吸着させる段階と、（ｉｉ）励起した還元ガスを反応室内に供給して、基板に吸着されたルテニウム前駆体を活性化させる段階と、（ｉｉｉ）段階（ｉ）と（ｉｉ）を繰り返し、それにより基板上にルテニウム薄膜を形成する段階とを含む方法。 （もっと読む）

【課題】 低誘電率層間絶縁膜および／または金属膜の酸化を確実に抑止することが可能であり、しかも、プロセスの再現性に優れた熱処理方法を提供する。
【解決手段】 熱処理方法は、ｌｏｗ−ｋ膜および配線層が成膜されたウエハＷを熱処理炉４１内に収容する工程と、熱処理炉４１内に、気相の無水酢酸をマスフローコントローラ４４ｄによって流量調整しながら供給する工程と、気相の無水酢酸が供給された熱処理炉４１内のウエハＷを、熱処理炉４１に設けられたヒーター４１ｂによって加熱する工程とを含む。 （もっと読む）

【課題】絶縁膜に設けられた凹部の最小幅が狭く、深い場合でも、バリア層としてＴｉ濃化層を形成することができ、しかも純Ｃｕを配線材料として凹部の隅々に亘って埋め込むことができる半導体配線の製造方法を提供する。
【解決手段】半導体基板上の絶縁膜に最小幅が０．１５μｍ以下、該最小幅に対する深さの比（深さ／最小幅）が１以上の凹部を形成し、この絶縁膜の凹部に、Ｔｉを０．５〜１０原子％含有するＣｕ合金薄膜を凹部形状に沿って１０〜５０ｎｍの厚さで形成した後、Ｃｕ合金薄膜付き凹部に純Ｃｕ薄膜を形成し、３５０℃以上に加熱して絶縁膜とＣｕ合金薄膜との間にＴｉを析出させればよい。 （もっと読む）

【課題】ｐ型及びｎ型のＭＯＳＦＥＴのいずれにおいても、仕事関数が制御されていることにより、閾値電圧が低減され且つ制御されたＣＭＯＳトランジスタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１００は、半導体基板１０１と、半導体基板１０１におけるｎ型ＭＯＳＦＥＴ領域の上に形成された第１のゲート電極１３１と、半導体基板１０１におけるｐ型ＭＯＳＦＥＴ領域の上に形成された第２のゲート電極１３２とを備え、第１のゲート電極１３１は、シリコン層１０７及びその上に形成された第１の金属シリサイド層１１８を含み、第２のゲート電極１３２は、金属過剰な第２の金属シリサイド層１１９を含む。 （もっと読む）

【課題】めっき膜に生じる異常析出を、単位時間当たりの基板処理枚数に影響を極端に及ぼさない範囲で、効果的に防止・抑制することができるめっき方法及びめっき装置を提供すること。
【解決手段】金属イオンを含んだめっき液Ｑに半導体ウェーハ３とアノード５とを浸漬し、半導体ウェーハ３とアノード５間に電流を流すことで半導体ウェーハ３の被めっき面３ａに金属めっきを行う。半導体ウェーハ３とアノード５間への電流供給をそのめっき膜厚が１〜２０μｍとなるまで連続して行なった後に１秒〜２分間停止する工程を、複数回繰り返し行う。その間、被めっき面３ａ近傍部分のめっき液Ｑをパドル９によって攪拌する。 （もっと読む）

【課題】オーバハング部分を生ぜしめることなく凹部の内壁面に十分な厚さのシード膜やバリヤ層等の薄膜を形成することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器２４内でプラズマにより金属ターゲット７０をイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台３４上に載置した表面に凹部２，４を有する被処理体へバイアス電力により引き込んで前記凹部内を含む前記被処理体の表面に薄膜を形成するようにした成膜方法において、前記バイアス電力を、前記被処理体の表面が実質的にスパッタされない領域下にて変化させるようにする。これにより、オーバハング部分を生ぜしめることなく凹部の内壁面に十分な厚さのシード膜やバリヤ層等の薄膜を形成する。 （もっと読む）

【課題】ＣＭＰ後の金属膜を容易に平坦化できる技術を提供することができる。
【解決手段】半導体デバイス（被加工物）表面上に電気的に機能する溝状または孔状の配線パターン３（第１パターン）と、電気的に機能しない複数の溝状または孔状のダミーパターン４（第２パターン）を形成する工程と、配線パターン３上をメッキ法により、金属膜で被覆する工程と、被覆された金属膜をＣＭＰ法により研磨する工程とを有する半導体装置の製造方法であって、ダミーパターン４を形成する工程では、配線パターン３の溝幅に応じて、ダミーパターン４の溝幅および配置領域を決定し、選択的に形成させる。 （もっと読む）

【課題】ボイドによるコンタクトホール間のショート不良を防止する半導体装置及びその製造方法を提供すること。
【解決手段】本発明の一形態の半導体装置は、半導体基板（１０１）上に形成された第１及び第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴ上に形成された第１の応力膜（１１０）と、前記第２のＭＯＳＦＥＴ上に形成されるとともに、前記第１の応力膜の端部に積層され、前記第１の応力膜の側面との間にボイド（Ｖ）を有するように形成された第２の応力膜（１１２）と、前記第１の応力膜及び前記第２の応力膜上に形成される絶縁膜と、を備え、前記第１の応力膜と前記第２の応力膜との境界部に、前記第１の応力膜と前記第２の応力膜のどちらにも覆われていない領域（Ａ）を有し、前記領域及び前記ボイドの少なくとも一部に前記絶縁膜が埋め込まれている。 （もっと読む）

【課題】金属配線同士が短絡することがない、信頼性の高い複数層の金属配線の形成方法を提供すること。
【解決手段】第一層目の金属配線７の側壁が露出するように最初に使用したレジストマスク６を再度露光、現像してパターニングしてレジストマスク６ａを形成し、第一層目の金属配線７の外側に空間１２を形成する。この後、第二層目の金属配線８を第一層目の金属配線７の表面と側壁に形成する。金属配線間にレジストマスク６ａが形成されているので、金属配線間に第二層目の金属配線の形成時に発生する析出物が形成されないので金属配線同士の短絡が防止され、高信頼性の金属配線が形成できる。 （もっと読む）