半導体装置の製造方法および半導体装置の設計支援システム
【課題】ＣＭＰ後の金属膜を容易に平坦化できる技術を提供することができる。
【解決手段】半導体デバイス（被加工物）表面上に電気的に機能する溝状または孔状の配線パターン３（第１パターン）と、電気的に機能しない複数の溝状または孔状のダミーパターン４（第２パターン）を形成する工程と、配線パターン３上をメッキ法により、金属膜で被覆する工程と、被覆された金属膜をＣＭＰ法により研磨する工程とを有する半導体装置の製造方法であって、ダミーパターン４を形成する工程では、配線パターン３の溝幅に応じて、ダミーパターン４の溝幅および配置領域を決定し、選択的に形成させる。
【解決手段】半導体デバイス（被加工物）表面上に電気的に機能する溝状または孔状の配線パターン３（第１パターン）と、電気的に機能しない複数の溝状または孔状のダミーパターン４（第２パターン）を形成する工程と、配線パターン３上をメッキ法により、金属膜で被覆する工程と、被覆された金属膜をＣＭＰ法により研磨する工程とを有する半導体装置の製造方法であって、ダミーパターン４を形成する工程では、配線パターン３の溝幅に応じて、ダミーパターン４の溝幅および配置領域を決定し、選択的に形成させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置の設計支援システム技術に関し、特に、半導体装置の配線構造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体デバイスに配線パターンを形成させる半導体装置の製造方法の一例として、配線パターン溝に金属膜をメッキ形成させた後、化学機械研磨（ＣＭＰ (Chemical Mechanical Polishing)）法により研磨する方法がある。例えば特開２０００−２２３３１号公報（特許文献１）では、ビルドアップ多層基板の製造工程において、配線パターン形成ブロックの周辺に帯状のダミーパターンを該配線パターンと同時に電解銅メッキにより形成し、その後、配線パターン形成ブロックの表面を研磨して配線パターンのメッキ厚を均一にする方法が記載されている。この方法によれば、ダミーパターンが研磨量を規制するガイドとしての役割を果たすとされている。
【０００３】
また、特開２００３−２４３３９９号公報（特許文献２）では、Ｓｉ基板上の層間絶縁膜に、エッチングによって間隔が密な配線溝と幅広配線溝が形成し、表面にバリアメタルおよび銅（Ｃｕ）膜を成膜した後、電解メッキ処理で、層間絶縁膜の表面部分および配線溝と幅広配線溝の内部にＣｕメッキ膜が成膜する。そして、Ｃｕメッキ膜の表面に金属膜のマスクを成膜させ、パターンの密な配線溝の表面部分に生じた凸部に対応する部分のマスクを選択して研磨する方法が記載されている。この方法によれば、凸部のＣｕメッキ膜のみが露出するので薬液にてエッチングして表面がほぼ平坦化されたところで、ＣＭＰ処理により残りのＣｕメッキ膜とマスクを研磨して、表面を高平坦化することができるとされている。
【０００４】
また、特開２００４−１０３６９１号公報（特許文献３）では、トレンチ素子分離領域を伴い、トレンチの疎密が著しい半導体基板において、容易に研磨ムラを抑制する方法として、研磨レートの異なる２層（シリコン窒化膜とシリコン酸化窒化膜）のＣＭＰストッパ膜を用い、研磨レートの大きい方の、上層のシリコン酸化窒化膜が凹凸のダミーパターンを形成する。その後、トレンチが形成され、素子分離用の酸化膜が埋め込まれる方法が記載されている。この方法によれば、ＣＭＰ時において、素子分離用の酸化膜、シリコン酸化窒化膜、シリコン窒化膜の占める割合に応じて研磨速度に差がつくため、研磨パッドにおける研磨レートの選択性が活かされるとされている。
【０００５】
また、特開平２００３−２２０５５５号公報（特許文献４）では、磁気パターン転写用マスター体等の溝付き被加工物の研磨方法として、溝付きの被加工物表面を研磨するに際して、溝による凹凸部分の両側に、ダミーの溝を形成しておき、その後、ダミー溝をも含む溝による凹凸部分の凸面を研磨する方法が記載されている。この方法によれば、溝による凹凸部分の凸面を平坦に研磨できるとされている。
【特許文献１】特開２０００−２２３３１号公報
【特許文献２】特開２００３−２４３３９９号公報
【特許文献３】特開２００４−１０３６９１号公報
【特許文献４】特開２００３−２２０５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は配線パターン溝内にメッキ法により金属膜を形成させる方法について検討した結果、以下のような課題があることを見出した。
【０００７】
すなわち、パターンの溝幅とメッキ形成される金属膜の盛り上がり高さの関係についての配慮がされていないため、ＣＭＰによる金属膜の平坦化を容易にすることができないという問題である。
【０００８】
本願発明の目的は、ＣＭＰによる金属膜の平坦化を容易にすることができる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明は、配線パターン（第１パターン）溝内にメッキ法により金属膜を形成する半導体装置の製造方法において、ダミーパターン（第２パターン）を形成する工程を有し、配線パターンおよびダミーパターンを設計する工程では、配線パターンの幅に応じて、ダミーパターンの幅を決定し、選択的に配置させるものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
すなわち、本発明によれば、配線パターンの溝幅に応じて、ダミーパターンの溝幅および配置領域を決定し、選択的に形成させることにより、メッキ後の金属膜の凹凸を抑制することができる。
【００１４】
そして、メッキ後の金属膜の凹凸を抑制しつつ、凹部の周囲には凸部を形成させるようにすることにより、ＣＭＰによる金属膜の平坦化を容易にすることができる。
【発明を実施するための最良の形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１６】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１７】
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
本発明の実施の形態１では、基板上に形成された酸化膜に溝を形成し、これに金属膜をメッキした後ＣＭＰによって研磨することで溝内に配線を形成するいわゆるダマシン技術において、ＣＭＰによる金属膜の平坦化を容易にすることができる半導体装置の製造方法を提供するものであり、この目的を、配線パターンの溝幅に応じて、ダミーパターンの溝幅、および配置領域を決定し、選択的に形成させ、メッキ後の金属膜の凹凸を抑制することにより実現した。
【００１９】
最初にデバイス表面に形成された溝に金属膜をメッキ法により形成する際のメッキ形状について説明する。
【００２０】
図１はデバイス表面に形成されたシリコン酸化膜１に溝を形成した後、バリアメタルを介してＣｕである金属膜２をメッキ形成した後の状態を示す拡大断面図であり、図１（ａ）は溝幅が狭いパターンが密集している場合、図１（ｂ）は溝幅が広い場合を示す。図２は図１に示したメッキ形成後にＣＭＰにより表面を研磨した後の状態を示す拡大断面図であり、図２（ａ）は溝幅が狭いパターンが密集している場合、図２（ｂ）は溝幅が広い場合を示す。なお、バリアメタルについては図示を省略する。
【００２１】
ダマシン技術では、図１（ａ）（ｂ）のようにシリコン酸化膜１に形成されたデバイス表面上にエッチングによって溝を形成し、該溝部にバリアメタルを形成させた後、各溝の周囲、底部および側壁部にメッキ速度を促進させるための物質、すなわち“促進剤”（図示せず）を付着させる。この上に例えばＣｕである金属膜２を電気メッキなどによってコーティングする。この時、図１（ａ）（ｂ）のように溝幅や密集度によって溝の上の金属膜２が盛り上がったり、逆に凹んだりする現象が発生する。
【００２２】
通常、図１（ａ）のように溝幅の狭いパターンが密集した部位ではメッキ金属膜２が凸形状に盛り上がり、図１（ｂ）のように溝幅の広い溝がある部位ではメッキ金属膜２が凹形状に凹む。なお、パターンを形成していない部位では、図１（ｂ）に示す金属膜２の両端部のように盛り上がるが、その盛り上がり高さは図１（ａ）に示す溝幅の狭いパターンが密集した部位での盛り上がり高さよりも低い。
【００２３】
このような現象は、促進剤と、各パターンの表面積との関係により発生するものと考えられる。
【００２４】
製品デバイスには、様々な幅の溝がチップ内に存在するためメッキ終了段階では盛り上がった箇所と凹んだ箇所がチップ内に混在する状態となる。この状態のまま金属膜２のＣＭＰプロセスを実施すると、図２（ａ）のように溝幅が狭いパターンが密集している部位はディッシング（皿状に金属膜２が削り込まれること）量が少なく、図２（ｂ）のように溝幅が広い部位ではディッシング量が多くなる。
【００２５】
この状態では表面凹凸が大きいため、配線抵抗のばらつきが大きくなる他、接触不良が発生し易くなったりする問題がある。また、表面凹凸が大きくなりすぎると、ＣＭＰ後に配線パターン上に層を形成させても凹凸が反映されるので、フォトリソグラフィを行う際に焦点が合わなくなる可能性がある他、断線してしまう可能性もある。
【００２６】
次に、本実施の形態１の半導体装置の製造方法において、デバイス表面にあるシリコン酸化膜１上に電気的に機能する溝状の配線パターンと、電気的に機能しない複数の溝状または孔状のダミーパターンを形成する工程と、配線パターン上をメッキ法により、金属膜で被覆する工程と、被覆された金属膜をＣＭＰ法により研磨する工程について図面を用いて説明する。
【００２７】
図３はデバイス表面にあるシリコン酸化膜１上に溝状の配線パターン３と、複数の溝状または孔状のダミーパターン４を形成した状態を示す拡大断面図、図４は図３に示した配線パターン３およびダミーパターン４上にＣｕである金属膜２をメッキ法により形成した状態を示す拡大断面図、図５は図４に示した金属膜２をＣＭＰにより研磨した後の状態を示す拡大断面図である。
【００２８】
図３〜図５において、デバイス表面に形成されたシリコン酸化膜１には電気的に機能する溝幅の広い溝状の配線パターン３（第１パターン）の周囲には、電気的に機能しない溝幅の狭い溝状または孔状のダミーパターン４（第２パターン）がエッチングにより複数形成されている。
【００２９】
複数のダミーパターン４を配置することにより、図４に示すように、溝幅の広い配線パターン３上に堆積する金属膜２の凹みは図１（ｂ）に示す場合と比較して若干ではあるが、浅くなる。これは、ダミーパターン４上部の金属膜２の盛り上がりの影響が、配線パターン３上部に及ぶからである。ただし、この状態では溝幅の広い配線パターン３の溝中央付近の上部はまだ凹んでいる。
【００３０】
ところが、パターンをＣＭＰにより研磨した後は図５のように溝幅の広い配線パターン３上のディッシング量は、図２（ｂ）と比較して顕著に少なくなる。この理由を図面を用いて説明する。
【００３１】
図６は図４に示した金属膜２をＣＭＰによる研磨を開始した直後の状態を示す拡大断面図、図７は図６に示したＣＭＰによる研磨が中盤まで進行した状態を示す拡大断面図である。
【００３２】
図６に示すように、ＣＭＰ開始直後は、研磨パッド５は配線パターン３周囲にあるダミーパターン４上部の金属膜２の盛り上がりに支えられ、ダミーパターン４上部の金属膜２の盛り上がりがある程度研磨されるまで、配線パターン３上部の金属膜２には接触しない。このため、配線パターン３上部の金属膜２は研磨が進行しない。
【００３３】
図７に示すように更に研磨が進行すると、配線パターン３上部の金属膜２に研磨パット５が接触するが、そのときにはダミーパターン４上部の金属膜２の盛り上がりは相当量研磨されて減少している。
【００３４】
このように、溝幅が広く、メッキ後の金属膜２の形状が凹状となる配線パターン３の周囲に、溝幅が狭く、メッキ後の金属膜２の形状が凸状となるダミーパターン４（第２パターン）を形成することによりＣＭＰ後のディッシングが軽減され、平坦性が向上する。
【００３５】
次に溝幅が狭く、メッキ後の金属膜２の形状が凸状となる配線パターン３の周囲に、溝幅が広く、メッキ後の金属膜２の形状が凹状となるダミーパターン４を形成した場合について説明する。
【００３６】
図８はデバイス表面にあるシリコン酸化膜１上に複数の配線パターン３と、ダミーパターン４を形成した後、金属膜２をメッキ法により形成した状態を示す拡大断面図である。
【００３７】
図８において、溝幅が狭い複数の配線パターン３の周囲には溝幅の広いダミーパターン４が形成されている。そして、配線パターン３の上に堆積するＣｕである金属膜２の盛り上がり高さは、図１（ａ）に示す場合と比較して若干低くなっている。これは、ダミーパターン４上部の金属膜２の凹みの影響が、配線パターン３上部に及ぶからである。
【００３８】
すなわち、本実施の形態１では、メッキ後の金属膜２の形状が凸状となる配線パターン３の周囲に、メッキ後の金属膜２の形状が凹状となるダミーパターン４を形成することにより、配線パターン３上部の金属膜２の盛り上がり高さを抑制し、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の高さをある程度平坦化することができる。
【００３９】
ここで、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の盛り上がり高さにばらつきがある場合、高さが高い部分の研磨に時間を要し、その間に高さが低い部分が過剰に研磨され、ディッシングが発生する可能性がある。
【００４０】
しかし、本実施の形態１によれば、配線パターン３の溝幅に応じて、ダミーパターン４の溝幅および配置領域を決定し、選択的に形成させることにより、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の盛り上がり高さのばらつきを抑制することができるので、研磨の過不足なく、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００４１】
ところで、実際の製造工程では、配線パターン３の溝幅に対して、どの程度の溝幅のダミーパターンを配置したらよいか指針が必要となる。そこで、これらの値をどのようにして決定すべきか本発明者が検討し、見出した結果を下記に述べる。
【００４２】
本発明者が検討を行った結果、各パターンの溝幅とパターン上のＣｕである金属膜２の盛り上がりの間には、図９のような関係があることが分かった。
【００４３】
図９はパターンの溝幅とパターン上のＣｕ膜の盛り上がり高さの関係を示すグラフ図、図１０は図９に示す関係を検討する際の、盛り上がり高さの基準面等を示すデバイス表面の拡大断面図である。
【００４４】
図９では、図１０に示すパターンの溝幅Ｗ１を横軸、メッキ形成後の金属膜２の盛り上がり高さを縦軸にとった。なお、盛り上がり高さは、図１０に示すシリコン酸化膜１の上面を基準面６とし、これより高くなった場合にプラスの値、低くなった場合にマイナスの値としている。また、図１０に示すパターンの溝深さは一定値（約６００ｎｍ）とした。
【００４５】
図９より、溝幅Ｗ１が１μｍを境に基準面より盛り上がるか凹形状になるかが分かれることが分かった。また、溝幅Ｗ１が約２μｍの所で凹部の深さがほぼ飽和に達していることが分かった。一方、溝幅Ｗ１が１μｍ以下の所では、基準面より盛り上がる高さは計測できる範囲内では溝幅Ｗ１が小さいほど大きくなっていることが分かった。ただし、極端に溝幅Ｗ１を狭くすると、リソグラフィやエッチングのコストの問題などもあるため、溝幅Ｗ１は０．５μｍ程度以下を維持できれば十分な盛り上がり高さが得られると考えられる。
【００４６】
従って、溝幅Ｗ１が１μｍより広い配線パターン３の周囲には溝幅Ｗ１が０．５μｍより狭いダミーパターン４を、溝幅Ｗ１が１μｍより狭い配線パターン３の周囲には溝幅Ｗ１が１μｍ〜２μｍ程度のダミーパターン４を選択的に形成すれば良いことが分かった。
【００４７】
次に、図６および図７に示した研磨パッド５の変形範囲を実測するため、図１１のようなパターンを用意し、パッドの変形範囲を実測した。
【００４８】
図１１は下地７の上にＣｕパターン８を配置した状態を示す断面図、図１２は図１１に示す下地７およびＣｕパターン８の上から研磨パッド５を当てた状態を示す断面図である。
【００４９】
図１２に示すようにＣＭＰによる研磨を実施してＣｕパターン８の端部からどの程度離れた位置で下地７が研磨されるかを確認したところ、距離Ｌ１＝８０μｍ程度のところで下地が研磨された。なお、Ｃｕパターン８の高さと距離Ｌ１との関係を確認するため、Ｃｕパターン８の高さを２００ｎｍ〜８００ｎｍの範囲で変化させたが、いずれの場合も距離Ｌ１＝８０μｍ程度のところで下地が研磨された。
【００５０】
このことから、研磨パッド５の変形範囲は８０μｍ程度であり、ダミーパターン４は配線パターン３の周囲８０μｍ以上の位置に選択的に形成すればよいことが分かった。
【００５１】
図１３は本実施の形態１である半導体装置の製造方法の１例として、半導体ウエハに配線パターンおよびダミーパターンを形成した状態を示す半導体ウエハの一部を上面から見た平面図である。
【００５２】
図１３において、半導体ウエハ１００の表面に形成された配線パターン３の周囲の距離Ｌ１四方には、上面から見た形状が四角形のダミーパターン４が複数配置されている。ここで、配線パターン３の溝幅Ｗ１は２μｍ、周囲の距離Ｌ１は８０μｍとし、ダミーパターン４を上面から見た形状は０．５μｍ角の正方形とした。また、異なるダミーパターン４間の最短距離Ｌ２は０．５μｍとした。
【００５３】
なお、図１３には、１つの配線パターン３のみを図示したが、実際にはウエハ１００上に存在する全ての配線パターン３の周囲８０μｍ四方にダミーパターン４を配置した。ただし、配線パターン３の周囲８０μｍ四方の中に別の配線パターン３が存在する場合には、これを避けるようにダミーパターン４を配置した。
【００５４】
このようにダミーパターン４を配置した結果、ダミーパターン４を配置しない場合と比較して、ＣＭＰ後の平坦性を３０％〜５０％程度向上させることができた。
【００５５】
すなわち、本実施の形態１の製造方法によれば、溝幅Ｗ１が１μｍより広い配線パターン３の周囲には溝幅Ｗ１が０．５μｍより狭いダミーパターン４を、溝幅Ｗ１が１μｍより狭い配線パターン３の周囲には溝幅Ｗ１が１μｍ〜２μｍ程度のダミーパターン４を選択的に形成することにより、ＣＭＰ後の平坦性を容易に向上させることができる。
【００５６】
また、導入するダミーパターンの数も一律に全てのスペースにダミーパターンを導入した場合に比較して６０％程度削減することができた。
【００５７】
すなわち、本実施の形態１の製造方法によれば、従来のように一律に全てのスペースにダミーパターンを導入するのではなく、配線パターン３の周囲８０μｍ四方にのみダミーパターンを導入するので、ダミーパターンの数を削減することができる。
【００５８】
そして、導入するダミーパターンの数を削減すれば、設計データをコンパクトにすることができる。また、ダミーパターンの数を削減すれば、研磨不良による短絡のリスク等、ダミーパターンを設けることに起因する不良率を軽減することができる。
【００５９】
なお、配線パターン３の溝幅Ｗ１はＬＳＩ設計ツール等を用いることで自動的に抽出できるので従来と比較してダミーパターン導入に必要な時間は殆ど変わらない。
【００６０】
（実施の形態２）
前記実施の形態１では、ダミーパターン４の上面から見た形状を０．５μｍ角の四角形とし、配線パターン３の溝幅を２μｍ以上とし、また配線パターン３の周囲８０μｍ四方にダミーパターン４を選択的に形成させた。左記に述べた数値はプロセス条件によって最適値が異なる場合もある。本発明者の検討によれば、ダミーパターン４の溝幅は０．５μｍ以下、配線パターン３の溝幅は１μｍ以上、配線パターン３の周囲５０μｍ以上２５０μｍ以内にダミーパターン４を配置すれば同様の効果が得られることが分かった。
【００６１】
ダミーパターン間の距離はダミーパターン４の溝幅と同程度とすることが望ましい。特に、配線パターン３の溝幅が１μｍ以上である場合、ダミーパターン間の距離をダミーパターン４の溝幅と同程度とすれば、より確実に、メッキ後の金属膜２の凹凸を抑制し、ＣＭＰ後の平坦性を向上させることができる。
【００６２】
また、ダミーパターン４は正方形でなくともよく、ライン状のもの、多角形状のものであっても良い。ダミーパターン４をライン状にすれば、設計時に指定するダミーパターン４の座標点を少なくすることができるため、設計データをコンパクトにすることができる。ダミーパターン４を四角形以上の多角形とすると、設計データは大きくなるが、メッキ後の金属膜２の凹凸を抑制し、ＣＭＰ後の平坦性を向上させる効果は得ることができる。
【００６３】
（実施の形態３）
前記実施の形態１または２では配線パターン３の溝幅に応じたダミーパターン４を導入することを特徴とする半導体装置の製造方法について説明したが、本実施の形態３では、シミュレーションを用いて、より簡易にダミーパターンを導入する手法について述べる。
【００６４】
図１４は半導体チップを上面から見たメッキ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。なお、標高とは被加工物である半導体チップ表面に交差する方向の寸法である。
【００６５】
最初に、メッキ後のチップ内標高分布をシミュレーションにより予測する。シミュレーション手法については、現在までに幾つかのモデルが提唱されている（例えばT.Park et. al. , Journal of The Electrochemical Society, 151 (6) C418-C430 (2004)）。このようなシミュレーション手法ではチップ全体を数十μｍ角のメッシュに分割して各メッシュで標高を計算する。
【００６６】
図１４のようにシミュレーションの結果から特に標高が低い部分（標高が低いメッシュ）下位１０％を抽出する。この標高が低い部分は主として溝幅が広い配線パターン３が含まれている部分である。そこで、この標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を形成させる。ダミーパターン４の形状などについては実施の形態１または２で述べたとおりである。
【００６７】
本実施の形態３によれば、シミュレーションにより、金属膜２をメッキ形成させた後の標高が低い部分の周囲にダミーパターン４を形成させるので、結果的に実施の形態１または２で説明した効果と同様に、最小限のダミーパターン導入によりＣＭＰ後の平坦性を向上することが可能となる。
【００６８】
（実施の形態４）
前記実施の形態３ではメッキ膜標高に基づいたダミーパターンの導入手法について説明したが、本実施の形態４ではＣＭＰシミュレーションを用いたダミーパターン導入の手法について述べる。
【００６９】
図１５は半導体チップを上面から見たＣＭＰ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００７０】
金属膜２をメッキ形成させた後、それに続いてＣＭＰを実施した後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については、現在までに幾つかのモデルが提唱されている（例えばT. Tugbawa, T. Park, D. Boning, T. Pan, P. Li, S. Hymes, T. Brown, and L. Camilletti, ``A Mathematical Model of Pattern Dependencies in Cu CMP Processes,'' CMP Symposium, Electrochemical Society Meeting, Vol. PV99-37, pp. 605-615, Honolulu, HA, Oct. 1999.）。
【００７１】
このようなシミュレーション手法ではチップ全体を数十μｍ角のメッシュに分割して各メッシュで標高を計算する。図１５のようにシミュレーションの結果から特に標高が低い部分（ディッシング量が多いメッシュ）下位１０％を抽出する。
【００７２】
この標高が低い部分は主として溝幅が１μｍ以上の配線パターンが含まれている部分である。そこで、この標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を選択的に形成させる。ダミーパターン４の形状などについては実施の形態１または２で述べたとおりである。
【００７３】
本実施の形態４によれば、シミュレーションにより、ＣＭＰ後の標高が低い部分の周囲にダミーパターン４を形成させるので、結果的に実施の形態１または２で説明した効果と同様に、最小限のダミーパターン導入によりＣＭＰ後の平坦性を向上することが可能となる。
【００７４】
（実施の形態５）
前記実施の形態３ではシミュレーションにより、金属膜２をメッキ形成させた後の標高が低い部分の周囲にダミーパターンを形成させる手法について説明したが、本実施の形態５では、金属膜２をメッキ形成させた後の標高が高い部分の周囲にダミーパターンを形成させる方法について説明する。
【００７５】
図１６は半導体チップを上面から見たメッキ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００７６】
最初に、メッキ後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については前記実施の形態３で述べた通りである。
【００７７】
図１６のようにシミュレーションの結果から特に標高が高い部分（標高が高いメッシュ）上位１０％を抽出する。この標高が高い部分は主として溝幅が細い配線パターンが含まれている部分である。そこで、この標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００７８】
本実施の形態５によれば、標高が高い領域の周囲に２μｍ以上の溝幅のダミーパターン４が挿入されるため、前記実施の形態３とは逆に標高が高い部分の高さを抑制する効果を見込むことができるので、メッキ後の金属膜２の高さのバラツキを抑制することができる。
【００７９】
そして、前記実施の形態１で述べたように、メッキ後の金属膜２の高さのバラツキを抑制すれば、研磨の過不足なく、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００８０】
なお、前記実施の形態３と本実施の形態５とを組み合わせても良い。すなわち、標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を選択的に形成させ、標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００８１】
このようにすれば、ＣＭＰ後の平坦性をより向上させることができる。
【００８２】
（実施の形態６）
前記実施の形態５ではメッキ膜標高に基づいたダミーパターンの導入手法について説明したが、本実施の形態６ではＣＭＰシミュレーションを用いたダミーパターン導入の手法について述べる。
【００８３】
図１７は半導体チップを上面から見たＣＭＰ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００８４】
最初に、金属膜２をメッキ形成させた後、それに続いてＣＭＰを実施した後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については実施の形態４で述べた通りである。
【００８５】
図１７のようにシミュレーションの結果から特に標高が高い部分（ディッシング量が少ないメッシュ）上位１０％を抽出する。この標高が低い部分は主として溝幅の配線パターンが含まれている部分である。
【００８６】
この標高が高い部分は主として溝幅が狭い配線パターンが含まれている部分である。そこで、この標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００８７】
本実施の形態６によっても前記実施の形態５と同様に最小限のダミーパターン導入により、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００８８】
また、前記実施の形態４と本実施の形態６を組み合わせて実施しても良いことはいうまでもない。このようにすれば、ＣＭＰ後の平坦性をより向上させることができる。
【００８９】
（実施の形態７）
本実施の形態７では実施の形態１〜６までに述べた製造方法に用いる具体的な設計データを生成するシステムについて述べる。
【００９０】
図１８は本実施の形態７に示すシステムの構成を示す概念図である。
【００９１】
本システムは設計サーバ１３０、入出力端末１３１、演算サーバ１３２、データサーバ１３４、信号線１０１〜１０４によって構成されている。
【００９２】
最初に入出力端末１３１からダミーパターン生成の指示が入力されると演算サーバ１３２にデータサーバ１３４からデバイスの設計データを含む研磨条件が転送される。ここで、研磨条件とはデバイスの研磨を行う際に、任意に選択可能なパラメータであり、デバイスの設計データの他、例えば膜厚、研磨速度、研磨選択比、目標研磨量などが挙げられる。
【００９３】
また、設計サーバ１３０にもデータサーバ１３４から演算サーバ１３２を経由して設計データが転送され、シミュレーションが必要な場合には演算サーバ１３２がメッキ後の金属膜の標高もしくはＣＭＰ後の金属膜の標高の演算が実行される。
【００９４】
一方、シミュレーションが不要な場合（配線幅を抽出するだけの場合）には設計サーバ１３０で溝幅の抽出が実行される。
【００９５】
その結果はデータサーバ１３４に蓄積される。溝幅の抽出結果を蓄積することにより、次回以降の設計時間の短縮および設計精度を向上させることができる。
【００９６】
次に、ダミーパターンを挿入すべき箇所の抽出とダミーパターンの溝幅の決定が演算サーバ１３２で実行される。この実行結果を受け、ダミーパターンを挿入した設計データが設計サーバ１３０で生成される。
【００９７】
生成されたダミーパターンを挿入した設計データはデータサーバ１３４に蓄積された上で外部ネットワークを介して必要な設計部署に送付される。また、ダミーパターンを周囲に配置する溝パターンの幅、ダミーパターンを配置する領域の幅、配置したダミーパターンの形状と大きさ（正方形のダミーパターンの場合には一辺の長さ）が入出力端末１３１に表示されるとともにデータサーバ１３４に蓄積される。
【００９８】
本実施の形態７で説明したシステムによれば、配線パターンの溝幅を自動で抽出し、必要に応じてシミュレーションを行い、ダミーパターンの挿入箇所と必要な溝幅を決定するため、実施の形態１〜６で説明した半導体装置の製造方法で使用する設計データの生成に特に好適である。
【００９９】
そして、メッキ後およびＣＭＰ後の平坦性管理が容易になり、また自動的にダミーパターンを発生させデバイスに反映させることが可能になる。
【０１００】
以上、本発明者によってなされた発明を発明に実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１０１】
例えば、実施の形態１〜６では金属膜２としてＣｕを使用した例を説明したが、これをタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、コバルト（Ｃｏ）、銀（Ａｇ）のいずれかもしくはこれらの組み合わせであっても良い。
【０１０２】
Ｃｕを使用する場合、メッキ法を用いることが一般的であり、特に本発明による製造方法が、平坦化に効果的であるが、Ｔａ、ＴａＮ、Ｃｏ、Ａｇのいずれかもしくはこれらの組み合わせを用いる場合でも、メッキ法により形成させる場合は同様の効果を得ることができる。
【産業上の利用可能性】
【０１０３】
本発明は、半導体装置の製造方法、特に配線を形成する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【０１０４】
【図１】デバイス表面に形成されたシリコン酸化膜に溝を形成した後、金属膜をメッキ形成した後の状態を示す拡大断面図であり、（ａ）は溝幅が狭いパターンが密集している場合の拡大断面図、（ｂ）は溝幅が広い場合の拡大断面図である。
【図２】図１に示したメッキ形成後にＣＭＰにより表面を研磨した後の状態を示す拡大断面図であり、（ａ）は溝幅が狭いパターンが密集している場合の拡大断面図、（ｂ）は溝幅が広い場合の拡大断面図である。
【図３】デバイス表面にあるシリコン酸化膜上に溝状の配線パターンと、複数の溝状のダミーパターンを形成した状態を示す拡大断面図である。
【図４】図３に示した配線パターンおよびダミーパターン上に金属膜をメッキ法により形成した状態を示す拡大断面図である。
【図５】図４に示した金属膜をＣＭＰにより研磨した後の状態を示す拡大断面図である。
【図６】図４に示した金属膜をＣＭＰによる研磨を開始した直後の状態を示す拡大断面図である。
【図７】図６に示したＣＭＰによる研磨が中盤まで進行した状態を示す拡大断面図である。
【図８】デバイス表面にあるシリコン酸化膜上に複数の配線パターンと、ダミーパターンを形成した後、金属膜をメッキ法により形成した状態を示す拡大断面図である。
【図９】パターンの溝幅とパターン上のＣｕ膜の盛り上がり高さの関係を示すグラフ図である。
【図１０】図９に示す関係を検討する際の、盛り上がり高さの基準面等を示すデバイス表面の拡大断面図である。
【図１１】下地の上にＣｕパターンを配置した状態を示す断面図である。
【図１２】図１１に示す下地およびＣｕパターンの上から研磨パッドを当てた状態を示す断面図である。
【図１３】半導体ウエハに配線パターンおよびダミーパターンを形成した状態を示す半導体ウエハの一部を上面から見た平面図である。
【図１４】半導体チップを上面から見たメッキ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１５】半導体チップを上面から見たＣＭＰ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１６】半導体チップを上面から見たメッキ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１７】半導体チップを上面から見たＣＭＰ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１８】本実施の形態７に示すシステムの構成を示す説明図である。
【符号の説明】
【０１０５】
１ シリコン酸化膜（被加工物）
２ 金属膜
３ 配線パターン（第１パターン）
４ ダミーパターン（第２パターン）
５ 研磨パッド
６ 基準面
７ 下地
８ Ｃｕパターン
１００ 半導体ウエハ
Ｗ１ 溝幅
Ｌ１ 距離
Ｌ２ 最短距離
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置の設計支援システム技術に関し、特に、半導体装置の配線構造に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体デバイスに配線パターンを形成させる半導体装置の製造方法の一例として、配線パターン溝に金属膜をメッキ形成させた後、化学機械研磨（ＣＭＰ (Chemical Mechanical Polishing)）法により研磨する方法がある。例えば特開２０００−２２３３１号公報（特許文献１）では、ビルドアップ多層基板の製造工程において、配線パターン形成ブロックの周辺に帯状のダミーパターンを該配線パターンと同時に電解銅メッキにより形成し、その後、配線パターン形成ブロックの表面を研磨して配線パターンのメッキ厚を均一にする方法が記載されている。この方法によれば、ダミーパターンが研磨量を規制するガイドとしての役割を果たすとされている。
【０００３】
また、特開２００３−２４３３９９号公報（特許文献２）では、Ｓｉ基板上の層間絶縁膜に、エッチングによって間隔が密な配線溝と幅広配線溝が形成し、表面にバリアメタルおよび銅（Ｃｕ）膜を成膜した後、電解メッキ処理で、層間絶縁膜の表面部分および配線溝と幅広配線溝の内部にＣｕメッキ膜が成膜する。そして、Ｃｕメッキ膜の表面に金属膜のマスクを成膜させ、パターンの密な配線溝の表面部分に生じた凸部に対応する部分のマスクを選択して研磨する方法が記載されている。この方法によれば、凸部のＣｕメッキ膜のみが露出するので薬液にてエッチングして表面がほぼ平坦化されたところで、ＣＭＰ処理により残りのＣｕメッキ膜とマスクを研磨して、表面を高平坦化することができるとされている。
【０００４】
また、特開２００４−１０３６９１号公報（特許文献３）では、トレンチ素子分離領域を伴い、トレンチの疎密が著しい半導体基板において、容易に研磨ムラを抑制する方法として、研磨レートの異なる２層（シリコン窒化膜とシリコン酸化窒化膜）のＣＭＰストッパ膜を用い、研磨レートの大きい方の、上層のシリコン酸化窒化膜が凹凸のダミーパターンを形成する。その後、トレンチが形成され、素子分離用の酸化膜が埋め込まれる方法が記載されている。この方法によれば、ＣＭＰ時において、素子分離用の酸化膜、シリコン酸化窒化膜、シリコン窒化膜の占める割合に応じて研磨速度に差がつくため、研磨パッドにおける研磨レートの選択性が活かされるとされている。
【０００５】
また、特開平２００３−２２０５５５号公報（特許文献４）では、磁気パターン転写用マスター体等の溝付き被加工物の研磨方法として、溝付きの被加工物表面を研磨するに際して、溝による凹凸部分の両側に、ダミーの溝を形成しておき、その後、ダミー溝をも含む溝による凹凸部分の凸面を研磨する方法が記載されている。この方法によれば、溝による凹凸部分の凸面を平坦に研磨できるとされている。
【特許文献１】特開２０００−２２３３１号公報
【特許文献２】特開２００３−２４３３９９号公報
【特許文献３】特開２００４−１０３６９１号公報
【特許文献４】特開２００３−２２０５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者は配線パターン溝内にメッキ法により金属膜を形成させる方法について検討した結果、以下のような課題があることを見出した。
【０００７】
すなわち、パターンの溝幅とメッキ形成される金属膜の盛り上がり高さの関係についての配慮がされていないため、ＣＭＰによる金属膜の平坦化を容易にすることができないという問題である。
【０００８】
本願発明の目的は、ＣＭＰによる金属膜の平坦化を容易にすることができる技術を提供することにある。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
すなわち、本発明は、配線パターン（第１パターン）溝内にメッキ法により金属膜を形成する半導体装置の製造方法において、ダミーパターン（第２パターン）を形成する工程を有し、配線パターンおよびダミーパターンを設計する工程では、配線パターンの幅に応じて、ダミーパターンの幅を決定し、選択的に配置させるものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
すなわち、本発明によれば、配線パターンの溝幅に応じて、ダミーパターンの溝幅および配置領域を決定し、選択的に形成させることにより、メッキ後の金属膜の凹凸を抑制することができる。
【００１４】
そして、メッキ後の金属膜の凹凸を抑制しつつ、凹部の周囲には凸部を形成させるようにすることにより、ＣＭＰによる金属膜の平坦化を容易にすることができる。
【発明を実施するための最良の形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１６】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１７】
本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は原則として省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
本発明の実施の形態１では、基板上に形成された酸化膜に溝を形成し、これに金属膜をメッキした後ＣＭＰによって研磨することで溝内に配線を形成するいわゆるダマシン技術において、ＣＭＰによる金属膜の平坦化を容易にすることができる半導体装置の製造方法を提供するものであり、この目的を、配線パターンの溝幅に応じて、ダミーパターンの溝幅、および配置領域を決定し、選択的に形成させ、メッキ後の金属膜の凹凸を抑制することにより実現した。
【００１９】
最初にデバイス表面に形成された溝に金属膜をメッキ法により形成する際のメッキ形状について説明する。
【００２０】
図１はデバイス表面に形成されたシリコン酸化膜１に溝を形成した後、バリアメタルを介してＣｕである金属膜２をメッキ形成した後の状態を示す拡大断面図であり、図１（ａ）は溝幅が狭いパターンが密集している場合、図１（ｂ）は溝幅が広い場合を示す。図２は図１に示したメッキ形成後にＣＭＰにより表面を研磨した後の状態を示す拡大断面図であり、図２（ａ）は溝幅が狭いパターンが密集している場合、図２（ｂ）は溝幅が広い場合を示す。なお、バリアメタルについては図示を省略する。
【００２１】
ダマシン技術では、図１（ａ）（ｂ）のようにシリコン酸化膜１に形成されたデバイス表面上にエッチングによって溝を形成し、該溝部にバリアメタルを形成させた後、各溝の周囲、底部および側壁部にメッキ速度を促進させるための物質、すなわち“促進剤”（図示せず）を付着させる。この上に例えばＣｕである金属膜２を電気メッキなどによってコーティングする。この時、図１（ａ）（ｂ）のように溝幅や密集度によって溝の上の金属膜２が盛り上がったり、逆に凹んだりする現象が発生する。
【００２２】
通常、図１（ａ）のように溝幅の狭いパターンが密集した部位ではメッキ金属膜２が凸形状に盛り上がり、図１（ｂ）のように溝幅の広い溝がある部位ではメッキ金属膜２が凹形状に凹む。なお、パターンを形成していない部位では、図１（ｂ）に示す金属膜２の両端部のように盛り上がるが、その盛り上がり高さは図１（ａ）に示す溝幅の狭いパターンが密集した部位での盛り上がり高さよりも低い。
【００２３】
このような現象は、促進剤と、各パターンの表面積との関係により発生するものと考えられる。
【００２４】
製品デバイスには、様々な幅の溝がチップ内に存在するためメッキ終了段階では盛り上がった箇所と凹んだ箇所がチップ内に混在する状態となる。この状態のまま金属膜２のＣＭＰプロセスを実施すると、図２（ａ）のように溝幅が狭いパターンが密集している部位はディッシング（皿状に金属膜２が削り込まれること）量が少なく、図２（ｂ）のように溝幅が広い部位ではディッシング量が多くなる。
【００２５】
この状態では表面凹凸が大きいため、配線抵抗のばらつきが大きくなる他、接触不良が発生し易くなったりする問題がある。また、表面凹凸が大きくなりすぎると、ＣＭＰ後に配線パターン上に層を形成させても凹凸が反映されるので、フォトリソグラフィを行う際に焦点が合わなくなる可能性がある他、断線してしまう可能性もある。
【００２６】
次に、本実施の形態１の半導体装置の製造方法において、デバイス表面にあるシリコン酸化膜１上に電気的に機能する溝状の配線パターンと、電気的に機能しない複数の溝状または孔状のダミーパターンを形成する工程と、配線パターン上をメッキ法により、金属膜で被覆する工程と、被覆された金属膜をＣＭＰ法により研磨する工程について図面を用いて説明する。
【００２７】
図３はデバイス表面にあるシリコン酸化膜１上に溝状の配線パターン３と、複数の溝状または孔状のダミーパターン４を形成した状態を示す拡大断面図、図４は図３に示した配線パターン３およびダミーパターン４上にＣｕである金属膜２をメッキ法により形成した状態を示す拡大断面図、図５は図４に示した金属膜２をＣＭＰにより研磨した後の状態を示す拡大断面図である。
【００２８】
図３〜図５において、デバイス表面に形成されたシリコン酸化膜１には電気的に機能する溝幅の広い溝状の配線パターン３（第１パターン）の周囲には、電気的に機能しない溝幅の狭い溝状または孔状のダミーパターン４（第２パターン）がエッチングにより複数形成されている。
【００２９】
複数のダミーパターン４を配置することにより、図４に示すように、溝幅の広い配線パターン３上に堆積する金属膜２の凹みは図１（ｂ）に示す場合と比較して若干ではあるが、浅くなる。これは、ダミーパターン４上部の金属膜２の盛り上がりの影響が、配線パターン３上部に及ぶからである。ただし、この状態では溝幅の広い配線パターン３の溝中央付近の上部はまだ凹んでいる。
【００３０】
ところが、パターンをＣＭＰにより研磨した後は図５のように溝幅の広い配線パターン３上のディッシング量は、図２（ｂ）と比較して顕著に少なくなる。この理由を図面を用いて説明する。
【００３１】
図６は図４に示した金属膜２をＣＭＰによる研磨を開始した直後の状態を示す拡大断面図、図７は図６に示したＣＭＰによる研磨が中盤まで進行した状態を示す拡大断面図である。
【００３２】
図６に示すように、ＣＭＰ開始直後は、研磨パッド５は配線パターン３周囲にあるダミーパターン４上部の金属膜２の盛り上がりに支えられ、ダミーパターン４上部の金属膜２の盛り上がりがある程度研磨されるまで、配線パターン３上部の金属膜２には接触しない。このため、配線パターン３上部の金属膜２は研磨が進行しない。
【００３３】
図７に示すように更に研磨が進行すると、配線パターン３上部の金属膜２に研磨パット５が接触するが、そのときにはダミーパターン４上部の金属膜２の盛り上がりは相当量研磨されて減少している。
【００３４】
このように、溝幅が広く、メッキ後の金属膜２の形状が凹状となる配線パターン３の周囲に、溝幅が狭く、メッキ後の金属膜２の形状が凸状となるダミーパターン４（第２パターン）を形成することによりＣＭＰ後のディッシングが軽減され、平坦性が向上する。
【００３５】
次に溝幅が狭く、メッキ後の金属膜２の形状が凸状となる配線パターン３の周囲に、溝幅が広く、メッキ後の金属膜２の形状が凹状となるダミーパターン４を形成した場合について説明する。
【００３６】
図８はデバイス表面にあるシリコン酸化膜１上に複数の配線パターン３と、ダミーパターン４を形成した後、金属膜２をメッキ法により形成した状態を示す拡大断面図である。
【００３７】
図８において、溝幅が狭い複数の配線パターン３の周囲には溝幅の広いダミーパターン４が形成されている。そして、配線パターン３の上に堆積するＣｕである金属膜２の盛り上がり高さは、図１（ａ）に示す場合と比較して若干低くなっている。これは、ダミーパターン４上部の金属膜２の凹みの影響が、配線パターン３上部に及ぶからである。
【００３８】
すなわち、本実施の形態１では、メッキ後の金属膜２の形状が凸状となる配線パターン３の周囲に、メッキ後の金属膜２の形状が凹状となるダミーパターン４を形成することにより、配線パターン３上部の金属膜２の盛り上がり高さを抑制し、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の高さをある程度平坦化することができる。
【００３９】
ここで、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の盛り上がり高さにばらつきがある場合、高さが高い部分の研磨に時間を要し、その間に高さが低い部分が過剰に研磨され、ディッシングが発生する可能性がある。
【００４０】
しかし、本実施の形態１によれば、配線パターン３の溝幅に応じて、ダミーパターン４の溝幅および配置領域を決定し、選択的に形成させることにより、ＣＭＰによる研磨をする前のデバイス表面の金属膜２の盛り上がり高さのばらつきを抑制することができるので、研磨の過不足なく、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００４１】
ところで、実際の製造工程では、配線パターン３の溝幅に対して、どの程度の溝幅のダミーパターンを配置したらよいか指針が必要となる。そこで、これらの値をどのようにして決定すべきか本発明者が検討し、見出した結果を下記に述べる。
【００４２】
本発明者が検討を行った結果、各パターンの溝幅とパターン上のＣｕである金属膜２の盛り上がりの間には、図９のような関係があることが分かった。
【００４３】
図９はパターンの溝幅とパターン上のＣｕ膜の盛り上がり高さの関係を示すグラフ図、図１０は図９に示す関係を検討する際の、盛り上がり高さの基準面等を示すデバイス表面の拡大断面図である。
【００４４】
図９では、図１０に示すパターンの溝幅Ｗ１を横軸、メッキ形成後の金属膜２の盛り上がり高さを縦軸にとった。なお、盛り上がり高さは、図１０に示すシリコン酸化膜１の上面を基準面６とし、これより高くなった場合にプラスの値、低くなった場合にマイナスの値としている。また、図１０に示すパターンの溝深さは一定値（約６００ｎｍ）とした。
【００４５】
図９より、溝幅Ｗ１が１μｍを境に基準面より盛り上がるか凹形状になるかが分かれることが分かった。また、溝幅Ｗ１が約２μｍの所で凹部の深さがほぼ飽和に達していることが分かった。一方、溝幅Ｗ１が１μｍ以下の所では、基準面より盛り上がる高さは計測できる範囲内では溝幅Ｗ１が小さいほど大きくなっていることが分かった。ただし、極端に溝幅Ｗ１を狭くすると、リソグラフィやエッチングのコストの問題などもあるため、溝幅Ｗ１は０．５μｍ程度以下を維持できれば十分な盛り上がり高さが得られると考えられる。
【００４６】
従って、溝幅Ｗ１が１μｍより広い配線パターン３の周囲には溝幅Ｗ１が０．５μｍより狭いダミーパターン４を、溝幅Ｗ１が１μｍより狭い配線パターン３の周囲には溝幅Ｗ１が１μｍ〜２μｍ程度のダミーパターン４を選択的に形成すれば良いことが分かった。
【００４７】
次に、図６および図７に示した研磨パッド５の変形範囲を実測するため、図１１のようなパターンを用意し、パッドの変形範囲を実測した。
【００４８】
図１１は下地７の上にＣｕパターン８を配置した状態を示す断面図、図１２は図１１に示す下地７およびＣｕパターン８の上から研磨パッド５を当てた状態を示す断面図である。
【００４９】
図１２に示すようにＣＭＰによる研磨を実施してＣｕパターン８の端部からどの程度離れた位置で下地７が研磨されるかを確認したところ、距離Ｌ１＝８０μｍ程度のところで下地が研磨された。なお、Ｃｕパターン８の高さと距離Ｌ１との関係を確認するため、Ｃｕパターン８の高さを２００ｎｍ〜８００ｎｍの範囲で変化させたが、いずれの場合も距離Ｌ１＝８０μｍ程度のところで下地が研磨された。
【００５０】
このことから、研磨パッド５の変形範囲は８０μｍ程度であり、ダミーパターン４は配線パターン３の周囲８０μｍ以上の位置に選択的に形成すればよいことが分かった。
【００５１】
図１３は本実施の形態１である半導体装置の製造方法の１例として、半導体ウエハに配線パターンおよびダミーパターンを形成した状態を示す半導体ウエハの一部を上面から見た平面図である。
【００５２】
図１３において、半導体ウエハ１００の表面に形成された配線パターン３の周囲の距離Ｌ１四方には、上面から見た形状が四角形のダミーパターン４が複数配置されている。ここで、配線パターン３の溝幅Ｗ１は２μｍ、周囲の距離Ｌ１は８０μｍとし、ダミーパターン４を上面から見た形状は０．５μｍ角の正方形とした。また、異なるダミーパターン４間の最短距離Ｌ２は０．５μｍとした。
【００５３】
なお、図１３には、１つの配線パターン３のみを図示したが、実際にはウエハ１００上に存在する全ての配線パターン３の周囲８０μｍ四方にダミーパターン４を配置した。ただし、配線パターン３の周囲８０μｍ四方の中に別の配線パターン３が存在する場合には、これを避けるようにダミーパターン４を配置した。
【００５４】
このようにダミーパターン４を配置した結果、ダミーパターン４を配置しない場合と比較して、ＣＭＰ後の平坦性を３０％〜５０％程度向上させることができた。
【００５５】
すなわち、本実施の形態１の製造方法によれば、溝幅Ｗ１が１μｍより広い配線パターン３の周囲には溝幅Ｗ１が０．５μｍより狭いダミーパターン４を、溝幅Ｗ１が１μｍより狭い配線パターン３の周囲には溝幅Ｗ１が１μｍ〜２μｍ程度のダミーパターン４を選択的に形成することにより、ＣＭＰ後の平坦性を容易に向上させることができる。
【００５６】
また、導入するダミーパターンの数も一律に全てのスペースにダミーパターンを導入した場合に比較して６０％程度削減することができた。
【００５７】
すなわち、本実施の形態１の製造方法によれば、従来のように一律に全てのスペースにダミーパターンを導入するのではなく、配線パターン３の周囲８０μｍ四方にのみダミーパターンを導入するので、ダミーパターンの数を削減することができる。
【００５８】
そして、導入するダミーパターンの数を削減すれば、設計データをコンパクトにすることができる。また、ダミーパターンの数を削減すれば、研磨不良による短絡のリスク等、ダミーパターンを設けることに起因する不良率を軽減することができる。
【００５９】
なお、配線パターン３の溝幅Ｗ１はＬＳＩ設計ツール等を用いることで自動的に抽出できるので従来と比較してダミーパターン導入に必要な時間は殆ど変わらない。
【００６０】
（実施の形態２）
前記実施の形態１では、ダミーパターン４の上面から見た形状を０．５μｍ角の四角形とし、配線パターン３の溝幅を２μｍ以上とし、また配線パターン３の周囲８０μｍ四方にダミーパターン４を選択的に形成させた。左記に述べた数値はプロセス条件によって最適値が異なる場合もある。本発明者の検討によれば、ダミーパターン４の溝幅は０．５μｍ以下、配線パターン３の溝幅は１μｍ以上、配線パターン３の周囲５０μｍ以上２５０μｍ以内にダミーパターン４を配置すれば同様の効果が得られることが分かった。
【００６１】
ダミーパターン間の距離はダミーパターン４の溝幅と同程度とすることが望ましい。特に、配線パターン３の溝幅が１μｍ以上である場合、ダミーパターン間の距離をダミーパターン４の溝幅と同程度とすれば、より確実に、メッキ後の金属膜２の凹凸を抑制し、ＣＭＰ後の平坦性を向上させることができる。
【００６２】
また、ダミーパターン４は正方形でなくともよく、ライン状のもの、多角形状のものであっても良い。ダミーパターン４をライン状にすれば、設計時に指定するダミーパターン４の座標点を少なくすることができるため、設計データをコンパクトにすることができる。ダミーパターン４を四角形以上の多角形とすると、設計データは大きくなるが、メッキ後の金属膜２の凹凸を抑制し、ＣＭＰ後の平坦性を向上させる効果は得ることができる。
【００６３】
（実施の形態３）
前記実施の形態１または２では配線パターン３の溝幅に応じたダミーパターン４を導入することを特徴とする半導体装置の製造方法について説明したが、本実施の形態３では、シミュレーションを用いて、より簡易にダミーパターンを導入する手法について述べる。
【００６４】
図１４は半導体チップを上面から見たメッキ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。なお、標高とは被加工物である半導体チップ表面に交差する方向の寸法である。
【００６５】
最初に、メッキ後のチップ内標高分布をシミュレーションにより予測する。シミュレーション手法については、現在までに幾つかのモデルが提唱されている（例えばT.Park et. al. , Journal of The Electrochemical Society, 151 (6) C418-C430 (2004)）。このようなシミュレーション手法ではチップ全体を数十μｍ角のメッシュに分割して各メッシュで標高を計算する。
【００６６】
図１４のようにシミュレーションの結果から特に標高が低い部分（標高が低いメッシュ）下位１０％を抽出する。この標高が低い部分は主として溝幅が広い配線パターン３が含まれている部分である。そこで、この標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を形成させる。ダミーパターン４の形状などについては実施の形態１または２で述べたとおりである。
【００６７】
本実施の形態３によれば、シミュレーションにより、金属膜２をメッキ形成させた後の標高が低い部分の周囲にダミーパターン４を形成させるので、結果的に実施の形態１または２で説明した効果と同様に、最小限のダミーパターン導入によりＣＭＰ後の平坦性を向上することが可能となる。
【００６８】
（実施の形態４）
前記実施の形態３ではメッキ膜標高に基づいたダミーパターンの導入手法について説明したが、本実施の形態４ではＣＭＰシミュレーションを用いたダミーパターン導入の手法について述べる。
【００６９】
図１５は半導体チップを上面から見たＣＭＰ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００７０】
金属膜２をメッキ形成させた後、それに続いてＣＭＰを実施した後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については、現在までに幾つかのモデルが提唱されている（例えばT. Tugbawa, T. Park, D. Boning, T. Pan, P. Li, S. Hymes, T. Brown, and L. Camilletti, ``A Mathematical Model of Pattern Dependencies in Cu CMP Processes,'' CMP Symposium, Electrochemical Society Meeting, Vol. PV99-37, pp. 605-615, Honolulu, HA, Oct. 1999.）。
【００７１】
このようなシミュレーション手法ではチップ全体を数十μｍ角のメッシュに分割して各メッシュで標高を計算する。図１５のようにシミュレーションの結果から特に標高が低い部分（ディッシング量が多いメッシュ）下位１０％を抽出する。
【００７２】
この標高が低い部分は主として溝幅が１μｍ以上の配線パターンが含まれている部分である。そこで、この標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を選択的に形成させる。ダミーパターン４の形状などについては実施の形態１または２で述べたとおりである。
【００７３】
本実施の形態４によれば、シミュレーションにより、ＣＭＰ後の標高が低い部分の周囲にダミーパターン４を形成させるので、結果的に実施の形態１または２で説明した効果と同様に、最小限のダミーパターン導入によりＣＭＰ後の平坦性を向上することが可能となる。
【００７４】
（実施の形態５）
前記実施の形態３ではシミュレーションにより、金属膜２をメッキ形成させた後の標高が低い部分の周囲にダミーパターンを形成させる手法について説明したが、本実施の形態５では、金属膜２をメッキ形成させた後の標高が高い部分の周囲にダミーパターンを形成させる方法について説明する。
【００７５】
図１６は半導体チップを上面から見たメッキ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００７６】
最初に、メッキ後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については前記実施の形態３で述べた通りである。
【００７７】
図１６のようにシミュレーションの結果から特に標高が高い部分（標高が高いメッシュ）上位１０％を抽出する。この標高が高い部分は主として溝幅が細い配線パターンが含まれている部分である。そこで、この標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００７８】
本実施の形態５によれば、標高が高い領域の周囲に２μｍ以上の溝幅のダミーパターン４が挿入されるため、前記実施の形態３とは逆に標高が高い部分の高さを抑制する効果を見込むことができるので、メッキ後の金属膜２の高さのバラツキを抑制することができる。
【００７９】
そして、前記実施の形態１で述べたように、メッキ後の金属膜２の高さのバラツキを抑制すれば、研磨の過不足なく、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００８０】
なお、前記実施の形態３と本実施の形態５とを組み合わせても良い。すなわち、標高が低い領域の周囲８０μｍ四方に溝幅が０．５μｍより狭いダミーパターン４を選択的に形成させ、標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００８１】
このようにすれば、ＣＭＰ後の平坦性をより向上させることができる。
【００８２】
（実施の形態６）
前記実施の形態５ではメッキ膜標高に基づいたダミーパターンの導入手法について説明したが、本実施の形態６ではＣＭＰシミュレーションを用いたダミーパターン導入の手法について述べる。
【００８３】
図１７は半導体チップを上面から見たＣＭＰ後の金属膜２の標高分布を示す平面図であり、左図はダミーパターン４を形成前の状態を、右図はダミーパターン４を形成後の状態をそれぞれ模式的に示した。
【００８４】
最初に、金属膜２をメッキ形成させた後、それに続いてＣＭＰを実施した後のチップ内標高分布をシミュレーションにより求める。シミュレーション手法については実施の形態４で述べた通りである。
【００８５】
図１７のようにシミュレーションの結果から特に標高が高い部分（ディッシング量が少ないメッシュ）上位１０％を抽出する。この標高が低い部分は主として溝幅の配線パターンが含まれている部分である。
【００８６】
この標高が高い部分は主として溝幅が狭い配線パターンが含まれている部分である。そこで、この標高が高い領域の周囲８０μｍ四方に溝幅が２μｍ以上のダミーパターン４を選択的に形成させる。
【００８７】
本実施の形態６によっても前記実施の形態５と同様に最小限のダミーパターン導入により、ＣＭＰ後の金属膜２を容易に平坦化することができる。
【００８８】
また、前記実施の形態４と本実施の形態６を組み合わせて実施しても良いことはいうまでもない。このようにすれば、ＣＭＰ後の平坦性をより向上させることができる。
【００８９】
（実施の形態７）
本実施の形態７では実施の形態１〜６までに述べた製造方法に用いる具体的な設計データを生成するシステムについて述べる。
【００９０】
図１８は本実施の形態７に示すシステムの構成を示す概念図である。
【００９１】
本システムは設計サーバ１３０、入出力端末１３１、演算サーバ１３２、データサーバ１３４、信号線１０１〜１０４によって構成されている。
【００９２】
最初に入出力端末１３１からダミーパターン生成の指示が入力されると演算サーバ１３２にデータサーバ１３４からデバイスの設計データを含む研磨条件が転送される。ここで、研磨条件とはデバイスの研磨を行う際に、任意に選択可能なパラメータであり、デバイスの設計データの他、例えば膜厚、研磨速度、研磨選択比、目標研磨量などが挙げられる。
【００９３】
また、設計サーバ１３０にもデータサーバ１３４から演算サーバ１３２を経由して設計データが転送され、シミュレーションが必要な場合には演算サーバ１３２がメッキ後の金属膜の標高もしくはＣＭＰ後の金属膜の標高の演算が実行される。
【００９４】
一方、シミュレーションが不要な場合（配線幅を抽出するだけの場合）には設計サーバ１３０で溝幅の抽出が実行される。
【００９５】
その結果はデータサーバ１３４に蓄積される。溝幅の抽出結果を蓄積することにより、次回以降の設計時間の短縮および設計精度を向上させることができる。
【００９６】
次に、ダミーパターンを挿入すべき箇所の抽出とダミーパターンの溝幅の決定が演算サーバ１３２で実行される。この実行結果を受け、ダミーパターンを挿入した設計データが設計サーバ１３０で生成される。
【００９７】
生成されたダミーパターンを挿入した設計データはデータサーバ１３４に蓄積された上で外部ネットワークを介して必要な設計部署に送付される。また、ダミーパターンを周囲に配置する溝パターンの幅、ダミーパターンを配置する領域の幅、配置したダミーパターンの形状と大きさ（正方形のダミーパターンの場合には一辺の長さ）が入出力端末１３１に表示されるとともにデータサーバ１３４に蓄積される。
【００９８】
本実施の形態７で説明したシステムによれば、配線パターンの溝幅を自動で抽出し、必要に応じてシミュレーションを行い、ダミーパターンの挿入箇所と必要な溝幅を決定するため、実施の形態１〜６で説明した半導体装置の製造方法で使用する設計データの生成に特に好適である。
【００９９】
そして、メッキ後およびＣＭＰ後の平坦性管理が容易になり、また自動的にダミーパターンを発生させデバイスに反映させることが可能になる。
【０１００】
以上、本発明者によってなされた発明を発明に実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【０１０１】
例えば、実施の形態１〜６では金属膜２としてＣｕを使用した例を説明したが、これをタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、コバルト（Ｃｏ）、銀（Ａｇ）のいずれかもしくはこれらの組み合わせであっても良い。
【０１０２】
Ｃｕを使用する場合、メッキ法を用いることが一般的であり、特に本発明による製造方法が、平坦化に効果的であるが、Ｔａ、ＴａＮ、Ｃｏ、Ａｇのいずれかもしくはこれらの組み合わせを用いる場合でも、メッキ法により形成させる場合は同様の効果を得ることができる。
【産業上の利用可能性】
【０１０３】
本発明は、半導体装置の製造方法、特に配線を形成する半導体装置の製造方法に適用できる。
【図面の簡単な説明】
【０１０４】
【図１】デバイス表面に形成されたシリコン酸化膜に溝を形成した後、金属膜をメッキ形成した後の状態を示す拡大断面図であり、（ａ）は溝幅が狭いパターンが密集している場合の拡大断面図、（ｂ）は溝幅が広い場合の拡大断面図である。
【図２】図１に示したメッキ形成後にＣＭＰにより表面を研磨した後の状態を示す拡大断面図であり、（ａ）は溝幅が狭いパターンが密集している場合の拡大断面図、（ｂ）は溝幅が広い場合の拡大断面図である。
【図３】デバイス表面にあるシリコン酸化膜上に溝状の配線パターンと、複数の溝状のダミーパターンを形成した状態を示す拡大断面図である。
【図４】図３に示した配線パターンおよびダミーパターン上に金属膜をメッキ法により形成した状態を示す拡大断面図である。
【図５】図４に示した金属膜をＣＭＰにより研磨した後の状態を示す拡大断面図である。
【図６】図４に示した金属膜をＣＭＰによる研磨を開始した直後の状態を示す拡大断面図である。
【図７】図６に示したＣＭＰによる研磨が中盤まで進行した状態を示す拡大断面図である。
【図８】デバイス表面にあるシリコン酸化膜上に複数の配線パターンと、ダミーパターンを形成した後、金属膜をメッキ法により形成した状態を示す拡大断面図である。
【図９】パターンの溝幅とパターン上のＣｕ膜の盛り上がり高さの関係を示すグラフ図である。
【図１０】図９に示す関係を検討する際の、盛り上がり高さの基準面等を示すデバイス表面の拡大断面図である。
【図１１】下地の上にＣｕパターンを配置した状態を示す断面図である。
【図１２】図１１に示す下地およびＣｕパターンの上から研磨パッドを当てた状態を示す断面図である。
【図１３】半導体ウエハに配線パターンおよびダミーパターンを形成した状態を示す半導体ウエハの一部を上面から見た平面図である。
【図１４】半導体チップを上面から見たメッキ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１５】半導体チップを上面から見たＣＭＰ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１６】半導体チップを上面から見たメッキ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１７】半導体チップを上面から見たＣＭＰ後の金属膜の標高分布を示す平面図であり、左図はダミーパターン形成前の状態、右図はダミーパターン形成後の状態である。
【図１８】本実施の形態７に示すシステムの構成を示す説明図である。
【符号の説明】
【０１０５】
１ シリコン酸化膜（被加工物）
２ 金属膜
３ 配線パターン（第１パターン）
４ ダミーパターン（第２パターン）
５ 研磨パッド
６ 基準面
７ 下地
８ Ｃｕパターン
１００ 半導体ウエハ
Ｗ１ 溝幅
Ｌ１ 距離
Ｌ２ 最短距離
【特許請求の範囲】
【請求項１】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有し、
前記第１、第２パターンの設計工程においては、
前記第１パターンの周囲に、前記第２パターンを選択的に配置する工程と、
前記第１パターンの幅に応じて、前記第２パターンの幅を決定する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２パターンの配置工程においては、
前記第１パターンの幅に応じて、前記第２パターンの配置範囲を、前記第１パターンの外周から所望の距離までに限定することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記金属膜が銅であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第１パターンの幅は１μｍ以上であり、
前記第２パターンの幅は０．５μｍ以下であり、
前記第１パターンの外周から前記第２パターンの配置範囲の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項５】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有し、
前記第１、第２パターンの設計工程においては、
前記被加工物表面を複数の領域に分割する工程と、
各領域のメッキ後または研磨後の前記金属膜の標高をシミュレーションによってあらかじめ予測する工程と、
前記予測した金属膜の標高に応じて前記第２パターンの幅および配置範囲を決定する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記メッキ後の金属膜の標高が低くなる領域を下位から順に抽出し、
前記第２パターンの溝幅は０．５μｍ以下であり、
抽出した前記メッキ後の金属膜の標高が低くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記メッキ後の金属膜の標高が高くなる領域を上位から順に抽出し、
前記第２パターンの溝幅は２μｍ以上であり、
抽出した前記メッキ後の金属膜の標高が高くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記研磨後の金属膜の標高が低くなる領域を下位から順に抽出し、
前記第２パターンの溝幅は０．５μｍ以下であり、
抽出した前記研磨後の金属膜の標高が低くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記研磨後の金属膜の標高が高くなる領域を上位から順に抽出し、
前記第２パターンの溝幅は２μｍ以上であり、
抽出した前記研磨後の金属膜の標高が高くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１０】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有する半導体装置の製造方法に用いる設計データを生成するシステムであって、
前記金属膜の研磨条件を入力する手段と、
前記第１パターンの溝幅を抽出する手段と、
メッキ後または研磨後の前記金属膜の標高分布のシミュレーションを実行する手段と、
前記第１パターンの溝幅の抽出結果または前記シミュレーションの結果に応じて前記第２パターンの挿入箇所および溝幅を決定する手段と、
前記第２パターンを挿入した設計データを生成する手段と、
前記第２パターンを挿入した設計データを出力する手段と、
前記第２パターンを挿入した後のメッキ後および研磨後のデバイス表面の前記金属膜の標高分布を出力する手段とを備えることを特徴とする半導体装置の設計支援システム。
【請求項１】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有し、
前記第１、第２パターンの設計工程においては、
前記第１パターンの周囲に、前記第２パターンを選択的に配置する工程と、
前記第１パターンの幅に応じて、前記第２パターンの幅を決定する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２パターンの配置工程においては、
前記第１パターンの幅に応じて、前記第２パターンの配置範囲を、前記第１パターンの外周から所望の距離までに限定することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記金属膜が銅であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第１パターンの幅は１μｍ以上であり、
前記第２パターンの幅は０．５μｍ以下であり、
前記第１パターンの外周から前記第２パターンの配置範囲の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項５】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有し、
前記第１、第２パターンの設計工程においては、
前記被加工物表面を複数の領域に分割する工程と、
各領域のメッキ後または研磨後の前記金属膜の標高をシミュレーションによってあらかじめ予測する工程と、
前記予測した金属膜の標高に応じて前記第２パターンの幅および配置範囲を決定する工程とを有することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記メッキ後の金属膜の標高が低くなる領域を下位から順に抽出し、
前記第２パターンの溝幅は０．５μｍ以下であり、
抽出した前記メッキ後の金属膜の標高が低くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記メッキ後の金属膜の標高が高くなる領域を上位から順に抽出し、
前記第２パターンの溝幅は２μｍ以上であり、
抽出した前記メッキ後の金属膜の標高が高くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記研磨後の金属膜の標高が低くなる領域を下位から順に抽出し、
前記第２パターンの溝幅は０．５μｍ以下であり、
抽出した前記研磨後の金属膜の標高が低くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項５に記載の半導体装置の製造方法において、
前記シミュレーションにより、前記研磨後の金属膜の標高が高くなる領域を上位から順に抽出し、
前記第２パターンの溝幅は２μｍ以上であり、
抽出した前記研磨後の金属膜の標高が高くなる領域から前記第２パターンの配置領域の端部までの距離は５０μｍ以上２５０μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項１０】
被加工物表面に第１凹部および第２凹部を形成させる工程と、
前記被加工物表面上に、前記第１、第２凹部を埋め込むように金属膜をメッキ法により堆積させる工程と、
前記金属膜が前記第１凹部内に残されるように前記金属膜を化学機械研磨によって研磨することにより、前記第１凹部内に電気的に機能する第１パターンを形成させ、前記第２凹部内に電気的に機能しない第２パターンを形成させる工程とを有する半導体装置の製造方法に用いる設計データを生成するシステムであって、
前記金属膜の研磨条件を入力する手段と、
前記第１パターンの溝幅を抽出する手段と、
メッキ後または研磨後の前記金属膜の標高分布のシミュレーションを実行する手段と、
前記第１パターンの溝幅の抽出結果または前記シミュレーションの結果に応じて前記第２パターンの挿入箇所および溝幅を決定する手段と、
前記第２パターンを挿入した設計データを生成する手段と、
前記第２パターンを挿入した設計データを出力する手段と、
前記第２パターンを挿入した後のメッキ後および研磨後のデバイス表面の前記金属膜の標高分布を出力する手段とを備えることを特徴とする半導体装置の設計支援システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００７−２９４７８３（Ｐ２００７−２９４７８３Ａ）
【公開日】平成１９年１１月８日（２００７．１１．８）
【国際特許分類】
【出願番号】特願２００６−１２２８５８（Ｐ２００６−１２２８５８）
【出願日】平成１８年４月２７日（２００６．４．２７）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１９年１１月８日（２００７．１１．８）
【国際特許分類】
【出願日】平成１８年４月２７日（２００６．４．２７）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]