【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ＴＦＴ１０１は、基板１上にゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものであり、ソース電極６及びドレイン電極７は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、半導体膜４の表面のソース電極６及びドレイン電極７の間の領域８に、電気的に不活性な少なくとも１種のアルミニウム化合物９が形成されたものである。 （もっと読む）

【課題】バリアメタル層を有する半導体装置を製造するに際し、パーティクルの発生を抑制可能な製造方法、及びこの製造方法を用いる半導体装置の製造装置を提供する。
【解決手段】
２つの金属層の間に金属化合物層が挟まれてなるバリアメタル層を有する半導体装置を製造するに際し、チタン及びタンタルのいずれか一方の金属元素から構成されるターゲットを希ガスの雰囲気でスパッタして、複数の金属層を下地配線上に積層する過程において最下層となる第１金属層に酸化処理を施す。次いで、最下層となる第１金属層の表面に第１金属酸化物層を形成した後に、層間において構成元素が異なるように、一つ以上の金属層を含む下地の表面に対して酸化処理、窒化処理、及び酸窒化処理のいずれかの処理を施す。こうした処理より第２金属化合物層を形成する。上記金属化合物層は、金属酸化物層の他、金属窒化物層や金属酸窒化物層であってもよい。 （もっと読む）

【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。 （もっと読む）

【課題】本発明は、電極表面を平坦化した高い信頼性を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】ｎ形ベース層２と、ｎ形ベース層２の表面に設けられたｐ形ベース領域３と、ｐ形ベース領域３の表面に選択的に設けられたｎ形エミッタ領域４と、ｐ形ベース領域３およびｎ形エミッタ領域４とゲート絶縁膜を介して対向するゲート電極５と、ｐ形ベース領域３およびｎ形エミッタ領域４に電気的に接続されたエミッタ電極２１と、エミッタ電極２１の表面に形成された凹部３１を埋め込んだ絶縁部材２５と、エミッタ電極２１と絶縁部材２５との上に設けられたエミッタ電極２３と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】接合リーク電流が低減されるとともに、セル容量への書き込み・読み出しに十分な電流駆動能力を確保することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１に形成された複数の埋め込みゲート型ＭＯＳトランジスタ２を有し、半導体基板１には素子分離領域と活性領域とが形成されており、ゲートトレンチの内部に形成され、少なくとも一部がワード線として設けられるとともに、その他の残部が、活性領域を複数の素子領域に分離する素子分離として設けられる埋め込みゲート電極３１Ａ、３１Ｂと、ソース・ドレイン拡散層１５、４５とが備えられ、埋め込みゲート電極３１Ａ、３１Ｂは、上部電極３１ａと下部電極３１ｂとの積層構造とされ、且つ、半導体基板１の上面側のソース・ドレイン拡散層１５、４５側に配置される上部電極３１ａが、下部電極３１ｂに比べて、仕事関数の低いゲート材料からなる。 （もっと読む）

【課題】基板上に形成された配線用パターンの底部までＣｕ埋め込みが可能な基板の配線方法を提供する。
【解決手段】真空状態に保持された処理容器１００内にて配線用パターンが形成された基板を配線する方法であって、ウエハ上の配線用パターンを所望のクリーニングガスにより洗浄する前工程と、前工程後、クラスタ化された金属ガス（金属ガスクラスタＣｇ）を用いて配線用パターン内に金属ナノ粒子を埋め込む埋め込み工程と、を含むことを特徴とする基板の配線方法が提供される。 （もっと読む）

【課題】複雑な工程を経ることなく、テトラチアフルバレン誘導体と電子受容性化合物とを積層させるだけで、簡便かつ高電気伝導度を有する積層膜を提供する。
【解決手段】一般式(Ｉ)で表されるテトラチアフルバレン誘導体と電子受容性化合物の積層膜


（式（Ｉ）中、Xは炭素原子または硫黄原子または窒素原子から選択される原子であり同一でも異なっていても良い。Xに炭素原子及び窒素原子が選択される場合においてＲ_１〜Ｒ₁₆は水素原子、ハロゲン原子、置換および無置換のアルキル基またはアルコシキ基またはチオアルコキシ基から選択される基であり同一でも異なっていても良い。）。 （もっと読む）

【課題】Ｃｕ系合金配線膜を半導体層と直接接続しても接触抵抗率が低く、かつ密着性に優れた薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタの半導体層３３と、Ｃｕ合金層２８ｂ、２９ｂとを有する薄膜トランジスタ基板において、前記半導体層３３と前記Ｃｕ合金層２８ｂ、２９ｂとの間に、酸素含有層２８ａ、２９ａを含んでおり、前記酸素含有層２８ａ、２９ａを構成する酸素の一部若しくは全部は、前記薄膜トランジスタの前記半導体層３３のＳｉと結合しており、前記Ｃｕ合金層２８ｂ、２９ｂは、合金元素としてＸ（Ｘは、Ｍｎ、Ｎｉ、Ｚｎ、およびＭｇよりなる群から選ばれる少なくとも１種）を合計で２原子％以上２０原子％以下含有し、前記Ｃｕ合金層２８ｂ、２９ｂは、前記酸素含有層２８ａ、２９ａを介して前記薄膜トランジスタの前記半導体層３３と接続していることを特徴とする薄膜トランジスタ基板である。 （もっと読む）

【課題】第１のＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】半導体装置は、第１，第２のＭＩＳトランジスタＴｒ１，Ｔｒ２を備えている。第１，第２のＭＩＳトランジスタは、第１，第２の活性領域１０ａ，１０ｂ上に形成され、第１，第２の高誘電率膜１３ａ，１３ｂを有する第１，第２のゲート絶縁膜１３Ａ，１４Ｂと、第１，第２のゲート絶縁膜上に形成された第１，第２のゲート電極１８Ａ，１８Ｂとを備えている。第１のゲート絶縁膜１３Ａと第２のゲート絶縁膜１４Ｂとは、第１の素子分離領域１１Ｌ上において分離されている。第１の素子分離領域１１Ｌを挟んで対向する第１の活性領域１０ａの一端と第２の活性領域１０ｂの一端との距離をｓとし、第１の活性領域１０ａの一端から第１の素子分離領域１１Ｌ上に位置する第１のゲート絶縁膜１３Ａの一端までの突き出し量をｄ１としたとき、ｄ１＜０．５ｓの関係式が成り立っている。 （もっと読む）

半導体素子（例えば、フリップチップ）は、介在層によってドレインコンタクトから分離されたサブストレートを含む。前記介在層を通じて延びる前記素子の動作時において、トレンチ状のフィードスルー要素を用いて、前記ドレインコンタクトおよび前記サブストレートを電気的に接続する。 （もっと読む）

【課題】本発明は、歩留まりを向上できる半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体素子の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の一部をエッチングして複数段の段部を形成する工程と、前記第１の絶縁膜上に前記段部を覆うように導電層を形成する工程と、前記導電層の前記段部を覆う部分をエッチングする工程と、を備えることを特徴とするものである。 （もっと読む）

【課題】製造中のパーティクルの発生を低減して、歩留まりを改善することができる基板構造を有する薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器を提供する。
【解決手段】基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線（電源電圧ラインＬａ、選択ラインＬｓ）表面の少なくとも一部が陽極酸化膜で形成されている。 （もっと読む）

【課題】半導体基板表面を活性化するための溶液及びプロセスの提供。
【解決手段】本発明は、その後の工程で無電解法により金属層を堆積させて被覆できるように、ポリマーから形成される少なくとも１つの領域を含む基板表面を活性化するための溶液及びプロセスに関する。また、本発明によれば、この組成物は、Ａ）１以上のパラジウム錯体から形成される活性化剤と；Ｂ）少なくとも２つのグリシジル官能基及び少なくとも２つのイソシアネート官能基を含む各化合物から選択される１以上の有機化合物から形成される結合剤と；Ｃ）上記活性化剤及び上記結合剤を溶解可能な１以上の溶媒から形成される溶媒系とを含有する。用途：特に集積回路、とりわけ３次元集積回路、などの電子デバイスの製造。 （もっと読む）

【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一とする。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成された表示部用配線とを有すればよい。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）

【課題】低温短時間のアニールによっても、低いコンタクト抵抗を得ることのできるオーミック電極を備える電子デバイスを提供する。
【解決手段】電子デバイスは、ワイドバンドギャップ化合物半導体層１６と、ワイドバンドギャップ化合物半導体層１６上に形成されるオーミック電極であるソース電極１８及びドレイン電極とを含む電子デバイスであって、オーミック電極は、密着層４０、オーミック層４２、及び、酸化防止層４６が、ワイドバンドギャップ化合物半導体層１６側からこの順に積層されて形成された電極であり、密着層４０は、バナジウム（Ｖ）からなり、かつ、厚みが３００Å以下であるようにする。 （もっと読む）

【課題】エロージョンの発生及び研磨残渣の発生がない金属からなる配線又はプラグを形成できるようにする。
【解決手段】半導体基板１上の層間絶縁膜３にコンタクトホール３ａを形成する。続いて、層間絶縁膜３上に金属を含む化合物及び第１の還元性ガスを供給することにより、コンタクトホール３ａを含む層間絶縁膜３の上に第１のシード層５を形成する。続いて、第１のシード層５上に金属を含む化合物及び第２の還元性ガスを供給することにより、第１のシード層５の上に第２のシード層６を形成する。続いて、第２のシード層６の上に、金属をコンタクトホール３ａを埋め込むように形成する。続いて、ＣＭＰ法により、層間絶縁膜３のコンタクトホール３ａを除く上面に残存する金属、第２のシード層６及び第１のシード層５を除去することにより、コンタクトホール３ａにプラグ７Ａを形成する。 （もっと読む）

マルチレイヤ構造を製造する方法は、積層体をアニールする工程を含み、該アニール工程は、不活性ガスの存在下で前記積層体を加熱する工程を含むことができ、前記積層体はカドミウムおよび錫を含む層を含む。
（もっと読む）