薄膜トランジスタとその製造方法、及びアクティブマトリックス基板
【課題】電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）を提供する。
【解決手段】ＴＦＴ１０１は、基板１上にゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものであり、ソース電極６及びドレイン電極７は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、半導体膜４の表面のソース電極６及びドレイン電極７の間の領域８に、電気的に不活性な少なくとも１種のアルミニウム化合物９が形成されたものである。
【解決手段】ＴＦＴ１０１は、基板１上にゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものであり、ソース電極６及びドレイン電極７は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、半導体膜４の表面のソース電極６及びドレイン電極７の間の領域８に、電気的に不活性な少なくとも１種のアルミニウム化合物９が形成されたものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとその製造方法、及びこの薄膜トランジスタを備えたアクティブマトリックス基板に関するものである。
【背景技術】
【０００２】
スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下適宜「ＴＦＴ」と略す。）を用いたアクティブマトリックス型の液晶装置や有機ＥＬ（electroluminescence）装置等の電気光学装置は、その低消費電力及び薄型という特徴を活かして、ＣＲＴ（Cathode Ray Tube）に変わるフラットパネルディスプレイの一つとして製品への応用が盛んになされている。
【０００３】
上記の電気光学装置では低コスト化が要求されており、ＴＦＴには製造工程の簡略化等が可能なことから、一般的にアモルファスシリコン（ａ−Ｓｉ）を半導体膜に用いた逆スタガード（inverted staggered）構造のバックチャネルエッチング（バックチャネルエッチ）型と呼ばれる構造が主に採用されている。従来、かかるＴＦＴ及びこれを備えたアクティブマトリックス基板を構成する電極／配線の材料として、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びこれらの合金等の高融点金属材料が一般的に用いられている。
【０００４】
上記の高融点金属材料は、Ｓｉ半導体膜との接続界面における界面拡散反応が殆ど無いため、ＴＦＴの電極材料として好適に用いられている。しかしながら、バックチャネルエッチング後にＳｉ半導体膜の表面に残存する高融点金属材料の残渣がＴＦＴのオフリーク電流が増大させる要因となる。この問題は、ＴＦＴを液晶表示装置等の表示装置の画素スイッチング素子として用いた場合、電荷保持特性の低下を招き、表示品位上の重要な要素であるコントラストの低下やクロストークを増大させてしまう。
かかる問題を解決するために、特許文献１、２等には、バックチャネルエッチング後のＳｉ半導体膜の表面に対して、酸素プラズマ処理あるいは窒素プラズマ処理を実施する方法が開示されている（いずれも請求項１を参照）。
【０００５】
一方で、近年のＴＶ画面の大型化あるいは携帯電話機やデジタルカメラ等における小型ディスプレイの高精細化への動向に伴って、電極／配線材料の低抵抗化が強く要求されてきている。従来一般に用いられている上記例示の高融点金属材料の比抵抗値は１２〜６０μΩ・ｃｍ程度であり、充分に好適とはいえない状況にある。
このため、表示装置用のＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線材料として、比抵抗がより低く、且つ、配線パターン加工が容易であるアルミニウム（Ａｌ）又はその合金が、高融点金属材料の代替材料として注目されている。以下、Ａｌ膜及びＡｌ合金膜を合わせて「Ａｌ（合金）膜」と表記する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２２３３６３号公報
【特許文献２】特開２００３−３７２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
Ａｌ（合金）膜を直接Ｓｉ半導体膜上に形成した場合、その接合界面における相互拡散反応により電気的特性が劣化することが一般的に知られている。接合界面における相互拡散反応を抑制するには、Ａｌ（合金）膜とＳｉ半導体膜との間にバリア層として上述の高融点金属膜を介在させることが考えられる。
しかしながら、Ａｌ（合金）膜を用いた場合には、上記バリア層形成の有無に関係なく以下のような問題があり、ＴＦＴのオフリーク電流が増大してしまう。
【０００８】
バックチャネルエッチング後にＳｉ膜表面にＡｌ残渣が生じた場合、１４族（ＩＶＢ族）のＳｉ膜中に１３族（ＩＩＩＢ族）のＡｌ原子が拡散して、Ｓｉ膜中に正孔キャリア（いわゆるｐキャリア）が発生してＳｉ膜がＰ型化し、ＴＦＴのオフリーク電流が増大する。このような拡散現象は、バックチャネルエッチング後にＳｉ膜表面を保護する保護絶縁膜（例えばＳｉＮｘ膜）を、例えば化学的気相法（ＣＶＤ：Chemical Vapor Deposition）法で２００℃以上の高温成膜をする過程でさらに促進される。
本明細書において、基本的には元素の族記載は長期周期表に基づく記載を採用しており、適宜（）内に短期周期表の族記載を併記してある。
【０００９】
特許文献１、２には、電極／配線の材料としてＡｌ（合金）を用いること、及びＡｌ残渣の不活性化については記載がなされていない。仮に特許文献１、２に開示されている技術を適用してバックチャネルエッチング後のＳｉ膜表面を酸素プラズマ処理してＡｌ残渣を酸化させた場合でも、下記理由により上記ＴＦＴのオフリーク電流の増大を解消することはできない。
従来の一般的な酸素プラズマ処理はＡｌ残渣を確実に不活性化させるのに適正な処理ではなく、全てのＡｌ残渣を不活性化できるとは限られずＡｌ金属原子が残る可能性が高い。また、以後に行われるＣＶＤ法でＳｉＮｘ等からなる保護絶縁膜を形成する過程で、保護膜に含まれる水素（Ｈ）イオンによってＡｌ酸化物がＡｌ金属原子に還元され、これがＳｉ膜中に拡散してｐキャリアを発生させてしまう。また、Ｓｉ膜中に拡散したＳｉＮｘ膜に含まれる１５族（ＶＢ族）のＮ原子と１３族（ＩＩＩＢ族）のＡｌ原子とが結合してｎキャリアやｐキャリアを発生することもある。したがって、バックチャネルエッチング後のＳｉ膜表面を酸素プラズマ処理してＡｌ残渣を酸化させても、上記ＴＦＴのオフリーク電流の増大を解消することはできない。
【００１０】
対策としてバックチャネルエッチング後のＡｌ残渣を、ドライエッチング又はウエットエッチングで除去することが考えられる。しかしながら、この方法では、エッチングプロセスでさらに副次的なＡｌ残渣が生じる可能性があり、Ａｌ残渣を完全に除去することは難しい。
【００１１】
以上のように、ＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線の材料としてＡｌ（合金）を用いた場合のオフリーク電流増大の問題に関しては、これまで有効な手立てがないのが現状である。
また上記の問題点は、特にＡｌ（合金）膜を、高融点金属をバリア層として介在させることなく直接Ｓｉ膜上に形成する場合に特に顕著となるため、Ｓｉ膜上にＡｌ（合金）膜を直接形成する構造は実用上採用されていない。
【００１２】
本発明は以上の問題点を踏まえてなされたものであり、その主目的は電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の薄膜トランジスタ（ＴＦＴ）は、
基板上にゲート電極とゲート絶縁膜とチャネル層として機能する半導体膜とを備え、前記半導体膜上にソース電極とドレイン電極とが互いに離間して設けられた薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、電気的に不活性な少なくとも１種のアルミニウム化合物が形成されたものである。
【００１４】
本明細書において、「主成分」とは、原子比率において最も比率の高い第一元素のことと定義する。
本明細書において、「電気的に不活性なアルミニウム化合物」とは、化合物自身が電気的に絶縁性を有する、または半導体膜に対して不純物として導電キャリアを発生させない、あるいはその両方の特性を有するアルミニウム化合物と定義する。
本発明の各構成要素は不可避不純物を含むことができる。
【発明の効果】
【００１５】
本発明によれば、電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することができる。
本発明によれば、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成しても良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る第１実施形態のアクティブマトリックス基板の要部平面図である。
【図２】本発明に係る第１実施形態のアクティブマトリックス基板の要部断面図である。
【図３Ａ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｂ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｃ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｄ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｅ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｆ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｇ】図２のアクティブマトリックス基板の製造工程図である。
【図４】第１実施形態の変更例を示す要部平面図である。
【図５】第１実施形態の変更例を示す要部断面図である。
【図６】本発明に係る第２実施形態のアクティブマトリックス基板の要部平面図である。
【図７】本発明に係る第２実施形態のアクティブマトリックス基板の要部断面図である。
【図８Ａ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｂ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｃ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｄ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｅ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｆ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｇ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｈ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｉ】図７のアクティブマトリックス基板の製造工程図である。
【図９】実施例、従来例、及び比較例のＴＦＴの素子特性を示すグラフである。
【発明を実施するための形態】
【００１７】
「第１実施形態」
図面を参照して、本発明に係る第１実施形態の薄膜トランジスタ（ＴＦＴ）及びこれを画素スイッチング素子として備えたアクティブマトリックス基板について説明する。図１及び図２は各々、本実施形態のアクティブマトリックス基板の要部平面図、要部断面図である。図２は図１のＸ−Ｘ'断面図である。視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、断面図において適宜ハッチングを省略してある。
本実施形態のアクティブマトリックス基板は、アクティブマトリックス型の液晶（表示）装置や有機ＥＬ（表示）装置等の電気光学装置に好適に用いられるものである。本実施形態では、透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
【００１８】
図１に示すように、本実施形態のアクティブマトリックス基板２０１は、基板１上に画素スイッチング素子であるＴＦＴ１０１と画素電極１２とが複数対アレイ状に配置されたものである（基板１は図２を参照）。
【００１９】
図２に示すように、ＴＦＴ１０１は、基板１上に順次形成されたゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものである。
【００２０】
基板１は特に制限されず、透過型の液晶装置用ではガラス基板等の透光性絶縁基板が用いられる。
【００２１】
本実施形態において、半導体膜４は不純物が添加されていない真性（Intrinsic；ｉ型）のアモルファスシリコン（ａ−Ｓｉ）膜である。
半導体膜４上であってソース電極６とドレイン電極７の直下には、不純物が添加された半導体からなるオーミック低抵抗膜５が形成されている。本実施形態において、低抵抗膜５はａ−Ｓｉに１５族（ＶＢ族）のリン（Ｐ）が不純物として添加されたｎ型のアモルファス低抵抗シリコン（ａ−Ｓｉ（ｎ））膜である。
【００２２】
本実施形態において、ソース電極６及びドレイン電極７は、アルミニウム（Ａｌ）及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜から構成されている。
本実施形態において、ソース電極６に接続されたソース配線（図１を参照、符号は省略）についても、同一の材料が用いられている。
電極／配線の材料として、Ａｌ（合金）は他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線材料として好ましい。下層の低抵抗膜（ａ−Ｓｉ（ｎ）膜）５との界面及び上層のＩＺＯ（インジウム亜鉛酸化物）やＩＴＯ（インジウム錫酸化物）等からなる画素電極１２との界面における良好な電気的コンタクト特性が得られることから、Ｆｅ、Ｃｏ、及びＮｉ等の１種又は２種以上の８〜１０族遷移元素が０．２〜６ａｔ％の組成範囲で添加されたＡｌ合金が特に好ましい。
本実施形態では、ソース電極６とドレイン電極７がＡｌ合金膜の単層膜である場合について説明する。
【００２３】
図２中、符号８は、ソース電極６及びドレイン電極７の間の領域において、低抵抗膜５及び半導体膜４の表層部がエッチング除去されたバックチャネル（エッチング）領域を示している。
【００２４】
本実施形態のＴＦＴ１０１において、半導体膜４の表面のバックチャネル領域８（ソース電極６及びドレイン電極７の間の領域）に、電気的に不活性な少なくとも１種のアルミニウム化合物を含む不活性層９が形成されている。以降、「電気的に不活性なアルミニウム化合物」は不活性アルミニウム化合物と略記している箇所がある。
なお、ここでは「不活性層９」としてあるが、不活性アルミニウム化合物は明確に層をなしていなくてもよい。
不活性アルミニウム化合物は、化合物自身が電気的に絶縁性を有する、または半導体膜に対して不純物として導電キャリアを発生させない、あるいはその両方の特性を有するものであればよく、フッ化アルミニウム（ＡｌＦ）等が好ましい。
【００２５】
詳細な製造方法については後述するが、本実施形態において、不活性層９は、半導体膜４の表面のバックチャネル領域８をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより生成されたものである。本実施形態では、バックチャネルエッチング後に半導体膜４表面に残るＡｌ残渣がフッ素化されて、フッ化アルミニウム（ＡｌＦ）が生成される。
【００２６】
フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の前及び／又は後には、酸素ガスを含むプラズマ照射による表面処理を実施しても構わない。この場合、半導体膜４の表面のバックチャネル領域８には、フッ化アルミニウム（ＡｌＦ）に合わせて酸化シリコンも形成される。
【００２７】
アクティブマトリックス基板２０１には基板全体に、バックチャネル領域８を保護し、各種電極や配線を絶縁する保護絶縁膜（層間絶縁膜）１０が形成されている。本実施形態において、保護絶縁膜１０は窒化シリコン（ＳｉＮｘ：ｘはＳｉとＮの原子数比を表す正数で一般的には１〜１．３３）膜からなる。
上記保護絶縁膜１０上に画素電極１２が形成されており、画素電極１２は保護絶縁膜１０に開孔されたコンタクトホール（画素ドレインコンタクトホール）１１を介してドレイン電極７に接続されている。
画素電極１２の組成は特に制限なく、透過型の液晶装置用であればＩＺＯ（インジウム亜鉛酸化物）やＩＴＯ（インジウム錫酸化物）等の透光性導電膜が用いられる。
【００２８】
次に、図３Ａ〜図３Ｇを参照して、アクティブマトリックス基板２０１の製造方法について説明する。
【００２９】
まず、図３Ａに示すように、基板１上にゲート電極２を形成する。
ガラス基板などの透光性絶縁基板１を洗浄液又は純水を用いて洗浄した後、ゲート電極材料を成膜する。ゲート電極材料としては、例えばＣｒ、Ｍｏ、Ｔｉ、Ｗ、Ａｌ、及びこれらの合金、及びこれらの組み合わせが挙げられる。このうち、Ａｌ合金は、他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴのゲート電極材料として好ましい。
【００３０】
ゲート電極材料としてＡｌ合金を用いる場合には、パターン不良や歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面方向に発生するのを防止するため、Ｆｅ、Ｃｏ、及びＮｉ等の８〜１０族遷移元素、あるいはＬａ、Ｎｄ、Ｓｍ、及びＧｄ等の希土類元素が１種又は２種以上添加された合金を用いることが好ましい。これら添加元素の組成範囲は特に制限されず、０．２〜６ａｔ％が好ましい。０．２ａｔ％未満だとヒロック防止効果が効果的に発現せず、６ａｔ％を超えると比抵抗値が増大してＣｒ、Ｍｏ、及びＴｉ等に対する低抵抗の優位性が低くなるためである。
【００３１】
実施例１−１では、ガラス基板上に、ゲート電極材料として３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いてウエットエッチングした後にフォトレジストパターンを除去して、ゲート電極２を形成した。
【００３２】
次に、図３Ｂに示すパターンで、ゲート絶縁膜３と半導体膜４と低抵抗膜５とを順次形成する。
実施例１−１では、下記プロセスでこれらの膜を形成した。
化学的気相成膜（ＣＶＤ）法により、約３００℃の基板加熱条件下で、ゲート絶縁膜３としてＳｉＮｘ膜を４００ｎｍ厚、半導体膜４としてｉ型のａ−Ｓｉ半導体膜を１５０ｎｍ厚、オーミック低抵抗膜５としてリン（Ｐ）を不純物として添加したａ−Ｓｉ（ｎ）膜を５０ｎｍ厚で順次成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてフッ素系ガスを用いたドライエッチングでｉ型のａ−Ｓｉ半導体膜４及びａ−Ｓｉ（ｎ）低抵抗膜５とをエッチングした後にフォトレジストパターンを除去して、これらの膜を図３Ｂに示すパターンとした。
【００３３】
次に、図３Ｃに示すように、ソース電極６及びドレイン電極７を形成する。
電極材料を成膜した後、フォトリソグラフィ法によりフォトレジストパターンＰＲを形成し、これをマスクとして電極材料の膜のバックチャネル領域８となる部分をエッチング除去して、ソース電極６とドレイン電極７とをパターン分離する。
【００３４】
上記したように、本実施形態では、ソース電極６とドレイン電極７の電極材料として、Ａｌ合金を用いる。Ａｌ合金は他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴの電極材料として好ましい。上記したように、下層の低抵抗膜（ａ−Ｓｉ（ｎ）膜）５との界面及び上層のＩＺＯやＩＴＯ等からなる画素電極１２との界面における良好な電気的コンタクト特性が得られることから、Ｆｅ、Ｃｏ、及びＮｉ等の１種又は２種以上の８〜１０族遷移元素が０．２〜６ａｔ％の組成範囲で添加されたＡｌ合金が好ましい。
【００３５】
実施例１−１では、３ａｔ％のＮｉが添加されたＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトレジストパターンＰＲを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いたウエットエッチングによりソース電極６とドレイン電極７をパターン分離した。
【００３６】
続いて、上記フォトレジストパターンＰＲをマスクとして、例えば塩素（Ｃｌ２）を含むガスを用いたドライエッチング法にてａ−Ｓｉ（ｎ）膜５のソース電極６及びドレイン電極７の間の領域を除去して、バックチャネル領域８を形成する（バックチャネルエッチング）。このとき、バックチャネル領域８に露出したａ−Ｓｉ膜４の表面には、ソース電極６及びドレイン電極７の端部からエッチングダメージによって飛ばされたＡｌ原子が付着してＡｌ残渣が発生する。
【００３７】
次に、図３Ｄに示すように、不活性層９を形成する。
上記フォトレジストパターンＰＲをマスクとして、半導体膜４の表面のバックチャネル領域８をフッ素ガス（Ｆ２ガス）及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより、Ａｌ残渣をフッ化する。これにより、フッ化アルミニウム（ＡｌＦ）が生成されて、不活性層９が生成される。なお、上記したように、フッ化アルミニウム（ＡｌＦ）は明確に層として存在していなくてもよい。
フッ素ガス（Ｆ２ガス）及び／又はフッ素化合物ガスは１種又は２種以上用いることができる。フッ素化合物ガスとしては、ＨＦガス、ＮＦ３ガス、ＣＨＦ３ガス、ＣＦ４ガス、Ｃ２Ｆ６ガス、及びＳＦ６ガス等が挙げられる。
この工程において、ａ−Ｓｉ膜４表面のＳｉ原子の一部もフッ素化されて、フッ化シリコン（ＳｉＦｙ）が生成されてもよい。
【００３８】
フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射は２００〜４００℃の加熱条件下で行うことが好ましい。２００℃以上であれば、ＡｌＦの反応生成を促進することができ、Ａｌ残渣を効率良くＡｌＦとすることが可能である。また、４００℃を超える温度では、多結晶あるいは微結晶Ｓｉ半導体では問題はないが、ａ−Ｓｉ半導体を用いたＴＦＴの場合には、ＴＦＴ特性の性能低下を招く可能性があるため好ましくない。
上記プラズマ照射処理後にフォトレジストＰＲを除去して、図３Ｅに示す構造が得られる。
【００３９】
次に、図３Ｆに示すように、保護絶縁膜１０を成膜する。
実施例１−１では、化学的気相成膜（ＣＶＤ）法により、約２５０℃の基板加熱条件下で保護絶縁膜１０として窒化シリコンＳｉＮｘ膜を３００ｎｍの厚さで成膜した。
その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてフッ素系ガスを用いたドライエッチングを実施した後にフォトレジストパターンを除去してコンタクトホール（画素ドレインコンタクトホール）１１を開孔した。
【００４０】
最後に、図３Ｇに示すように、画素電極１２を形成する。
実施例１−１では、ターゲットとして酸化インジウムＩｎ２Ｏ３と酸化亜鉛ＺｎＯを使用し、画素電極材料としてＩＺＯをＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてシュウ酸系溶液を用いたウエットエッチングを実施した後にフォトレジストパターンを除去して、画素電極１２を形成した。
以上のようにして、図２に示したＴＦＴ１０１及びアクティブマトリックス基板２０１を得た。
【００４１】
実施例１−１では上記で得たアクティブマトリックス基板２０１の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサーを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサーによって両基板間に形成される隙間に液晶を注入して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、透過型の液晶表示装置を得た（図示せず）。
【００４２】
従来、ＴＦＴのオフリーク電流を低減するためにバックチャネル領域８の表面に対して酸素（Ｏ２）ガスを含むプラズマを照射して有機物や金属などの不純物を不活性化する手法が用いられている。
しかしながら、本実施形態の様にＡｌ（合金）膜を含む単層膜又は積層膜からなる電極、特にＡｌ（合金）膜が最表層となる電極を形成したＴＦＴの場合、下記理由により、バックチャネル領域表面のＡｌ残渣に対して酸素プラズマ処理を実施するだけでは不充分である。
バックチャネル領域８表面に形成されたすべてのＡｌ残渣を、酸素プラズマ処理で充分に不活性化することは難しい。ごく微量のＡｌ原子が残存した場合であってもＳｉ膜４中に拡散してｐキャリアを発生させてオフリーク電流を発生する。
また、仮にすべてのＡｌ残渣をＡｌ酸化物（ＡｌＯｘ：ｘはＡｌとＯの原子数比を表す正数で一般的には０．５〜１．５）として不活性化させることができたとしても、図３Ｆで示した工程において、ＳｉＮｘ膜よりなる保護絶縁膜１０を成膜する際、一般的な成膜方法では、成膜ガスとしてシラン（ＳｉＨ４）／アンモニア（ＮＨ３）／窒素（Ｎ２）／水素（Ｈ２）混合ガス等を使用するので、成膜中の雰囲気や成膜されるＳｉＮｘ膜に含まれる水素（Ｈ）によって、ＡｌＯｘの一部が還元されて、活性Ａｌ原子に戻る場合がある。
何れにしても、アクティブマトリックス基板が完成した時点において、結果的に活性Ａｌ原子がバックチャネル領域８の表面に残存することとなり、その一部のＡｌ原子が不純物としてａ−Ｓｉ膜４中に拡散してｐキャリアを発生させて、オフリーク電流を増大させるという問題を生じる。
【００４３】
本実施形態では、バックチャネル領域８の表面に残存するＡｌ不純物をフッ化化合物（ＡｌＦ）として不活性化させるので、ＳｉＮｘ成膜中でもＡｌＦが安定的に存在し、再び活性Ａｌ原子が生成されることを防ぐことができる。さらにＡｌＦを含む不活性層９自体が保護層として働くことにより、Ａｌ原子のａ−Ｓｉ膜４中への拡散を防止できる。これら効果が相俟って、オフリーク電流の低い良好なＴＦＴ特性を実現することが可能となる。
【００４４】
ＡｌＦのＡｌ原子数に対するＦ原子数の含有比（原子組成比）としては特に制限なく、４〜５０ａｔ％であることが好ましい。この組成範囲のＡｌＦは、耐熱性及び耐蝕性に優れており、本発明者は、図３ＦにおけるＣＶＤ法等による保護絶縁膜１０の成膜温度が３００℃まではオフリーク電流値の増大が殆ど認められず、高い温度信頼性があることを確認している。なお、これらの組成比は例えば二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）やオージェ電子分光分析（ＡＥＳ：Auger Electron Spectroscopy）によるＡｌとＦの定量分析測定値の比、あるいはＸ線光電子分光分析（ＸＰＳ：X-ray Photoelectron Spectroscopy）によるＡｌ−Ｆ／Ａｌ−Ａｌピーク強度比の測定などから算出することができる。
【００４５】
本実施形態では、ソース電極６及びドレイン電極７として、Ａｌに少なくともＮｉを添加したＡｌＮｉ合金膜を用いたことにより、下層のＳｉ（ｎ）膜５及び上層の酸化物透光性導電膜等からなる画素電極１２との良好なコンタクト特性を実現することができる。したがって、本実施形態によれば、オフリーク電流の増大問題を含めて従来の技術では実質的に実現不可能であった低抵抗Ａｌ合金のソース・ドレイン電極を、単層膜構成でも実現することができる。
【００４６】
ソース電極６及びドレイン電極７はＡｌ合金膜でなく、Ａｌ膜でも同様の効果が得られる。
ソース電極６及びドレイン電極７はＡｌ（合金）単層膜構成に限ることはなく、例えばＣｒ、Ｍｏ、Ｔｉ、Ｗ、及びこれらの合金等の高融点金属からなるバリア層とＡｌ（合金）膜との積層構造としてもよい。
一般に、バリア層を設けてもＡｌ（合金）膜が最表層となる電極を形成した場合には、バックチャネル領域にＡｌ残渣が形成され易い。本実施形態では、バックチャネル領域８に存在するＡｌ残渣をＡｌＦとして不活性化することによって、バリア層とＡｌ（合金）膜との積層構造の電極を形成する場合にも、上記と同様の効果を得ることができる。
【００４７】
なお、Ａｌ残渣については、上記説明のとおりＡｌＦとして不活性化させることで、Ａｌの不活性状態を維持でき、不活性化されたＡｌ残渣が再び活性化することを抑制できるので、Ａｌ残渣の不活性化方法として最善である。
ただし、Ａｌ残渣を充分に不活性化でき、かつ、後工程で不活性化されたＡｌ残渣の還元の問題がなければ、Ａｌ残渣を酸化処理及び／又は窒化処理により不活性化しても構わない。例えば、保護絶縁膜１０の成膜を還元雰囲気を用いない方法に変更（ＳｉＮｘ膜の成膜方法及び／又は膜種を変更）すること、還元雰囲気に対する保護層を形成した後に保護絶縁膜１０を形成すること、或いは保護絶縁膜１０の形成工程自体を省略することなどにより、不活性化されたＡｌ残渣の還元の問題を解消することができる。
したがって、バックチャネル領域８に存在するＡｌ残渣をＡｌ酸化物あるいはＡｌ窒化物として不活性化した場合にも、条件を整えれば所望のオフリーク電流の低減効果が得られる。
また、Ａｌフッ化物、Ａｌ酸化物、あるいはＡｌ窒化物が比較的な安定な不活性化合物を得られることから有効であるが、これらに限られず、少なくとも電気的に不活性なアルミニウム化合物であれば、ある一定のオフリーク電流低減効果を得ることができる。
上記説明はＡｌ残渣の不活性化の度合いが大きいほど増大する。不活性化の度合いはＸ線光電子分光分析（ＸＰＳ）によるＡｌ−Ａｌピーク強度が減少することで評価できる。Ａｌ残渣がほぼ完全に不活性化された場合、言い換えるとソース電極６及びドレイン電極７の形成後にバックチャネル領域８に存在する全てのＡｌ原子が電気的に不活性なアルミニウム化合物として不活性化された場合に、本発明の効果が最大となる。実用上では、Ａｌ−Ａｌピークが検出不能となる状態若しくは無視できる程度に小さくなる状態が本発明でいうＡｌ残渣が充分に不活性化された状態に対応する。
【００４８】
なお、「背景技術」の項において挙げた特許文献１，２には、バックチャネルエッチング後のＳｉ半導体膜の表面に対して酸素プラズマ処理あるいは窒素プラズマ処理を実施することについて記載されているが、電極／配線の材料としてＡｌ（合金）を用いること、及びＡｌ残渣の不活性化については記載がなされていない。
【００４９】
「第１実施形態の変更例」
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射する前に、少なくとも酸素ガスを含むプラズマを照射してもよい。この場合は、バックチャネル領域８に形成されるＡｌＦ層とａ−Ｓｉ膜４表面との間に酸化シリコン（ＳｉＯｘ：ｘはＳｉとＯの原子数比を表す正数で一般的には１．２〜２）層が形成されるため、もし不活性化されずに残るＡｌ残渣がある場合でもこの影響が抑えられ、ＴＦＴのオフリーク電流が低減され、特性変動の少ない高信頼性のＴＦＴを得ることができる。
【００５０】
フッ素化処理に先立ちあらかじめ酸素ガスプラズマによってＡｌ残渣をＡｌ酸化物（ＡｌＯｘ）にしておくと、Ａｌ酸化物に対するフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射時のＦによる還元作用が強く働き、Ａｌ原子状態の場合よりも効率よくＡｌＦを反応生成することができるので好ましい。この場合、バックチャネル領域８のＡｌ残渣はＡｌＦと一部還元されずに残るＡｌＯｘとして不活性化されることになるが、多くのＡｌＦの存在により本発明の効果を得ることができる。
【００５１】
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射した後に酸素ガスを含むプラズマを照射するようにしてもよい。本発明者は、実施例１−２として、この方法にしたがって実施例１−１と同様に液晶表示装置を得た。
この方法では、バックチャネル領域８には、ＡｌＦ層に加えてその上層に更に酸化シリコン（ＳｉＯｘ）層が形成されるため、ＴＦＴのオフリーク電流が低減され、特性変動の少ない高信頼性のＴＦＴを得ることができる。
なお、ＡｌＦは耐熱性及び耐蝕性に優れ、化学的に安定であるので、酸素プラズマ照射によって先に生成されたＡｌＦが酸化物（ＡｌＯｘ）に変換されることは殆どない。
【００５２】
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の前後の両方に酸素ガスを含むプラズマを照射するようにしてもよい。この場合は、不活性なＡｌＦ層を挟んでその上下層にＳｉＯｘ層が形成されるので、さらにＴＦＴ特性の信頼性を高めることができる。
【００５３】
なお、図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスと酸素ガスの両方を含むプラズマ照射を行うことも考えられるが、酸素ガスを含むプラズマはＡｌに対して酸化作用として働き、一方でフッ素ガス及び／又はフッ素化合物ガスを含むプラズマは還元作用として働く。このため、両者のガスを混合させた状態では、バックチャネル領域８に残るＡｌ残渣を充分に酸化またはフッ化させることができない。またＡｌ酸化物が生成された場合には、図３Ｆの工程で、Ａｌ酸化物が還元されてしまいオフリーク電流を増大させてしまうため好ましくない。
以上の理由から、酸素ガスを含まずフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の工程を少なくとも１回独立して実施し、Ａｌ残渣を確実にフッ化化合物として不活性化させることが重要である。
【００５４】
以上の変更例において、ＡｌＦ層及び酸化シリコン層は明確に層として存在していない場合がある。また、層として存在していてもこれらが明確に層として分離されていない場合もある。
【００５５】
「第１実施形態のその他の変更例」
図４及び図５は各々、第１実施形態の変形例のアクティブマトリックス基板の要部平面図及び要部断面図を示すものである。図５は図４のＸ−Ｘ'断面図である。本変形例のＴＦＴ１０２及びアクティブマトリックス基板２０２は、保護絶縁膜１０のない構成となっており、その他の構成ならびに符号は第１実施形態と同一である。
【００５６】
従来の液晶装置用のアクティブマトリックス基板においては、その表面に形成されるポリイミド配向膜や樹脂スペーサーからの不純物イオンによるＴＦＴ特性の劣化や変動を防止するために、一般的にバックチャネル領域を保護するための保護絶縁膜１０が必要不可欠であった。
しかしながら、本発明ではバックチャネル領域８に残存するＡｌ残渣を利用して、これを耐熱性及び耐蝕性に優れたＡｌＦとして不活性化するようにしたので、保護絶縁膜１０を省略した場合でもＴＦＴ特性の劣化や変動を防止することが可能である。
本変形例では、図３Ｆの工程を省略することができる。したがって、第１実施形態と同様の効果を得つつ、少ない工程数で高い生産効率かつ低コストで、アクティブマトリックス基板及び液晶装置を製造することが可能となる。
【００５７】
図９は、第１実施形態及びその変形例に係るＴＦＴ、従来例のＴＦＴ、及び比較例のＴＦＴの特性を示すものである。図９は、ソース電極側を接地電位とし、ドレイン電極側に＋２０Ｖのドレイン電圧Ｖｄを印加した状態で、ゲート電極に−２０Ｖから＋２０Ｖのゲート電圧Ｖｇを加えたときのドレイン−ソース間を流れるドレイン電流Ｉｄをプロットしたものである。
【００５８】
図９において、各例は以下の通りである。
従来例１：ソース電極及びドレイン電極をＡｌ合金膜とし、図３Ｄの工程を実施せずにＴＦＴを作製した例、
従来例２：図３Ｄの工程で酸素プラズマのみを実施してＴＦＴを作製した例、
比較例：ソース電極及びドレイン電極をＣｒ膜とし、図３Ｄの工程を実施せずにＴＦＴを作製した例、
実施例１−１：第１実施形態に記載した方法でＴＦＴを作製した例、
実施例１−２：第１実施形態の変更例として、不活性層を形成する工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射した後にさらに酸素ガスを含むプラズマを照射して、ＴＦＴを作製した例。
なお、上記の例では、明記していない上記以外の条件は同一条件として、ＴＦＴを作製した。
【００５９】
図９のデータから、従来例２は従来例１に比べてゲート電圧が負側（すなわちオフ領域側）の場合のＩｄ（オフリーク電流）が低減されていることが分かる。具体的には、例えば一般的な液晶ディスプレイの電荷保持状態であるゲート電圧Ｖｇ＝−５Ｖ前後ではオフリーク電流は二桁以上低減されている。
実施例１−１及び実施例１−２のオフリーク電流は、従来例２に比べてさらに一桁以上低減されており、従来のＣｒ膜を用いた比較例のＴＦＴとほぼ同等、またはそれ以上に低減されており、優れた特性が得られていることが分かる。
【００６０】
実施例１−１及び実施例１−２において、ソース電極及びドレイン電極を高融点金属バリア膜とＡｌ（合金）膜との積層膜としても、図９に示したのと同等の優れたＴＦＴ特性を得ることができた。
【００６１】
以上説明したように、第１実施形態及びその変更例によれば、電極／配線の材料としてＡｌ（合金）が用いられており、オフリーク電流の小さい良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
第１実施形態及びその変更例は特に、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成する場合に有効である。
第１実施形態及びその変更例によれば、低オフリーク電流かつ長期信頼性に優れ、大型化あるいは高精細化対応の液晶装置用のＴＦＴを低コストに生産性良く製造することが可能となる。
第１実施形態及びその変更例のＴＦＴは、大型化あるいは高精細化対応の液晶表示装置に搭載した場合に、表示コントラストの低下やクロストークの発生を抑えることができ、低コストで高い表示品質を実現することが可能となる。
【００６２】
「第２実施形態」
図面を参照して、本発明に係る第２実施形態のＴＦＴ及びこれを画素スイッチング素子として備えたアクティブマトリックス基板について説明する。図６及び図７は各々、本実施形態のアクティブマトリックス基板の要部平面図、要部断面図である。図７は図６のＸ−Ｘ'断面図である。第１実施形態と同じ構成要素については同じ参照符号を付して、説明を省略する。
【００６３】
本実施形態のＴＦＴ１０３及びアクティブマトリックス基板２０３の基本構成は第１実施形態と同様であり、半導体膜４、低抵抗膜５、ソース電極６、ドレイン電極７、及び不活性層９の形成領域が第１実施形態とは異なっている。
本実施形態では、半導体膜４の形成領域が第１実施形態よりも大きく、ソース電極６及びドレイン電極７の外側にも及んでいる。
本実施形態では、ソース電極６及びドレイン電極７より外側にはみ出た半導体膜４の表面にも不活性層９が形成されている。
【００６４】
次に、図８Ａ〜図８Ｉを参照して、アクティブマトリックス基板２０３の製造方法について説明する。
【００６５】
まず、図８Ａに示すように、第１実施形態と同様に、基板１上にゲート電極２を形成する。
実施例２では、ゲート電極材料として、３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いたウエットエッチングを実施した後に、フォトレジストパターンを除去して、ゲート電極２を形成した。
【００６６】
次に、図８Ｂに示すように、ゲート絶縁膜３と、不純物が添加されていないｉ型のａ−Ｓｉ半導体膜４と、Ｐを不純物として添加したｎ型のアモルファスＳｉ（ａ−Ｓｉ（ｎ））からなるオーミック低抵抗膜５と、ソース電極６及びドレイン電極７となる金属膜１３とを順次成膜した後に、フォトレジストパターンＰＲを形成する。このときフォトレジストパターンＰＲは、ソース電極６及びドレイン電極７の形成領域に対応した厚膜部ＰＲ１と、バックチャネル領域８に対応した薄膜部ＰＲ２とを備えたパターンとする。
【００６７】
実施例２では、化学的気相成膜（ＣＶＤ）法により、約３００℃の基板加熱条件下で、ゲート絶縁膜３としてＳｉＮｘ膜を４００ｎｍ厚、半導体膜４としてｉ型のａ−Ｓｉ半導体膜を１５０ｎｍ厚、オーミック低抵抗膜５としてリン（Ｐ）を不純物として添加したａ−Ｓｉ（ｎ）膜を５０ｎｍ厚で順次成膜した。
さらに金属膜１３として３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりノボラック系の感光性樹脂からなるフォトレジストを１．６μｍの厚さでスピン塗布し、マスクパターンを用いて露光を行った。この露光工程においては、バックチャネル領域８については、その他の領域の露光量１００％に対して、約３０〜６０％の露光量とした。その後、アルカリ系現像液でフォトレジストを現像することによって、約１．６μｍの厚さの厚膜部ＰＲ１と、約０．４μｍの厚さの薄膜部ＰＲ２とを有するフォトレジストパターンＰＲを形成した。
【００６８】
次に、図８Ｃに示すように、フォトレジストパターンＰＲの厚膜部ＰＲ１をマスクとして、金属膜１３、ａ−Ｓｉ（ｎ）低抵抗膜５、およびａ−Ｓｉ半導体膜４を順次エッチングして、ソース電極６及びドレイン電極７の外形パターンを形成する。
【００６９】
次に、図８Ｄに示すように、フォトレジストパターンＰＲの表面に酸素プラズマを照射してレジストアッシングを行うことにより、レジストパターンを全体的に薄膜化して薄膜部ＰＲ２を除去し、バックチャネル領域８において金属膜１３の表面が露出するようにする。この工程後には薄膜部ＰＲ２が除去され、厚膜部ＰＲ１のみが残存して、バックチャネル領域８を形成するためのフォトレジストパターンが形成される。
【００７０】
次に、図８Ｅに示すように、残存したフォトレジストパターンＰＲ１をマスクとして、金属膜１３においてバックチャネル領域８となる部分をリン酸と硝酸と酢酸とを含む溶液を用いたウエットエッチングにより除去して、ソース電極６とドレイン電極７とを分離形成する。
その後続けて、同じフォトレジストパターンＰＲ１をマスクとして、例えば塩素（Ｃｌ２）を含むガスを用いたドライエッチング法にてａ−Ｓｉ（ｎ）膜５をエッチングしてバックチャネル領域８を形成する。このとき、バックチャネル領域８のａ−Ｓｉ膜４の表面には、ソース電極６およびドレイン電極７のパターン端部からエッチングダメージによって飛ばされたＡｌ原子が再付着してＡｌ残渣が発生する。
【００７１】
次に、図８Ｆに示すように、同じフォトレジストパターンＰＲ１をマスクとして、フッ素ガス及び／又はフッ素化合物ガス（Ｆ２ガス、ＨＦガス、ＮＦ３ガス、ＣＨＦ３ガス、ＣＦ４ガス、Ｃ２Ｆ６ガス、及びＳＦ６ガス等）を含むプラズマを照射して、バックチャネル領域８の表面のＡｌ残渣をフッ化してフッ化化合物（ＡｌＦ）を反応生成させる。この工程により不活性層９が生成される。この工程において、ａ−Ｓｉ膜４表面のＳｉ原子の一部もフッ化されて、フッ化化合物（ＳｉＦ）が生成されてもよい。
本実施形態では、ソース電極６及びドレイン電極７より外側にはみ出た半導体膜４の表面のＡｌ残渣についても不活性化されて、不活性層９が生成される。
次に、図８Ｇに示すように、フォトレジストＰＲ１を除去することにより、ソース電極６、ドレイン電極７、及びＴＦＴのバックチャネル領域８が形成される。
【００７２】
次に、図８Ｈに示すように、保護絶縁膜１０として２００℃以上の成膜温度で、窒化シリコンＳｉＮｘ膜を成膜する。実施例２では、化学的気相成膜（ＣＶＤ）法により、約２５０℃の基板加熱条件下で保護絶縁膜１０として窒化シリコンＳｉＮｘ膜を３００ｎｍの厚さで成膜した。
その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、フッ素系ガスを用いたドライエッチングを実施した後にフォトレジストパターンを除去して、コンタクトホール（画素ドレインコンタクトホール）１１を形成する。
【００７３】
最後に、図８Ｉに示すように、画素電極１２を形成する。
実施例２では、ターゲットとして酸化インジウムＩｎ２Ｏ３と酸化亜鉛ＺｎＯを使用し、画素電極材料としてＩＺＯをＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてシュウ酸系溶液を用いたウエットエッチングを実施した後にフォトレジストパターンを除去して、画素電極１２を形成した。
以上のようにして、図７に示したアクティブマトリックス基板２０３を得た。
【００７４】
実施例２では上記で得たアクティブマトリックス基板２０３の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサーを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサーによって両基板間に形成される隙間に液晶を注入して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、液晶表示装置を得た（図示せず）。
【００７５】
本実施形態においても、第１実施形態と同様の効果が得られる。
すなわち、本実施形態によっても、電極／配線の材料としてＡｌ（合金）が用いられており、オフリーク電流の小さい良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
本実施形態も、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成する場合に有効である。
さらに、本実施形態では、第１実施形態に比べて少ないフォトリソ工程数で生産性よくアクティブマトリックス基板を製造することができ、生産性向上、ならびにコスト低減において、さらに大きな効果を得ることが可能である。
【００７６】
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
例えば、上記第１、第２実施形態ではａ−ＳｉＴＦＴについて説明したが、本発明はかかる構成に限定されることはなく、チャネル層として、多結晶Ｓｉ、微結晶Ｓｉ、他の酸化物系半導体、あるいは窒化物系半導体を用いた場合にも同様に適用可能であり、同様の効果が得られる。
上記第１、第２実施形態では、透過型の液晶装置用のアクティブマトリックス基板の例を示したが、本発明はこれに限定されることはなく、反射型あるいは半透過反射型の液晶装置用にも同様に適用可能であり、同様の効果が得られる。
上記第１、第２実施形態では液晶装置用のアクティブマトリックス基板の例を示したが、本発明はこれに限定されることはなく、有機ＥＬ装置等の他のアクティブマトリックス型の電気光学装置にも同様に適用可能であり、同様の効果が得られる。
【符号の説明】
【００７７】
１０１〜１０３：ＴＦＴ、２０１〜２０３：アクティブマトリックス基板、１：基板、２：ゲート電極、３：ゲート絶縁膜、４：半導体膜（チャネル層）、５：低抵抗膜、６：ソース電極、７：ドレイン電極、８：バックチャネル領域、９：不活性層、１０：保護絶縁膜、１１：コンタクトホール、１２：画素電極
【技術分野】
【０００１】
本発明は、薄膜トランジスタとその製造方法、及びこの薄膜トランジスタを備えたアクティブマトリックス基板に関するものである。
【背景技術】
【０００２】
スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下適宜「ＴＦＴ」と略す。）を用いたアクティブマトリックス型の液晶装置や有機ＥＬ（electroluminescence）装置等の電気光学装置は、その低消費電力及び薄型という特徴を活かして、ＣＲＴ（Cathode Ray Tube）に変わるフラットパネルディスプレイの一つとして製品への応用が盛んになされている。
【０００３】
上記の電気光学装置では低コスト化が要求されており、ＴＦＴには製造工程の簡略化等が可能なことから、一般的にアモルファスシリコン（ａ−Ｓｉ）を半導体膜に用いた逆スタガード（inverted staggered）構造のバックチャネルエッチング（バックチャネルエッチ）型と呼ばれる構造が主に採用されている。従来、かかるＴＦＴ及びこれを備えたアクティブマトリックス基板を構成する電極／配線の材料として、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びこれらの合金等の高融点金属材料が一般的に用いられている。
【０００４】
上記の高融点金属材料は、Ｓｉ半導体膜との接続界面における界面拡散反応が殆ど無いため、ＴＦＴの電極材料として好適に用いられている。しかしながら、バックチャネルエッチング後にＳｉ半導体膜の表面に残存する高融点金属材料の残渣がＴＦＴのオフリーク電流が増大させる要因となる。この問題は、ＴＦＴを液晶表示装置等の表示装置の画素スイッチング素子として用いた場合、電荷保持特性の低下を招き、表示品位上の重要な要素であるコントラストの低下やクロストークを増大させてしまう。
かかる問題を解決するために、特許文献１、２等には、バックチャネルエッチング後のＳｉ半導体膜の表面に対して、酸素プラズマ処理あるいは窒素プラズマ処理を実施する方法が開示されている（いずれも請求項１を参照）。
【０００５】
一方で、近年のＴＶ画面の大型化あるいは携帯電話機やデジタルカメラ等における小型ディスプレイの高精細化への動向に伴って、電極／配線材料の低抵抗化が強く要求されてきている。従来一般に用いられている上記例示の高融点金属材料の比抵抗値は１２〜６０μΩ・ｃｍ程度であり、充分に好適とはいえない状況にある。
このため、表示装置用のＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線材料として、比抵抗がより低く、且つ、配線パターン加工が容易であるアルミニウム（Ａｌ）又はその合金が、高融点金属材料の代替材料として注目されている。以下、Ａｌ膜及びＡｌ合金膜を合わせて「Ａｌ（合金）膜」と表記する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２２３３６３号公報
【特許文献２】特開２００３−３７２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
Ａｌ（合金）膜を直接Ｓｉ半導体膜上に形成した場合、その接合界面における相互拡散反応により電気的特性が劣化することが一般的に知られている。接合界面における相互拡散反応を抑制するには、Ａｌ（合金）膜とＳｉ半導体膜との間にバリア層として上述の高融点金属膜を介在させることが考えられる。
しかしながら、Ａｌ（合金）膜を用いた場合には、上記バリア層形成の有無に関係なく以下のような問題があり、ＴＦＴのオフリーク電流が増大してしまう。
【０００８】
バックチャネルエッチング後にＳｉ膜表面にＡｌ残渣が生じた場合、１４族（ＩＶＢ族）のＳｉ膜中に１３族（ＩＩＩＢ族）のＡｌ原子が拡散して、Ｓｉ膜中に正孔キャリア（いわゆるｐキャリア）が発生してＳｉ膜がＰ型化し、ＴＦＴのオフリーク電流が増大する。このような拡散現象は、バックチャネルエッチング後にＳｉ膜表面を保護する保護絶縁膜（例えばＳｉＮｘ膜）を、例えば化学的気相法（ＣＶＤ：Chemical Vapor Deposition）法で２００℃以上の高温成膜をする過程でさらに促進される。
本明細書において、基本的には元素の族記載は長期周期表に基づく記載を採用しており、適宜（）内に短期周期表の族記載を併記してある。
【０００９】
特許文献１、２には、電極／配線の材料としてＡｌ（合金）を用いること、及びＡｌ残渣の不活性化については記載がなされていない。仮に特許文献１、２に開示されている技術を適用してバックチャネルエッチング後のＳｉ膜表面を酸素プラズマ処理してＡｌ残渣を酸化させた場合でも、下記理由により上記ＴＦＴのオフリーク電流の増大を解消することはできない。
従来の一般的な酸素プラズマ処理はＡｌ残渣を確実に不活性化させるのに適正な処理ではなく、全てのＡｌ残渣を不活性化できるとは限られずＡｌ金属原子が残る可能性が高い。また、以後に行われるＣＶＤ法でＳｉＮｘ等からなる保護絶縁膜を形成する過程で、保護膜に含まれる水素（Ｈ）イオンによってＡｌ酸化物がＡｌ金属原子に還元され、これがＳｉ膜中に拡散してｐキャリアを発生させてしまう。また、Ｓｉ膜中に拡散したＳｉＮｘ膜に含まれる１５族（ＶＢ族）のＮ原子と１３族（ＩＩＩＢ族）のＡｌ原子とが結合してｎキャリアやｐキャリアを発生することもある。したがって、バックチャネルエッチング後のＳｉ膜表面を酸素プラズマ処理してＡｌ残渣を酸化させても、上記ＴＦＴのオフリーク電流の増大を解消することはできない。
【００１０】
対策としてバックチャネルエッチング後のＡｌ残渣を、ドライエッチング又はウエットエッチングで除去することが考えられる。しかしながら、この方法では、エッチングプロセスでさらに副次的なＡｌ残渣が生じる可能性があり、Ａｌ残渣を完全に除去することは難しい。
【００１１】
以上のように、ＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線の材料としてＡｌ（合金）を用いた場合のオフリーク電流増大の問題に関しては、これまで有効な手立てがないのが現状である。
また上記の問題点は、特にＡｌ（合金）膜を、高融点金属をバリア層として介在させることなく直接Ｓｉ膜上に形成する場合に特に顕著となるため、Ｓｉ膜上にＡｌ（合金）膜を直接形成する構造は実用上採用されていない。
【００１２】
本発明は以上の問題点を踏まえてなされたものであり、その主目的は電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の薄膜トランジスタ（ＴＦＴ）は、
基板上にゲート電極とゲート絶縁膜とチャネル層として機能する半導体膜とを備え、前記半導体膜上にソース電極とドレイン電極とが互いに離間して設けられた薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、電気的に不活性な少なくとも１種のアルミニウム化合物が形成されたものである。
【００１４】
本明細書において、「主成分」とは、原子比率において最も比率の高い第一元素のことと定義する。
本明細書において、「電気的に不活性なアルミニウム化合物」とは、化合物自身が電気的に絶縁性を有する、または半導体膜に対して不純物として導電キャリアを発生させない、あるいはその両方の特性を有するアルミニウム化合物と定義する。
本発明の各構成要素は不可避不純物を含むことができる。
【発明の効果】
【００１５】
本発明によれば、電極／配線の材料としてＡｌ及び／又はその合金が用いられており、オフリーク電流が小さく良好な素子特性を有する薄膜トランジスタ（ＴＦＴ）及びその製造方法を提供することができる。
本発明によれば、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成しても良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る第１実施形態のアクティブマトリックス基板の要部平面図である。
【図２】本発明に係る第１実施形態のアクティブマトリックス基板の要部断面図である。
【図３Ａ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｂ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｃ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｄ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｅ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｆ】図２のアクティブマトリックス基板の製造工程図である。
【図３Ｇ】図２のアクティブマトリックス基板の製造工程図である。
【図４】第１実施形態の変更例を示す要部平面図である。
【図５】第１実施形態の変更例を示す要部断面図である。
【図６】本発明に係る第２実施形態のアクティブマトリックス基板の要部平面図である。
【図７】本発明に係る第２実施形態のアクティブマトリックス基板の要部断面図である。
【図８Ａ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｂ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｃ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｄ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｅ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｆ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｇ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｈ】図７のアクティブマトリックス基板の製造工程図である。
【図８Ｉ】図７のアクティブマトリックス基板の製造工程図である。
【図９】実施例、従来例、及び比較例のＴＦＴの素子特性を示すグラフである。
【発明を実施するための形態】
【００１７】
「第１実施形態」
図面を参照して、本発明に係る第１実施形態の薄膜トランジスタ（ＴＦＴ）及びこれを画素スイッチング素子として備えたアクティブマトリックス基板について説明する。図１及び図２は各々、本実施形態のアクティブマトリックス基板の要部平面図、要部断面図である。図２は図１のＸ−Ｘ'断面図である。視認しやすくするため、各構成要素の縮尺や位置等は適宜実際のものとは異ならせてある。また、断面図において適宜ハッチングを省略してある。
本実施形態のアクティブマトリックス基板は、アクティブマトリックス型の液晶（表示）装置や有機ＥＬ（表示）装置等の電気光学装置に好適に用いられるものである。本実施形態では、透過型の液晶表示装置用のアクティブマトリックス基板を例として説明する。
【００１８】
図１に示すように、本実施形態のアクティブマトリックス基板２０１は、基板１上に画素スイッチング素子であるＴＦＴ１０１と画素電極１２とが複数対アレイ状に配置されたものである（基板１は図２を参照）。
【００１９】
図２に示すように、ＴＦＴ１０１は、基板１上に順次形成されたゲート電極２とゲート絶縁膜３とチャネル層として機能する半導体膜４とを備え、半導体膜４上にソース電極６とドレイン電極７とが互いに離間して設けられたものである。
【００２０】
基板１は特に制限されず、透過型の液晶装置用ではガラス基板等の透光性絶縁基板が用いられる。
【００２１】
本実施形態において、半導体膜４は不純物が添加されていない真性（Intrinsic；ｉ型）のアモルファスシリコン（ａ−Ｓｉ）膜である。
半導体膜４上であってソース電極６とドレイン電極７の直下には、不純物が添加された半導体からなるオーミック低抵抗膜５が形成されている。本実施形態において、低抵抗膜５はａ−Ｓｉに１５族（ＶＢ族）のリン（Ｐ）が不純物として添加されたｎ型のアモルファス低抵抗シリコン（ａ−Ｓｉ（ｎ））膜である。
【００２２】
本実施形態において、ソース電極６及びドレイン電極７は、アルミニウム（Ａｌ）及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜から構成されている。
本実施形態において、ソース電極６に接続されたソース配線（図１を参照、符号は省略）についても、同一の材料が用いられている。
電極／配線の材料として、Ａｌ（合金）は他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴ及びこれを備えたアクティブマトリックス基板の電極／配線材料として好ましい。下層の低抵抗膜（ａ−Ｓｉ（ｎ）膜）５との界面及び上層のＩＺＯ（インジウム亜鉛酸化物）やＩＴＯ（インジウム錫酸化物）等からなる画素電極１２との界面における良好な電気的コンタクト特性が得られることから、Ｆｅ、Ｃｏ、及びＮｉ等の１種又は２種以上の８〜１０族遷移元素が０．２〜６ａｔ％の組成範囲で添加されたＡｌ合金が特に好ましい。
本実施形態では、ソース電極６とドレイン電極７がＡｌ合金膜の単層膜である場合について説明する。
【００２３】
図２中、符号８は、ソース電極６及びドレイン電極７の間の領域において、低抵抗膜５及び半導体膜４の表層部がエッチング除去されたバックチャネル（エッチング）領域を示している。
【００２４】
本実施形態のＴＦＴ１０１において、半導体膜４の表面のバックチャネル領域８（ソース電極６及びドレイン電極７の間の領域）に、電気的に不活性な少なくとも１種のアルミニウム化合物を含む不活性層９が形成されている。以降、「電気的に不活性なアルミニウム化合物」は不活性アルミニウム化合物と略記している箇所がある。
なお、ここでは「不活性層９」としてあるが、不活性アルミニウム化合物は明確に層をなしていなくてもよい。
不活性アルミニウム化合物は、化合物自身が電気的に絶縁性を有する、または半導体膜に対して不純物として導電キャリアを発生させない、あるいはその両方の特性を有するものであればよく、フッ化アルミニウム（ＡｌＦ）等が好ましい。
【００２５】
詳細な製造方法については後述するが、本実施形態において、不活性層９は、半導体膜４の表面のバックチャネル領域８をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより生成されたものである。本実施形態では、バックチャネルエッチング後に半導体膜４表面に残るＡｌ残渣がフッ素化されて、フッ化アルミニウム（ＡｌＦ）が生成される。
【００２６】
フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の前及び／又は後には、酸素ガスを含むプラズマ照射による表面処理を実施しても構わない。この場合、半導体膜４の表面のバックチャネル領域８には、フッ化アルミニウム（ＡｌＦ）に合わせて酸化シリコンも形成される。
【００２７】
アクティブマトリックス基板２０１には基板全体に、バックチャネル領域８を保護し、各種電極や配線を絶縁する保護絶縁膜（層間絶縁膜）１０が形成されている。本実施形態において、保護絶縁膜１０は窒化シリコン（ＳｉＮｘ：ｘはＳｉとＮの原子数比を表す正数で一般的には１〜１．３３）膜からなる。
上記保護絶縁膜１０上に画素電極１２が形成されており、画素電極１２は保護絶縁膜１０に開孔されたコンタクトホール（画素ドレインコンタクトホール）１１を介してドレイン電極７に接続されている。
画素電極１２の組成は特に制限なく、透過型の液晶装置用であればＩＺＯ（インジウム亜鉛酸化物）やＩＴＯ（インジウム錫酸化物）等の透光性導電膜が用いられる。
【００２８】
次に、図３Ａ〜図３Ｇを参照して、アクティブマトリックス基板２０１の製造方法について説明する。
【００２９】
まず、図３Ａに示すように、基板１上にゲート電極２を形成する。
ガラス基板などの透光性絶縁基板１を洗浄液又は純水を用いて洗浄した後、ゲート電極材料を成膜する。ゲート電極材料としては、例えばＣｒ、Ｍｏ、Ｔｉ、Ｗ、Ａｌ、及びこれらの合金、及びこれらの組み合わせが挙げられる。このうち、Ａｌ合金は、他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴのゲート電極材料として好ましい。
【００３０】
ゲート電極材料としてＡｌ合金を用いる場合には、パターン不良や歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面方向に発生するのを防止するため、Ｆｅ、Ｃｏ、及びＮｉ等の８〜１０族遷移元素、あるいはＬａ、Ｎｄ、Ｓｍ、及びＧｄ等の希土類元素が１種又は２種以上添加された合金を用いることが好ましい。これら添加元素の組成範囲は特に制限されず、０．２〜６ａｔ％が好ましい。０．２ａｔ％未満だとヒロック防止効果が効果的に発現せず、６ａｔ％を超えると比抵抗値が増大してＣｒ、Ｍｏ、及びＴｉ等に対する低抵抗の優位性が低くなるためである。
【００３１】
実施例１−１では、ガラス基板上に、ゲート電極材料として３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いてウエットエッチングした後にフォトレジストパターンを除去して、ゲート電極２を形成した。
【００３２】
次に、図３Ｂに示すパターンで、ゲート絶縁膜３と半導体膜４と低抵抗膜５とを順次形成する。
実施例１−１では、下記プロセスでこれらの膜を形成した。
化学的気相成膜（ＣＶＤ）法により、約３００℃の基板加熱条件下で、ゲート絶縁膜３としてＳｉＮｘ膜を４００ｎｍ厚、半導体膜４としてｉ型のａ−Ｓｉ半導体膜を１５０ｎｍ厚、オーミック低抵抗膜５としてリン（Ｐ）を不純物として添加したａ−Ｓｉ（ｎ）膜を５０ｎｍ厚で順次成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてフッ素系ガスを用いたドライエッチングでｉ型のａ−Ｓｉ半導体膜４及びａ−Ｓｉ（ｎ）低抵抗膜５とをエッチングした後にフォトレジストパターンを除去して、これらの膜を図３Ｂに示すパターンとした。
【００３３】
次に、図３Ｃに示すように、ソース電極６及びドレイン電極７を形成する。
電極材料を成膜した後、フォトリソグラフィ法によりフォトレジストパターンＰＲを形成し、これをマスクとして電極材料の膜のバックチャネル領域８となる部分をエッチング除去して、ソース電極６とドレイン電極７とをパターン分離する。
【００３４】
上記したように、本実施形態では、ソース電極６とドレイン電極７の電極材料として、Ａｌ合金を用いる。Ａｌ合金は他の金属に比べて材料コストが低く、かつ比抵抗値が低いため配線抵抗を低くすることができるので、液晶装置用のＴＦＴの電極材料として好ましい。上記したように、下層の低抵抗膜（ａ−Ｓｉ（ｎ）膜）５との界面及び上層のＩＺＯやＩＴＯ等からなる画素電極１２との界面における良好な電気的コンタクト特性が得られることから、Ｆｅ、Ｃｏ、及びＮｉ等の１種又は２種以上の８〜１０族遷移元素が０．２〜６ａｔ％の組成範囲で添加されたＡｌ合金が好ましい。
【００３５】
実施例１−１では、３ａｔ％のＮｉが添加されたＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトレジストパターンＰＲを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いたウエットエッチングによりソース電極６とドレイン電極７をパターン分離した。
【００３６】
続いて、上記フォトレジストパターンＰＲをマスクとして、例えば塩素（Ｃｌ２）を含むガスを用いたドライエッチング法にてａ−Ｓｉ（ｎ）膜５のソース電極６及びドレイン電極７の間の領域を除去して、バックチャネル領域８を形成する（バックチャネルエッチング）。このとき、バックチャネル領域８に露出したａ−Ｓｉ膜４の表面には、ソース電極６及びドレイン電極７の端部からエッチングダメージによって飛ばされたＡｌ原子が付着してＡｌ残渣が発生する。
【００３７】
次に、図３Ｄに示すように、不活性層９を形成する。
上記フォトレジストパターンＰＲをマスクとして、半導体膜４の表面のバックチャネル領域８をフッ素ガス（Ｆ２ガス）及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより、Ａｌ残渣をフッ化する。これにより、フッ化アルミニウム（ＡｌＦ）が生成されて、不活性層９が生成される。なお、上記したように、フッ化アルミニウム（ＡｌＦ）は明確に層として存在していなくてもよい。
フッ素ガス（Ｆ２ガス）及び／又はフッ素化合物ガスは１種又は２種以上用いることができる。フッ素化合物ガスとしては、ＨＦガス、ＮＦ３ガス、ＣＨＦ３ガス、ＣＦ４ガス、Ｃ２Ｆ６ガス、及びＳＦ６ガス等が挙げられる。
この工程において、ａ−Ｓｉ膜４表面のＳｉ原子の一部もフッ素化されて、フッ化シリコン（ＳｉＦｙ）が生成されてもよい。
【００３８】
フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射は２００〜４００℃の加熱条件下で行うことが好ましい。２００℃以上であれば、ＡｌＦの反応生成を促進することができ、Ａｌ残渣を効率良くＡｌＦとすることが可能である。また、４００℃を超える温度では、多結晶あるいは微結晶Ｓｉ半導体では問題はないが、ａ−Ｓｉ半導体を用いたＴＦＴの場合には、ＴＦＴ特性の性能低下を招く可能性があるため好ましくない。
上記プラズマ照射処理後にフォトレジストＰＲを除去して、図３Ｅに示す構造が得られる。
【００３９】
次に、図３Ｆに示すように、保護絶縁膜１０を成膜する。
実施例１−１では、化学的気相成膜（ＣＶＤ）法により、約２５０℃の基板加熱条件下で保護絶縁膜１０として窒化シリコンＳｉＮｘ膜を３００ｎｍの厚さで成膜した。
その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてフッ素系ガスを用いたドライエッチングを実施した後にフォトレジストパターンを除去してコンタクトホール（画素ドレインコンタクトホール）１１を開孔した。
【００４０】
最後に、図３Ｇに示すように、画素電極１２を形成する。
実施例１−１では、ターゲットとして酸化インジウムＩｎ２Ｏ３と酸化亜鉛ＺｎＯを使用し、画素電極材料としてＩＺＯをＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてシュウ酸系溶液を用いたウエットエッチングを実施した後にフォトレジストパターンを除去して、画素電極１２を形成した。
以上のようにして、図２に示したＴＦＴ１０１及びアクティブマトリックス基板２０１を得た。
【００４１】
実施例１−１では上記で得たアクティブマトリックス基板２０１の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサーを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサーによって両基板間に形成される隙間に液晶を注入して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、透過型の液晶表示装置を得た（図示せず）。
【００４２】
従来、ＴＦＴのオフリーク電流を低減するためにバックチャネル領域８の表面に対して酸素（Ｏ２）ガスを含むプラズマを照射して有機物や金属などの不純物を不活性化する手法が用いられている。
しかしながら、本実施形態の様にＡｌ（合金）膜を含む単層膜又は積層膜からなる電極、特にＡｌ（合金）膜が最表層となる電極を形成したＴＦＴの場合、下記理由により、バックチャネル領域表面のＡｌ残渣に対して酸素プラズマ処理を実施するだけでは不充分である。
バックチャネル領域８表面に形成されたすべてのＡｌ残渣を、酸素プラズマ処理で充分に不活性化することは難しい。ごく微量のＡｌ原子が残存した場合であってもＳｉ膜４中に拡散してｐキャリアを発生させてオフリーク電流を発生する。
また、仮にすべてのＡｌ残渣をＡｌ酸化物（ＡｌＯｘ：ｘはＡｌとＯの原子数比を表す正数で一般的には０．５〜１．５）として不活性化させることができたとしても、図３Ｆで示した工程において、ＳｉＮｘ膜よりなる保護絶縁膜１０を成膜する際、一般的な成膜方法では、成膜ガスとしてシラン（ＳｉＨ４）／アンモニア（ＮＨ３）／窒素（Ｎ２）／水素（Ｈ２）混合ガス等を使用するので、成膜中の雰囲気や成膜されるＳｉＮｘ膜に含まれる水素（Ｈ）によって、ＡｌＯｘの一部が還元されて、活性Ａｌ原子に戻る場合がある。
何れにしても、アクティブマトリックス基板が完成した時点において、結果的に活性Ａｌ原子がバックチャネル領域８の表面に残存することとなり、その一部のＡｌ原子が不純物としてａ−Ｓｉ膜４中に拡散してｐキャリアを発生させて、オフリーク電流を増大させるという問題を生じる。
【００４３】
本実施形態では、バックチャネル領域８の表面に残存するＡｌ不純物をフッ化化合物（ＡｌＦ）として不活性化させるので、ＳｉＮｘ成膜中でもＡｌＦが安定的に存在し、再び活性Ａｌ原子が生成されることを防ぐことができる。さらにＡｌＦを含む不活性層９自体が保護層として働くことにより、Ａｌ原子のａ−Ｓｉ膜４中への拡散を防止できる。これら効果が相俟って、オフリーク電流の低い良好なＴＦＴ特性を実現することが可能となる。
【００４４】
ＡｌＦのＡｌ原子数に対するＦ原子数の含有比（原子組成比）としては特に制限なく、４〜５０ａｔ％であることが好ましい。この組成範囲のＡｌＦは、耐熱性及び耐蝕性に優れており、本発明者は、図３ＦにおけるＣＶＤ法等による保護絶縁膜１０の成膜温度が３００℃まではオフリーク電流値の増大が殆ど認められず、高い温度信頼性があることを確認している。なお、これらの組成比は例えば二次イオン質量分析計（ＳＩＭＳ：Secondary Ion-microprobe Mass Spectrometer）やオージェ電子分光分析（ＡＥＳ：Auger Electron Spectroscopy）によるＡｌとＦの定量分析測定値の比、あるいはＸ線光電子分光分析（ＸＰＳ：X-ray Photoelectron Spectroscopy）によるＡｌ−Ｆ／Ａｌ−Ａｌピーク強度比の測定などから算出することができる。
【００４５】
本実施形態では、ソース電極６及びドレイン電極７として、Ａｌに少なくともＮｉを添加したＡｌＮｉ合金膜を用いたことにより、下層のＳｉ（ｎ）膜５及び上層の酸化物透光性導電膜等からなる画素電極１２との良好なコンタクト特性を実現することができる。したがって、本実施形態によれば、オフリーク電流の増大問題を含めて従来の技術では実質的に実現不可能であった低抵抗Ａｌ合金のソース・ドレイン電極を、単層膜構成でも実現することができる。
【００４６】
ソース電極６及びドレイン電極７はＡｌ合金膜でなく、Ａｌ膜でも同様の効果が得られる。
ソース電極６及びドレイン電極７はＡｌ（合金）単層膜構成に限ることはなく、例えばＣｒ、Ｍｏ、Ｔｉ、Ｗ、及びこれらの合金等の高融点金属からなるバリア層とＡｌ（合金）膜との積層構造としてもよい。
一般に、バリア層を設けてもＡｌ（合金）膜が最表層となる電極を形成した場合には、バックチャネル領域にＡｌ残渣が形成され易い。本実施形態では、バックチャネル領域８に存在するＡｌ残渣をＡｌＦとして不活性化することによって、バリア層とＡｌ（合金）膜との積層構造の電極を形成する場合にも、上記と同様の効果を得ることができる。
【００４７】
なお、Ａｌ残渣については、上記説明のとおりＡｌＦとして不活性化させることで、Ａｌの不活性状態を維持でき、不活性化されたＡｌ残渣が再び活性化することを抑制できるので、Ａｌ残渣の不活性化方法として最善である。
ただし、Ａｌ残渣を充分に不活性化でき、かつ、後工程で不活性化されたＡｌ残渣の還元の問題がなければ、Ａｌ残渣を酸化処理及び／又は窒化処理により不活性化しても構わない。例えば、保護絶縁膜１０の成膜を還元雰囲気を用いない方法に変更（ＳｉＮｘ膜の成膜方法及び／又は膜種を変更）すること、還元雰囲気に対する保護層を形成した後に保護絶縁膜１０を形成すること、或いは保護絶縁膜１０の形成工程自体を省略することなどにより、不活性化されたＡｌ残渣の還元の問題を解消することができる。
したがって、バックチャネル領域８に存在するＡｌ残渣をＡｌ酸化物あるいはＡｌ窒化物として不活性化した場合にも、条件を整えれば所望のオフリーク電流の低減効果が得られる。
また、Ａｌフッ化物、Ａｌ酸化物、あるいはＡｌ窒化物が比較的な安定な不活性化合物を得られることから有効であるが、これらに限られず、少なくとも電気的に不活性なアルミニウム化合物であれば、ある一定のオフリーク電流低減効果を得ることができる。
上記説明はＡｌ残渣の不活性化の度合いが大きいほど増大する。不活性化の度合いはＸ線光電子分光分析（ＸＰＳ）によるＡｌ−Ａｌピーク強度が減少することで評価できる。Ａｌ残渣がほぼ完全に不活性化された場合、言い換えるとソース電極６及びドレイン電極７の形成後にバックチャネル領域８に存在する全てのＡｌ原子が電気的に不活性なアルミニウム化合物として不活性化された場合に、本発明の効果が最大となる。実用上では、Ａｌ−Ａｌピークが検出不能となる状態若しくは無視できる程度に小さくなる状態が本発明でいうＡｌ残渣が充分に不活性化された状態に対応する。
【００４８】
なお、「背景技術」の項において挙げた特許文献１，２には、バックチャネルエッチング後のＳｉ半導体膜の表面に対して酸素プラズマ処理あるいは窒素プラズマ処理を実施することについて記載されているが、電極／配線の材料としてＡｌ（合金）を用いること、及びＡｌ残渣の不活性化については記載がなされていない。
【００４９】
「第１実施形態の変更例」
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射する前に、少なくとも酸素ガスを含むプラズマを照射してもよい。この場合は、バックチャネル領域８に形成されるＡｌＦ層とａ−Ｓｉ膜４表面との間に酸化シリコン（ＳｉＯｘ：ｘはＳｉとＯの原子数比を表す正数で一般的には１．２〜２）層が形成されるため、もし不活性化されずに残るＡｌ残渣がある場合でもこの影響が抑えられ、ＴＦＴのオフリーク電流が低減され、特性変動の少ない高信頼性のＴＦＴを得ることができる。
【００５０】
フッ素化処理に先立ちあらかじめ酸素ガスプラズマによってＡｌ残渣をＡｌ酸化物（ＡｌＯｘ）にしておくと、Ａｌ酸化物に対するフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射時のＦによる還元作用が強く働き、Ａｌ原子状態の場合よりも効率よくＡｌＦを反応生成することができるので好ましい。この場合、バックチャネル領域８のＡｌ残渣はＡｌＦと一部還元されずに残るＡｌＯｘとして不活性化されることになるが、多くのＡｌＦの存在により本発明の効果を得ることができる。
【００５１】
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射した後に酸素ガスを含むプラズマを照射するようにしてもよい。本発明者は、実施例１−２として、この方法にしたがって実施例１−１と同様に液晶表示装置を得た。
この方法では、バックチャネル領域８には、ＡｌＦ層に加えてその上層に更に酸化シリコン（ＳｉＯｘ）層が形成されるため、ＴＦＴのオフリーク電流が低減され、特性変動の少ない高信頼性のＴＦＴを得ることができる。
なお、ＡｌＦは耐熱性及び耐蝕性に優れ、化学的に安定であるので、酸素プラズマ照射によって先に生成されたＡｌＦが酸化物（ＡｌＯｘ）に変換されることは殆どない。
【００５２】
第１実施形態の図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の前後の両方に酸素ガスを含むプラズマを照射するようにしてもよい。この場合は、不活性なＡｌＦ層を挟んでその上下層にＳｉＯｘ層が形成されるので、さらにＴＦＴ特性の信頼性を高めることができる。
【００５３】
なお、図３Ｄに示した工程において、フッ素ガス及び／又はフッ素化合物ガスと酸素ガスの両方を含むプラズマ照射を行うことも考えられるが、酸素ガスを含むプラズマはＡｌに対して酸化作用として働き、一方でフッ素ガス及び／又はフッ素化合物ガスを含むプラズマは還元作用として働く。このため、両者のガスを混合させた状態では、バックチャネル領域８に残るＡｌ残渣を充分に酸化またはフッ化させることができない。またＡｌ酸化物が生成された場合には、図３Ｆの工程で、Ａｌ酸化物が還元されてしまいオフリーク電流を増大させてしまうため好ましくない。
以上の理由から、酸素ガスを含まずフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射の工程を少なくとも１回独立して実施し、Ａｌ残渣を確実にフッ化化合物として不活性化させることが重要である。
【００５４】
以上の変更例において、ＡｌＦ層及び酸化シリコン層は明確に層として存在していない場合がある。また、層として存在していてもこれらが明確に層として分離されていない場合もある。
【００５５】
「第１実施形態のその他の変更例」
図４及び図５は各々、第１実施形態の変形例のアクティブマトリックス基板の要部平面図及び要部断面図を示すものである。図５は図４のＸ−Ｘ'断面図である。本変形例のＴＦＴ１０２及びアクティブマトリックス基板２０２は、保護絶縁膜１０のない構成となっており、その他の構成ならびに符号は第１実施形態と同一である。
【００５６】
従来の液晶装置用のアクティブマトリックス基板においては、その表面に形成されるポリイミド配向膜や樹脂スペーサーからの不純物イオンによるＴＦＴ特性の劣化や変動を防止するために、一般的にバックチャネル領域を保護するための保護絶縁膜１０が必要不可欠であった。
しかしながら、本発明ではバックチャネル領域８に残存するＡｌ残渣を利用して、これを耐熱性及び耐蝕性に優れたＡｌＦとして不活性化するようにしたので、保護絶縁膜１０を省略した場合でもＴＦＴ特性の劣化や変動を防止することが可能である。
本変形例では、図３Ｆの工程を省略することができる。したがって、第１実施形態と同様の効果を得つつ、少ない工程数で高い生産効率かつ低コストで、アクティブマトリックス基板及び液晶装置を製造することが可能となる。
【００５７】
図９は、第１実施形態及びその変形例に係るＴＦＴ、従来例のＴＦＴ、及び比較例のＴＦＴの特性を示すものである。図９は、ソース電極側を接地電位とし、ドレイン電極側に＋２０Ｖのドレイン電圧Ｖｄを印加した状態で、ゲート電極に−２０Ｖから＋２０Ｖのゲート電圧Ｖｇを加えたときのドレイン−ソース間を流れるドレイン電流Ｉｄをプロットしたものである。
【００５８】
図９において、各例は以下の通りである。
従来例１：ソース電極及びドレイン電極をＡｌ合金膜とし、図３Ｄの工程を実施せずにＴＦＴを作製した例、
従来例２：図３Ｄの工程で酸素プラズマのみを実施してＴＦＴを作製した例、
比較例：ソース電極及びドレイン電極をＣｒ膜とし、図３Ｄの工程を実施せずにＴＦＴを作製した例、
実施例１−１：第１実施形態に記載した方法でＴＦＴを作製した例、
実施例１−２：第１実施形態の変更例として、不活性層を形成する工程において、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマを照射した後にさらに酸素ガスを含むプラズマを照射して、ＴＦＴを作製した例。
なお、上記の例では、明記していない上記以外の条件は同一条件として、ＴＦＴを作製した。
【００５９】
図９のデータから、従来例２は従来例１に比べてゲート電圧が負側（すなわちオフ領域側）の場合のＩｄ（オフリーク電流）が低減されていることが分かる。具体的には、例えば一般的な液晶ディスプレイの電荷保持状態であるゲート電圧Ｖｇ＝−５Ｖ前後ではオフリーク電流は二桁以上低減されている。
実施例１−１及び実施例１−２のオフリーク電流は、従来例２に比べてさらに一桁以上低減されており、従来のＣｒ膜を用いた比較例のＴＦＴとほぼ同等、またはそれ以上に低減されており、優れた特性が得られていることが分かる。
【００６０】
実施例１−１及び実施例１−２において、ソース電極及びドレイン電極を高融点金属バリア膜とＡｌ（合金）膜との積層膜としても、図９に示したのと同等の優れたＴＦＴ特性を得ることができた。
【００６１】
以上説明したように、第１実施形態及びその変更例によれば、電極／配線の材料としてＡｌ（合金）が用いられており、オフリーク電流の小さい良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
第１実施形態及びその変更例は特に、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成する場合に有効である。
第１実施形態及びその変更例によれば、低オフリーク電流かつ長期信頼性に優れ、大型化あるいは高精細化対応の液晶装置用のＴＦＴを低コストに生産性良く製造することが可能となる。
第１実施形態及びその変更例のＴＦＴは、大型化あるいは高精細化対応の液晶表示装置に搭載した場合に、表示コントラストの低下やクロストークの発生を抑えることができ、低コストで高い表示品質を実現することが可能となる。
【００６２】
「第２実施形態」
図面を参照して、本発明に係る第２実施形態のＴＦＴ及びこれを画素スイッチング素子として備えたアクティブマトリックス基板について説明する。図６及び図７は各々、本実施形態のアクティブマトリックス基板の要部平面図、要部断面図である。図７は図６のＸ−Ｘ'断面図である。第１実施形態と同じ構成要素については同じ参照符号を付して、説明を省略する。
【００６３】
本実施形態のＴＦＴ１０３及びアクティブマトリックス基板２０３の基本構成は第１実施形態と同様であり、半導体膜４、低抵抗膜５、ソース電極６、ドレイン電極７、及び不活性層９の形成領域が第１実施形態とは異なっている。
本実施形態では、半導体膜４の形成領域が第１実施形態よりも大きく、ソース電極６及びドレイン電極７の外側にも及んでいる。
本実施形態では、ソース電極６及びドレイン電極７より外側にはみ出た半導体膜４の表面にも不活性層９が形成されている。
【００６４】
次に、図８Ａ〜図８Ｉを参照して、アクティブマトリックス基板２０３の製造方法について説明する。
【００６５】
まず、図８Ａに示すように、第１実施形態と同様に、基板１上にゲート電極２を形成する。
実施例２では、ゲート電極材料として、３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてリン酸と硝酸と酢酸を含む溶液を用いたウエットエッチングを実施した後に、フォトレジストパターンを除去して、ゲート電極２を形成した。
【００６６】
次に、図８Ｂに示すように、ゲート絶縁膜３と、不純物が添加されていないｉ型のａ−Ｓｉ半導体膜４と、Ｐを不純物として添加したｎ型のアモルファスＳｉ（ａ−Ｓｉ（ｎ））からなるオーミック低抵抗膜５と、ソース電極６及びドレイン電極７となる金属膜１３とを順次成膜した後に、フォトレジストパターンＰＲを形成する。このときフォトレジストパターンＰＲは、ソース電極６及びドレイン電極７の形成領域に対応した厚膜部ＰＲ１と、バックチャネル領域８に対応した薄膜部ＰＲ２とを備えたパターンとする。
【００６７】
実施例２では、化学的気相成膜（ＣＶＤ）法により、約３００℃の基板加熱条件下で、ゲート絶縁膜３としてＳｉＮｘ膜を４００ｎｍ厚、半導体膜４としてｉ型のａ−Ｓｉ半導体膜を１５０ｎｍ厚、オーミック低抵抗膜５としてリン（Ｐ）を不純物として添加したａ−Ｓｉ（ｎ）膜を５０ｎｍ厚で順次成膜した。
さらに金属膜１３として３ａｔ％のＮｉを添加したＡｌ−３ａｔ％Ｎｉ合金膜を、Ａｒガスを用いたスパッタリング法により２００ｎｍの厚さで成膜した。その後、フォトリソグラフィ法によりノボラック系の感光性樹脂からなるフォトレジストを１．６μｍの厚さでスピン塗布し、マスクパターンを用いて露光を行った。この露光工程においては、バックチャネル領域８については、その他の領域の露光量１００％に対して、約３０〜６０％の露光量とした。その後、アルカリ系現像液でフォトレジストを現像することによって、約１．６μｍの厚さの厚膜部ＰＲ１と、約０．４μｍの厚さの薄膜部ＰＲ２とを有するフォトレジストパターンＰＲを形成した。
【００６８】
次に、図８Ｃに示すように、フォトレジストパターンＰＲの厚膜部ＰＲ１をマスクとして、金属膜１３、ａ−Ｓｉ（ｎ）低抵抗膜５、およびａ−Ｓｉ半導体膜４を順次エッチングして、ソース電極６及びドレイン電極７の外形パターンを形成する。
【００６９】
次に、図８Ｄに示すように、フォトレジストパターンＰＲの表面に酸素プラズマを照射してレジストアッシングを行うことにより、レジストパターンを全体的に薄膜化して薄膜部ＰＲ２を除去し、バックチャネル領域８において金属膜１３の表面が露出するようにする。この工程後には薄膜部ＰＲ２が除去され、厚膜部ＰＲ１のみが残存して、バックチャネル領域８を形成するためのフォトレジストパターンが形成される。
【００７０】
次に、図８Ｅに示すように、残存したフォトレジストパターンＰＲ１をマスクとして、金属膜１３においてバックチャネル領域８となる部分をリン酸と硝酸と酢酸とを含む溶液を用いたウエットエッチングにより除去して、ソース電極６とドレイン電極７とを分離形成する。
その後続けて、同じフォトレジストパターンＰＲ１をマスクとして、例えば塩素（Ｃｌ２）を含むガスを用いたドライエッチング法にてａ−Ｓｉ（ｎ）膜５をエッチングしてバックチャネル領域８を形成する。このとき、バックチャネル領域８のａ−Ｓｉ膜４の表面には、ソース電極６およびドレイン電極７のパターン端部からエッチングダメージによって飛ばされたＡｌ原子が再付着してＡｌ残渣が発生する。
【００７１】
次に、図８Ｆに示すように、同じフォトレジストパターンＰＲ１をマスクとして、フッ素ガス及び／又はフッ素化合物ガス（Ｆ２ガス、ＨＦガス、ＮＦ３ガス、ＣＨＦ３ガス、ＣＦ４ガス、Ｃ２Ｆ６ガス、及びＳＦ６ガス等）を含むプラズマを照射して、バックチャネル領域８の表面のＡｌ残渣をフッ化してフッ化化合物（ＡｌＦ）を反応生成させる。この工程により不活性層９が生成される。この工程において、ａ−Ｓｉ膜４表面のＳｉ原子の一部もフッ化されて、フッ化化合物（ＳｉＦ）が生成されてもよい。
本実施形態では、ソース電極６及びドレイン電極７より外側にはみ出た半導体膜４の表面のＡｌ残渣についても不活性化されて、不活性層９が生成される。
次に、図８Ｇに示すように、フォトレジストＰＲ１を除去することにより、ソース電極６、ドレイン電極７、及びＴＦＴのバックチャネル領域８が形成される。
【００７２】
次に、図８Ｈに示すように、保護絶縁膜１０として２００℃以上の成膜温度で、窒化シリコンＳｉＮｘ膜を成膜する。実施例２では、化学的気相成膜（ＣＶＤ）法により、約２５０℃の基板加熱条件下で保護絶縁膜１０として窒化シリコンＳｉＮｘ膜を３００ｎｍの厚さで成膜した。
その後、フォトリソグラフィ法によりフォトレジストパターンを形成し、フッ素系ガスを用いたドライエッチングを実施した後にフォトレジストパターンを除去して、コンタクトホール（画素ドレインコンタクトホール）１１を形成する。
【００７３】
最後に、図８Ｉに示すように、画素電極１２を形成する。
実施例２では、ターゲットとして酸化インジウムＩｎ２Ｏ３と酸化亜鉛ＺｎＯを使用し、画素電極材料としてＩＺＯをＡｒガスを用いたスパッタリング法により１００ｎｍの厚さで成膜した。次いで、フォトリソグラフィ法によりフォトレジストパターンを形成し、これをマスクとしてシュウ酸系溶液を用いたウエットエッチングを実施した後にフォトレジストパターンを除去して、画素電極１２を形成した。
以上のようにして、図７に示したアクティブマトリックス基板２０３を得た。
【００７４】
実施例２では上記で得たアクティブマトリックス基板２０３の表面に、液晶を配向させるためのポリイミド等からなる配向膜を形成し、複数の球状スペーサーを散布した後、この基板と、共通電極、カラーフィルタ、及び配向膜を備えた対向基板とを貼り合わせ、スペーサーによって両基板間に形成される隙間に液晶を注入して、液晶パネルを得た。この液晶パネルの両基板の外側に偏光板と位相差板とを設け、さらに一方の基板の外側にバックライトユニットを設けて、液晶表示装置を得た（図示せず）。
【００７５】
本実施形態においても、第１実施形態と同様の効果が得られる。
すなわち、本実施形態によっても、電極／配線の材料としてＡｌ（合金）が用いられており、オフリーク電流の小さい良好な素子特性を有するＴＦＴ及びその製造方法を提供することができる。
本実施形態も、高融点金属材料よりなる高融点バリアメタル層を介在させることなく、Ｓｉを主成分とする半導体膜上に直接Ａｌ（合金）膜を形成する場合に有効である。
さらに、本実施形態では、第１実施形態に比べて少ないフォトリソ工程数で生産性よくアクティブマトリックス基板を製造することができ、生産性向上、ならびにコスト低減において、さらに大きな効果を得ることが可能である。
【００７６】
「設計変更」
本発明は上記実施形態に限らず、本発明の趣旨を逸脱しない範囲内において、設計変更可能である。
例えば、上記第１、第２実施形態ではａ−ＳｉＴＦＴについて説明したが、本発明はかかる構成に限定されることはなく、チャネル層として、多結晶Ｓｉ、微結晶Ｓｉ、他の酸化物系半導体、あるいは窒化物系半導体を用いた場合にも同様に適用可能であり、同様の効果が得られる。
上記第１、第２実施形態では、透過型の液晶装置用のアクティブマトリックス基板の例を示したが、本発明はこれに限定されることはなく、反射型あるいは半透過反射型の液晶装置用にも同様に適用可能であり、同様の効果が得られる。
上記第１、第２実施形態では液晶装置用のアクティブマトリックス基板の例を示したが、本発明はこれに限定されることはなく、有機ＥＬ装置等の他のアクティブマトリックス型の電気光学装置にも同様に適用可能であり、同様の効果が得られる。
【符号の説明】
【００７７】
１０１〜１０３：ＴＦＴ、２０１〜２０３：アクティブマトリックス基板、１：基板、２：ゲート電極、３：ゲート絶縁膜、４：半導体膜（チャネル層）、５：低抵抗膜、６：ソース電極、７：ドレイン電極、８：バックチャネル領域、９：不活性層、１０：保護絶縁膜、１１：コンタクトホール、１２：画素電極
【特許請求の範囲】
【請求項１】
基板上にゲート電極とゲート絶縁膜とチャネル層として機能する半導体膜とを備え、前記半導体膜上にソース電極とドレイン電極とが互いに離間して設けられた薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、電気的に不活性な少なくとも１種のアルミニウム化合物が形成された薄膜トランジスタ。
【請求項２】
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、前記アルミニウム化合物として少なくともフッ化アルミニウムが形成された請求項１に記載の薄膜トランジスタ。
【請求項３】
前記フッ化アルミニウムのフッ素組成が４〜５０ａｔ％である請求項２に記載の薄膜トランジスタ。
【請求項４】
前記フッ化アルミニウムは、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより形成された請求項２又は３に記載の薄膜トランジスタ。
【請求項５】
前記ソース電極及び前記ドレイン電極の形成後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に存在するＡｌ原子が、電気的に不活性な少なくとも１種のアルミニウム化合物として不活性化された請求項１に記載の薄膜トランジスタ。
【請求項６】
前記Ａｌ原子が、Ｘ線光電子分光分析によるＡｌ−Ａｌピーク強度が検出不能となる状態若しくは無視できる程度に小さくなる状態に不活性化された請求項５に記載の薄膜トランジスタ。
【請求項７】
前記半導体膜がシリコンを主成分とする半導体膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、前記アルミニウム化合物の他に酸化シリコンが形成された請求項１〜６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記酸化シリコンは、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を、酸素ガスを含むプラズマ照射により表面処理することにより形成された請求項７に記載の薄膜トランジスタ。
【請求項９】
前記半導体膜上であって前記ソース電極及び前記ドレイン電極の直下に、不純物が添加された半導体からなる低抵抗膜を備えた請求項１〜８に記載の薄膜トランジスタ。
【請求項１０】
請求項２又は３に記載の薄膜トランジスタの製造方法であって、
前記ソース電極及び前記ドレイン電極を形成した後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程を有する薄膜トランジスタの製造方法。
【請求項１１】
請求項９に記載の薄膜トランジスタの製造方法であって、
前記半導体膜上の表面全体を覆う、不純物が添加された半導体からなる低抵抗膜を形成し、前記ソース電極及び前記ドレイン電極を形成し、前記低抵抗膜の前記ソース電極及び前記ドレイン電極の間の領域をエッチング除去した後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程を有する薄膜トランジスタの製造方法。
【請求項１２】
前記フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射を２００〜４００℃の加熱条件下で行う請求項１０又は１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程の前及び／又は後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を酸素ガスを含むプラズマ照射により表面処理する工程をさらに有する請求項１０〜１２のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１４】
前記基板上に、請求項１〜９のいずれかに記載の薄膜トランジスタと画素電極とが複数対アレイ状に配置されたアクティブマトリックス基板。
【請求項１】
基板上にゲート電極とゲート絶縁膜とチャネル層として機能する半導体膜とを備え、前記半導体膜上にソース電極とドレイン電極とが互いに離間して設けられた薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極は、アルミニウム及び／又はその合金を主成分とする少なくとも１層のアルミニウム（合金）膜を含む単層膜又は積層膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、電気的に不活性な少なくとも１種のアルミニウム化合物が形成された薄膜トランジスタ。
【請求項２】
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、前記アルミニウム化合物として少なくともフッ化アルミニウムが形成された請求項１に記載の薄膜トランジスタ。
【請求項３】
前記フッ化アルミニウムのフッ素組成が４〜５０ａｔ％である請求項２に記載の薄膜トランジスタ。
【請求項４】
前記フッ化アルミニウムは、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を、フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理することにより形成された請求項２又は３に記載の薄膜トランジスタ。
【請求項５】
前記ソース電極及び前記ドレイン電極の形成後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に存在するＡｌ原子が、電気的に不活性な少なくとも１種のアルミニウム化合物として不活性化された請求項１に記載の薄膜トランジスタ。
【請求項６】
前記Ａｌ原子が、Ｘ線光電子分光分析によるＡｌ−Ａｌピーク強度が検出不能となる状態若しくは無視できる程度に小さくなる状態に不活性化された請求項５に記載の薄膜トランジスタ。
【請求項７】
前記半導体膜がシリコンを主成分とする半導体膜からなり、
前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域に、前記アルミニウム化合物の他に酸化シリコンが形成された請求項１〜６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記酸化シリコンは、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を、酸素ガスを含むプラズマ照射により表面処理することにより形成された請求項７に記載の薄膜トランジスタ。
【請求項９】
前記半導体膜上であって前記ソース電極及び前記ドレイン電極の直下に、不純物が添加された半導体からなる低抵抗膜を備えた請求項１〜８に記載の薄膜トランジスタ。
【請求項１０】
請求項２又は３に記載の薄膜トランジスタの製造方法であって、
前記ソース電極及び前記ドレイン電極を形成した後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程を有する薄膜トランジスタの製造方法。
【請求項１１】
請求項９に記載の薄膜トランジスタの製造方法であって、
前記半導体膜上の表面全体を覆う、不純物が添加された半導体からなる低抵抗膜を形成し、前記ソース電極及び前記ドレイン電極を形成し、前記低抵抗膜の前記ソース電極及び前記ドレイン電極の間の領域をエッチング除去した後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域をフッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程を有する薄膜トランジスタの製造方法。
【請求項１２】
前記フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射を２００〜４００℃の加熱条件下で行う請求項１０又は１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記フッ素ガス及び／又はフッ素化合物ガスを含むプラズマ照射により表面処理する工程の前及び／又は後に、前記半導体膜の表面の前記ソース電極及び前記ドレイン電極の間の領域を酸素ガスを含むプラズマ照射により表面処理する工程をさらに有する請求項１０〜１２のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１４】
前記基板上に、請求項１〜９のいずれかに記載の薄膜トランジスタと画素電極とが複数対アレイ状に配置されたアクティブマトリックス基板。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図８Ｇ】
【図８Ｈ】
【図８Ｉ】
【図９】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図４】
【図５】
【図６】
【図７】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図８Ｄ】
【図８Ｅ】
【図８Ｆ】
【図８Ｇ】
【図８Ｈ】
【図８Ｉ】
【図９】
【公開番号】特開２０１１−２４３６０５（Ｐ２０１１−２４３６０５Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１１７９４（Ｐ２０１０−１１１７９４）
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]