薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器
【課題】製造中のパーティクルの発生を低減して、歩留まりを改善することができる基板構造を有する薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器を提供する。
【解決手段】基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線（電源電圧ラインＬａ、選択ラインＬｓ）表面の少なくとも一部が陽極酸化膜で形成されている。
【解決手段】基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線（電源電圧ラインＬａ、選択ラインＬｓ）表面の少なくとも一部が陽極酸化膜で形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器に関し、特に、発光素子を有する画素が基板上に複数配列された発光パネルに適用可能な薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の発光素子を２次元配列した表示パネル（発光素子型表示パネル）を適用したものが知られている。特に、アクティブマトリクス駆動方式を適用した発光素子型表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという特長を有している。加えて、発光素子型表示パネルは、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという特長を有している。
【０００３】
このような表示パネルにおいて、画質の高精細化や大画面化を図る場合、発光素子を有する画素の配置位置に応じて、ドライバからの配線長が異なるため、信号遅延や電圧低下が顕著となるという問題があった。このような問題を解決するためには、上記表示パネルに低抵抗の配線構造を適用することが必須であった。例えば特許文献１には、有機ＥＬ素子を備えた複数の画素が配列された有機ＥＬパネルにおいて、電源線の配線材料としてアルミニウム単体、又は、アルミニウム合金を用いることにより、配線抵抗を低減することが記載されている。
【０００４】
ここで、有機ＥＬ素子は、周知のように、例えばガラス基板等の一面側に、アノード（陽極）電極と、有機ＥＬ層（発光機能層）と、カソード（陰極）電極と、を順次積層した素子構造を有している。そして、有機ＥＬ層に発光しきい値を越えるようにアノード電極とカソード電極との間に電圧を印加することにより、有機ＥＬ層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１６２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したようなアクティブマトリクス駆動方式を適用した表示パネルにおいては、各画素に、発光素子に加え、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）等の回路素子を備える必要がある。このような回路素子は、複数回の成膜、パターニング工程を経て、基板上に導電層や絶縁膜を積層形成することにより構成される。このとき、基板は、非常に清浄な状態であることが要求される。
【０００７】
しかしながら、成膜、パターニング工程が多いほど、基板上にパーティクル（微小な異物）が発生しやすくなるため、残留したパーティクルによりアノード電極とカソード電極とがショートして、点欠陥が発生し、製造歩留まりが低下（不良発生率が上昇）するという問題を有していた。即ち、液晶素子構造と有機ＥＬ素子構造とを比較すると、液晶素子における液晶層よりも有機ＥＬ素子における発光機能層の方が遥かに薄いため、パーティクルによる点欠陥が発生する確率が高くなる。また、上述したように、表示パネルの画質の高精細化や大画面化を図る場合には、パーティクルの影響が相対的に大きくなるという問題を有している。
【０００８】
そこで、本発明は、上述した問題点に鑑み、画質の高精細化や大画面化した場合であっても、製造中のパーティクルの発生を抑制して、歩留まりを改善することができる基板構造を有する薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明は、基板上に、薄膜トランジスタが形成された薄膜トランジスタアレイ基板において、前記基板上に配設され、前記薄膜トランジスタを含む回路を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする。
請求項２記載の発明は、請求項１記載の薄膜トランジスタアレイ基板において、前記配線は、アルミニウム、又は、アルミニウムを含む合金材料からなることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の薄膜トランジスタアレイ基板において、前記配線は、ウェットエッチング法によりパターニングされていることを特徴とする。
請求項４記載の発明は、請求項１乃至３の何れか一項に記載の薄膜トランジスタアレイ基板において、前記配線は、前記回路を駆動するための電源電圧が印加される電源電圧ラインであることを特徴とする。
請求項５記載の発明は、請求項４記載の薄膜トランジスタアレイ基板において、前記回路は、前記基板上に規則的に配列された画素であり、前記薄膜トランジスタは、前記電源電圧ラインを介して印加される前記電源電圧に基づいて、前記画素を駆動する駆動トランジスタであることを特徴とする。
【００１０】
請求項６記載の発明は、基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルにおいて、前記薄膜トランジスタにより前記発光素子を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする。
請求項７記載の発明は、請求項６に記載の発光パネルにおいて、前記発光素子は、電流制御型の発光素子であることを特徴とする。
請求項８記載の発明に係る電子機器は、前記請求項６又は７に記載の前記発光パネルが実装されてなることを特徴とする。
【００１１】
請求項９記載の発明は、基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルの製造方法において、前記発光素子を駆動するための電圧が印加される配線を形成する工程と、前記配線表面の少なくとも一部を陽極酸化処理により形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画質の高精細化や大画面化した場合であっても、製造中のパーティクルの発生を抑制して、歩留まりを改善することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る薄膜トランジスタアレイ基板を適用した表示パネルの例を示す概略平面図である。
【図２】実施形態に係る表示パネルにおける画素の配列状態及び配線層の配設状態の一例を示す概略平面図である。
【図３】実施形態に係る表示パネルに配列される各画素の回路構成例を示す等価回路図である。
【図４】実施形態に適用可能な画素の一例を示す平面レイアウト図である。
【図５】実施形態に係る画素の要部拡大図である。
【図６】実施形態に係る表示パネルの要部断面図（その１）である。
【図７】実施形態に係る表示パネルの要部断面図（その２）である。
【図８】実施形態に係る表示パネルの要部断面図（その３）である。
【図９】実施形態に係る表示パネルの要部断面図（その４）である。
【図１０】実施形態に係る表示パネルの製造方法を示す工程断面図（その１）である。
【図１１】実施形態に係る表示パネルの製造方法を示す工程断面図（その２）である。
【図１２】実施形態に係る表示パネルの製造方法を示す工程断面図（その３）である。
【図１３】実施形態に係る表示パネルの製造方法を示す工程断面図（その４）である。
【図１４】実施形態に係る表示パネルの製造方法を示す工程断面図（その５）である。
【図１５】比較対象となる表示パネルの一例を示す要部断面図である。
【図１６】比較対象となる表示パネルの製造方法を示す工程断面図（その１）である。
【図１７】比較対象となる表示パネルの製造方法を示す工程断面図（その２）である。
【図１８】実施形態に係る表示パネルに配列される画素の他の回路構成例を示す等価回路図である。
【図１９】実施形態に適用可能な画素の他の例を示す平面レイアウト図である。
【図２０】実施形態の適用例に係るデジタルカメラの構成を示す斜視図である。
【図２１】実施形態の適用例に係るモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図２２】実施形態の適用例に係る携帯電話の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器ついて、実施形態を示して詳しく説明する。まず、本発明に係る薄膜トランジスタアレイ基板を適用した発光パネル、及び、その製造方法について説明する。ここでは、本発明に係る薄膜トランジスタアレイ基板を適用した発光パネルとして、有機ＥＬ素子を備えた複数の画素が配列された表示パネルを示して説明する。
【００１５】
（発光パネル）
図１は、本発明に係る薄膜トランジスタアレイ基板を適用した表示パネルの例を示す概略平面図である。図１（ａ）は、表示パネルの第１の例を示す概略平面図であり、図１（ｂ）は、表示パネルの第２の例を示す概略平面図である。また、図２は、図１（ｂ）に示した表示パネルにおける画素の配列状態及び配線層の配設状態の一例を示す概略平面図である。
【００１６】
ここで、図１に示す平面図においては、説明の都合上、表示パネルの一面側（基板の有機ＥＬ素子の形成面側）から見た、表示領域における各画素の画素電極、及び、各画素（又は発光素子）の形成領域を画定する隔壁層に設けられる開口部、並びに、表示領域外の周辺領域に設けられる外部接続用の端子パッドの配置のみを示す。また、図２に示す平面図においては、各画素の画素電極と各配線層との配置関係のみを示し、各画素の有機ＥＬ素子（発光素子）を発光駆動するための発光駆動回路（後述する図３参照）に設けられるトランジスタ等の表示を省略した。なお、図１、図２においては、画素電極及び各配線層、端子パッド、隔壁層等の配置や被覆状態を明瞭にするために、便宜的にハッチングを施して示した。
【００１７】
本発明に係る薄膜トランジスタアレイ基板を適用した表示パネル（発光パネル）１０は、例えば図１（ａ）、（ｂ）及び図２に示すように、ガラス基板等の透明な基板１１の一面側（紙面手前側）に、表示領域２０と、その周囲の周辺領域３０とが設定されている。表示領域２０には、複数の画素ＰＩＸが行方向（図面左右方向）及び列方向（図面上下方向）にマトリクス状に配列されている。
【００１８】
ここで、各画素ＰＩＸに設けられる画素電極１４の周囲には、例えば図２に示すように、列方向にデータラインＬｄが配設されている。また、当該データラインＬｄに直交する行方向には選択ラインＬｓ及び電源電圧ライン（例えばアノードライン）Ｌａが配設されている。選択ラインＬｓの一方の端部には端子パッドＰＬｓが設けられ、電源電圧ラインＬａの一方の端部には端子パッドＰＬａが設けられている。また、データラインＬｄの一方の端部には図示を省略した端子パッドが設けられている。そして、詳しくは後述するが、表示パネル１０には、基板１１上に配列された複数の画素電極１４に対して共通に対向するように、単一の電極層（べた電極）からなる対向電極（例えばカソード電極）が形成されている。
【００１９】
また、表示パネル１０の表示領域２０には、図１（ａ）、（ｂ）に示すように、少なくとも、各画素ＰＩＸの画素電極１４相互の境界領域を含む領域に隔壁層１７が設けられている。換言すると、表示領域２０を含む領域に形成された隔壁層１７には、少なくとも各画素ＰＩＸの画素電極１４が露出する開口部が設けられている。この隔壁層１７により取り囲まれ、画素電極（例えばアノード電極）１４が露出する領域が、各画素ＰＩＸの有機ＥＬ素子（発光素子）を形成するためのＥＬ素子形成領域として画定される（後述する図４参照）。そして、このＥＬ素子形成領域、及び、その周囲の境界領域の隔壁層１７を含む領域が、各画素ＰＩＸの画素形成領域として画定される（後述する図４参照）。
【００２０】
一方、表示パネル１０の周辺領域３０には、所定の位置に、選択ラインＬｓや電源電圧ラインＬａに接続された端子パッドＰＬｓ、ＰＬａや、データラインＬｄに接続された端子パッド（図示を省略）、対向電極（例えばカソード電極）が接続されるコンタクト電極Ｅccが配置されている。各端子パッドＰＬｓ、ＰＬａ（データラインＬｄに接続された端子パッドを含む）は、例えば、図示を省略した表示パネル外部のフレキシブル基板や駆動用のドライバＩＣ等に電気的に接続され、所定の駆動信号や駆動電圧が供給される。なお、図１（ａ）と図１（ｂ）に示す表示パネル１０では、周辺領域３０に配置される端子パッドＰＬｓ、ＰＬａや、コンタクト電極Ｅccとして、異なる構造を有している。これらの具体的な構成については後述する（図８、図９参照）が、本発明に係る表示パネル１０においてはいずれの構造を適用するものであってもよい。
【００２１】
（画素）
図３は、本実施形態に係る表示パネルに配列される各画素（発光素子及び発光駆動回路）の回路構成例を示す等価回路図である。
画素ＰＩＸは、例えば図３に示すように、発光駆動回路ＤＣと有機ＥＬ素子（発光素子）ＯＥＬとを備えている。発光駆動回路ＤＣは、１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）を備えた回路構成を有している。また、有機ＥＬ素子ＯＥＬは、発光駆動回路ＤＣにより制御される発光駆動電流が供給されることにより発光動作する。
【００２２】
発光駆動回路ＤＣは、具体的には、例えば図３に示すように、トランジスタＴｒ１１と、トランジスタ（駆動トランジスタ）Ｔｒ１２と、キャパシタＣｓと、を備えている。トランジスタＴｒ１１は、ゲート端子が接点Ｎ１４を介して選択ラインＬｓに接続され、ドレイン端子が接点Ｎ１３を介してデータラインＬｄに接続され、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が接点Ｎ１５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。
【００２３】
ここでは、トランジスタＴｒ１１、Ｔｒ１２は、いずれもｎチャネル型の薄膜トランジスタが適用されている。トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート・ソース間に形成される寄生容量、又は、該ゲート・ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００２４】
また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極となる画素電極１４）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極となる対向電極１６；後述する図６参照）がコンタクト電極Ｅccを介して、例えば所定の低電位電源に直接又は間接的に接続される。したがって、基板１１上に配列された複数の画素電極１４に対して、カソード電極となる対向電極１６を共通に対向する単一の電極層（べた電極）により構成することにより、例えば全ての画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）に対して、所定の低電圧（基準電圧Ｖsc；例えば接地電位Ｖgnd）が共通に印加される。
【００２５】
なお、図３に示した画素ＰＩＸ（発光駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）において、選択ラインＬｓは、図１、図２に示した端子パッドＰＬｓを介して、図示を省略した選択ドライバに接続される。選択ドライバは、所定のタイミングで画素ＰＩＸを選択状態に設定するための選択電圧Ｖselを選択ラインＬｓに印加する。また、データラインＬｄは、図示を省略した接続パッドを介して、データドライバに接続される。データドライバは、上記画素ＰＩＸの選択状態に同期するタイミングで画像データに応じた階調電圧ＶdataをデータラインＬｄに印加する。
【００２６】
また、電源電圧ラインＬａは、図１、図２に示した端子パッドＰＬａを介して、例えば所定の高電位電源に直接又は間接的に接続される。ここで、電源電圧ラインＬａには、各画素ＰＩＸに設けられる有機ＥＬ素子ＯＥＬの画素電極（アノード電極）１４に、画像データに応じた発光駆動電流を流すことができる所定の高電圧（電源電圧Ｖsa）が印加される。この高電圧は、有機ＥＬ素子ＯＥＬの対向電極１６に印加される基準電圧Ｖscより電位の高い電圧に設定される。
【００２７】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間に、図示を省略した選択ドライバから選択ラインＬｓに対して、選択レベル（例えばハイレベル）の選択電圧Ｖselが印加される。これにより、発光駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、画素ＰＩＸが選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから画像データに応じた階調電圧ＶdataがデータラインＬｄに印加される。これにより、トランジスタＴｒ１１を介して接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）がデータラインＬｄに接続され、接点Ｎ１１に階調電圧Ｖdataに応じた電位が印加される。
【００２８】
ここで、トランジスタＴｒ１２のドレイン・ソース間電流（すなわち、有機ＥＬ素子ＯＥＬに流れる発光駆動電流）の電流値は、ドレイン・ソース間の電位差及びゲート・ソース間の電位差によって決定される。すなわち、図３に示した発光駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン・ソース間に流れる電流の電流値は、階調電圧Ｖdataによって制御することができる。
【００２９】
したがって、トランジスタＴｒ１２が接点Ｎ１１の電位（すなわち、階調電圧Ｖdata）に応じた導通状態でオン動作して、高電位側の電源電圧ＶsaからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して低電位側の基準電圧Ｖsc（接地電位Ｖgnd）に、所定の電流値を有する発光駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち画像データ）に応じた輝度階調で発光動作する。また、このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート・ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００３０】
次いで、上記選択期間終了後の非選択期間においては、選択ドライバから選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｖselが印加される。これにより、発光駆動回路ＤＣのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと接点Ｎ１１が電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート・ソース間の電位差が保持され、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）に階調電圧Ｖdataに相当する電圧が印加される。
【００３１】
したがって、上記選択状態と同様に、電源電圧ＶsaからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに発光動作状態と同程度の電流値の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の画像データに応じた階調電圧Ｖdataが書き込まれるまで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行することにより、所望の画像情報を表示する動作が実行される。
【００３２】
（画素のデバイス構造）
次いで、上述したような回路構成を有する画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。ここでは、有機ＥＬ層において発光した光を、基板を介して視野側（基板の他面側）に出射するボトムエミッション型の発光構造を有する有機ＥＬ表示パネルについて示す。
【００３３】
図４は、本実施形態に適用可能な画素の一例を示す平面レイアウト図である。また、図５は、本実施形態に係る画素の要部拡大図である。なお、図４、図５においては、図３に示した発光駆動回路ＤＣの各トランジスタ及び配線等が形成された層を中心に示し、各トランジスタの電極及び各配線層、画素電極を明瞭にするために、便宜的にハッチングを施して示した。
【００３４】
また、図６〜図９は、本実施形態に係る表示パネルの要部断面図である。ここで、図６（ａ）、（ｂ）は、各々、図４に示した平面レイアウトを有する画素におけるVIＡ−VIＡ線（本明細書においては図４中に示したローマ数字の「６」に対応する記号として便宜的に「VI」を用いる。以下同じ）、及び、VIＢ−VIＢ線に沿った断面を示す概略断面図である。また、図７（ａ）〜（ｄ）は、各々、図５に示した要部平面レイアウトにおけるVIIＣ−VIIＣ線（本明細書においては図５中に示したローマ数字の「７」に対応する記号として便宜的に「VII」を用いる。以下同じ）、VIIＤ−VIIＤ線、VIIＥ−VIIＥ線、及び、VIIＦ−VIIＦ線に沿った断面を示す概略断面図である。図８（ａ）、（ｂ）は、各々、図１（ａ）、（ｂ）に示した平面レイアウトを有する表示パネルにおけるVIIIＧ−VIIIＧ線（本明細書においては図１中に示したローマ数字の「８」に対応する記号として便宜的に「VIII」を用いる。以下同じ）に沿った断面を示す概略断面図である。図９（ａ）、（ｂ）は、各々、図１（ａ）、（ｂ）に示した平面レイアウトを有する表示パネルにおけるIXＧ−IXＧ線（本明細書においては図１中に示したローマ数字の「９」に対応する記号として便宜的に「IX」を用いる。以下同じ）に沿った断面を示す概略断面図である。
【００３５】
図４に示した画素ＰＩＸは、具体的には、図６（ａ）、（ｂ）に示すように、基板１１の一面側（図面上面側）に設定された画素形成領域Ｒpxごとに設けられている。この画素形成領域Ｒpxには、少なくとも、有機ＥＬ素子ＯＥＬの形成領域（ＥＬ素子形成領域）Ｒelと、隣接する画素ＰＩＸとの間の境界領域と、が設定されている。
【００３６】
図４に示した画素形成領域Ｒpxの図面上方及び下方の縁辺領域には、各々、行方向（図面左右方向）に延在するように選択ラインＬｓ及び電源電圧ラインＬａが配設されている。一方、画素形成領域Ｒpxの図面右方の縁辺領域には、選択ラインＬｓ及び電源電圧ラインＬａに直交して、列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。
【００３７】
また、画素形成領域Ｒpxの上下及び左右の縁辺領域に設定される境界領域には、上下及び左右方向に隣接して配列される画素ＰＩＸの画素形成領域Ｒpxにまたがって、図４、図６（ａ）、（ｂ）に示すように、隔壁層１７が形成されている。そして、隔壁層１７の側壁１７ｅにより四方が囲まれ、画素電極１４が露出した領域がＥＬ素子形成領域Ｒelとして画定されている。
【００３８】
データラインＬｄは、例えば図４〜図６、図７（ａ）に示すように、選択ラインＬｓ及び電源電圧ラインＬａよりも下層側（基板１１側）に設けられている。データラインＬｄは、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で形成される。データラインＬｄは、図４、図７（ａ）に示すように、その上に被覆成膜されたゲート絶縁膜１２に設けられたコンタクトホールＣＨ３（接点Ｎ１３に相当する）を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続されている。ここで、図６（ａ）、図７（ａ）に示すように、データラインＬｄは、対向電極１６との間にゲート絶縁膜１２、絶縁膜１３及び隔壁層１７が介在しているので、寄生容量を低減でき、データラインＬｄに供給される信号（階調電圧Ｖdata）の遅延を抑制することができる。
【００３９】
また、選択ラインＬｓ及び電源電圧ラインＬａは、例えば図４〜図６、図７（ｂ）、（ｄ）に示すように、トランジスタＴｒ１１及びＴｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄよりも上層側に設けられている。選択ラインＬｓ及び電源電圧ラインＬａは、例えば高融点金属又は希土類元素を１乃至２種類、数重量％含有するアルミニウム合金材料により形成される。特に、本実施形態においては、例えば図６（ｂ）、図７（ｄ）に示すように、少なくとも電源電圧ラインＬａの表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆され、絶縁されている。なお、本実施形態においては、例えば図６（ｂ）、図７（ｂ）に示すように、選択ラインＬｓもその表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆され、絶縁されたパネル構造を有している。
【００４０】
そして、選択ラインＬｓは、図４、図５（ａ）、図７（ｂ）に示すように、下層の絶縁膜１３に設けられたコンタクトホールＣＨ４ａを介して中間層Ｌｍに接続されている。中間層Ｌｍは、さらに下層のゲート絶縁膜１２に設けられたコンタクトホールＣＨｂを介してトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに電気的に接続されている。中間層Ｌｍは、後述するトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有している。また、中間層Ｌｍの下層には半導体層ＳＭＣ及び不純物層ＯＨＭが設けられている。また、電源電圧ラインＬａは、図４、図５（ｂ）、図７（ｄ）に示すように、下層の絶縁膜１３に設けられたコンタクトホールＣＨ５を介して、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄに電気的に接続されている。
【００４１】
ここで、上述した選択ラインＬｓ及び電源電圧ラインＬａを形成するアルミニウム合金に含有される高融点金属は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等を良好に適用することができる。具体的には、選択ラインＬｓ及び電源電圧ラインＬａの配線材料として、Ａｌ−Ｔｉ（０．５％〜１．５％）、Ａｌ−Ｔａ（１．０％〜２．０％）、Ａｌ−Ｚｒ（０．５％〜３％）、Ａｌ−Ｗ（１．０％〜２．０％）、Ａｌ−Ｍｏ（０．５％〜１．５％）等のアルミニウム合金を適用することができる。上記括弧内の数字は、アルミニウムに含有される各高融点金属の重量％を示す。また、選択ラインＬｓ及び電源電圧ラインＬａを形成するアルミニウム合金に含有される希土類元素は、例えばネオジウム（Ｎｄ）、ガドリニウム（Ｇｄ）、スカンジウム（Ｓｃ）等を良好に適用することができる。具体的には、選択ラインＬｓ及び電源電圧ラインＬａの配線材料として、Ａｌ−Ｓｃ（０．５〜２．５％）等のアルミニウム合金を適用することができる。
【００４２】
そして、このような選択ラインＬｓ及び電源電圧ラインＬａは、図１、図２に示したように、その一方の端部が表示領域２０外の周辺領域３０にまで延在し、端子パッドＰＬｓ、ＰＬａに接続されている。電源電圧ラインＬａに接続される端子パッドＰＬａの第１の例について具体的に示すと、電源電圧ラインＬａは、例えば図９（ａ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ９を介して上部パッド層ＰＤ２に電気的に接続される。ここで、電源電圧ラインＬａは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていない。このような端子構造を実現するためには、後述する表示パネルの製造方法において、端子パッドＰＬａ付近の電源電圧ラインＬａを、予めレジスト等により被覆して露出しない状態にして陽極酸化を行うことにより、表層を絶縁膜化しないようにする。また、上部パッド層ＰＤ２は、上述した中間層Ｌｍと同様に、後述するトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有している。また、上部パッド層ＰＤ２の下層には半導体層ＳＭＣ及び不純物層ＯＨＭが設けられている。さらに、上部パッド層ＰＤ２は、不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１２に設けられたコンタクトホールＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。ここで、下部パッド層ＰＤ１は、上述したデータラインＬｄと同様に、トランジスタＴｒ１１、Ｔｒ１２を構成するゲートメタル層により形成される。
【００４３】
また、端子パッドＰＬａの第２の例について具体的に示すと、電源電圧ラインＬａは、例えば図９（ｂ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ９を介して上部パッド層ＰＤ２に電気的に接続される。ここで、電源電圧ラインＬａは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されている。そして、上部パッド層ＰＤ２は、不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１２に設けられた複数のコンタクトホールＣＨ７、ＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。
【００４４】
なお、図示を省略したが、選択ラインＬｓの端部に設けられる端子パッドＰＬｓ（図１、図２参照）についても上述した端子パッドＰＬａと同様に、図９（ａ）、（ｂ）に示した端子構造のいずれかが適用される。また、データラインＬｄの端部に設けられる端子パッド（図示を省略）においては、データラインＬｄがトランジスタＴｒ１１、Ｔｒ１２を構成するゲートメタル層ＳＤにより形成されるので、その端部が図９（ａ）、（ｂ）に示した端子構造の下部パッド層ＰＤ１として適用される。そして、ゲート絶縁膜１２に設けられたコンタクトホールを介して、データラインＬｄの端部（下部パッド層ＰＤ１）と上部パッド層を電気的に接続することにより、図９（ａ）、（ｂ）と略同等の端子構造が適用される。ここで、図９（ａ）、（ｂ）に示した端子構造は、端子パッドＰＬａ、ＰＬｓ（データラインＬｄの端部に設けられる端子パッドを含む）において、いずれの構造を適用するものであってもよい。
【００４５】
また、図３に示した発光駆動回路ＤＣのトランジスタＴｒ１１及びＴｒ１２は、具体的には、図４に示すように、データラインＬｄに沿って列方向（図面上下方向）に延在するように配置されている。本実施形態においては、トランジスタＴｒ１１、Ｔｒ１２のチャネルの幅方向が、データラインＬｄに並行に設定されている。
【００４６】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有している。すなわち、トランジスタＴｒ１１、Ｔｒ１２は、図４、図６（ａ）、図７（ａ）に示すように、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して少なくとも各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００４７】
なお、図６（ａ）、図７（ａ）に示すように、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ上には、後述する有機ＥＬ素子ＯＥＬの画素電極１４を構成する透明電極層ＩＴＯが整合するように形成されている。また、少なくともソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと半導体層ＳＭＣとの間には、不純物層ＯＨＭが形成されている。不純物層ＯＨＭは、ｎ型の不純物を含むアモルファスシリコンからなるｎ＋シリコン層等により形成され、半導体層ＳＭＣとソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとのオーミック接続を実現する機能を有している。なお、本実施形態に係る表示パネル１０においては、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、並びに、これらの電極と同時に形成される配線層の下層に不純物層ＯＨＭと半導体層ＳＭＣが延在して形成された基板構造を有している。また、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向する半導体層ＳＭＣ上には、チャネル保護層ＢＬが形成されている。チャネル保護層ＢＬは、酸化シリコン又は窒化シリコン等により形成され、半導体層ＳＭＣへのエッチングダメージを防止する機能を有している。
【００４８】
そして、図３に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、ゲート電極Ｔｒ１１ｇが図４、図５（ａ）、図７（ｂ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ４ｂ、中間層Ｌｍ、及び絶縁膜１３に設けられたコンタクトホールＣＨ４ａを介して選択ラインＬｓに接続されている。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、図４、図５（ａ）、図７（ａ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ３を介してデータラインＬｄに接続されている。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、図４、図５（ａ）、図７（ｃ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ１を介してトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに接続されている。ここで、コンタクトホールＣＨ１は、図３に示した発光駆動回路ＤＣの接点Ｎ１１に対応し、コンタクトホールＣＨ３は接点Ｎ１３に対応し、コンタクトホールＣＨ４ａ、ＣＨ４ｂは接点Ｎ１４に対応する。
【００４９】
また、トランジスタＴｒ１２は、ゲート電極Ｔｒ１２ｇが図４、図５（ａ）、図６（ａ）、図７（ｃ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ１を介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに電気的に接続されている。また、ゲート電極Ｔｒ１２ｇは、キャパシタＣｓの下部電極Ｅcaに直接接続されている。また、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄは、図４、図５（ｂ）、図７（ｄ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ５を介して上記電源電圧ラインＬａに電気的に接続されている。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、図４、図６（ａ）に示すように、後述するキャパシタＣｓの上部電極Ｅcbを兼用する、有機ＥＬ素子ＯＥＬの画素電極１４に直接接続されている。ここで、コンタクトホールＣＨ１は、図３に示した発光駆動回路ＤＣの接点Ｎ１１に対応し、コンタクトホールＣＨ５は接点Ｎ１５に対応する。また、ソース電極Ｔｒ１２ｓと画素電極１４（上部電極Ｅcb）の接続点は、図３に示した発光駆動回路ＤＣの接点Ｎ１２に対応する。
【００５０】
キャパシタＣｓは、図４、図６（ａ）、（ｂ）に示すように、下部電極Ｅcaと、該下部電極Ｅcaに対向する上部電極Ｅcbと、下部電極Ｅca及び上部電極Ｅcb間に介在するゲート絶縁膜１２と、を有している。ここで、ゲート絶縁膜１２は、キャパシタＣｓの誘電体層として兼用されている。また、上部電極Ｅcbは、後述する有機ＥＬ素子ＯＥＬの画素電極１４が兼用されている。すなわち、キャパシタＣｓは、有機ＥＬ素子ＯＥＬの下層側（基板１１側）に設けられている。
【００５１】
有機ＥＬ素子ＯＥＬは、図４、図６（ａ）、（ｂ）に示すように、画素電極（アノード電極）１４と、有機ＥＬ層（発光機能層）１５と、対向電極（カソード電極）１６と、を順次積層した素子構造を有している。画素電極１４は、上記トランジスタＴｒ１１、Ｔｒ１２のゲート絶縁膜１２上に設けられ、上述したように、キャパシタＣｓの上部電極Ｅcbとして兼用されている。また、画素電極１４は、その一部が延在して、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されて、上記発光駆動回路ＤＣから所定の発光駆動電流が供給される。
【００５２】
有機ＥＬ層１５は、図４、図６（ａ）、（ｂ）に示すように、基板１１上に形成された隔壁層１７の側壁１７ｅにより画定されたＥＬ素子形成領域Ｒelに露出する画素電極１４上に形成される。有機ＥＬ層１５は、例えば正孔注入層（又は、正孔注入層を含む正孔輸送層）１５ａ及び電子輸送性発光層１５ｂから形成される。ここで、有機ＥＬ層１５は、正孔注入層や発光層、電子注入層等の担体輸送層のうち、発光層として機能する層が有機材料で形成されているものを指す。
【００５３】
対向電極１６は、基板１１上に２次元配列された各画素ＰＩＸの画素電極１４に対して、共通に対向するように設けられている。対向電極１６は、例えば基板１１の表示領域２０に対応するように、単一の電極層（べた電極）により形成されている。また、対向電極１６は、各画素ＰＩＸのＥＬ素子形成領域Ｒelだけでなく、当該ＥＬ素子形成領域Ｒelを画定する隔壁層１７や絶縁膜１３上にも延在するように設けられている。さらに、対向電極１６は、表示領域２０外の周辺領域３０にまで一部が延在するように設けられ、周辺領域３０に配置されたコンタクト電極Ｅccを介してカソードラインＬｃに電気的に接続されている。このカソードコンタクト部の第１の例について具体的に示すと、例えば図８（ａ）に示すように、対向電極１６がコンタクト電極Ｅccに電気的に接続され、該コンタクト電極Ｅccが、絶縁膜１３に設けられたコンタクトホールＣＨ６を介して、絶縁膜１３の下層のカソードラインＬｃに電気的に接続されている。ここで、コンタクト電極Ｅccは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていない。すなわち、この場合も、後述する表示パネルの製造方法において、コンタクト電極Ｅccを予めレジスト等により被覆して露出しない状態にして陽極酸化を行うことにより、表層を絶縁膜化しないようにする。
【００５４】
また、カソードコンタクト部の第２の例について具体的に示すと、例えば図８（ｂ）に示すように、対向電極１６は、コンタクト電極Ｅccに電気的に接続されるとともに、絶縁膜１３に設けられたコンタクトホールＣＨ６ｂを介して、絶縁膜１３の下層のカソードラインＬｃに直接接続されている。また、コンタクト電極Ｅccは、絶縁膜１３に設けられたコンタクトホールＣＨ６ａを介して、カソードラインＬｃに接続されている。ここで、コンタクト電極Ｅccは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されている。
【００５５】
これにより、コンタクト電極Ｅcc及びカソードラインＬｃに接続された接続パッド（図示を省略）を通じて、所定の基準電圧Ｖsc（カソード電圧；例えば接地電位Ｖgnd）が対向電極１６に印加される。ここで、カソードラインＬｃは、上述したトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有し、その下層に半導体層ＳＭＣ及び不純物層ＯＨＭが整合するように延在している。
【００５６】
なお、図８（ａ）、（ｂ）に示したカソードコンタクト部の接続構造は、いずれの構造を適用するものであってもよく、上述した端子パッドの端子構造（図９（ａ）、（ｂ）参照）も含め、任意の組み合わせを適用してもよい。
【００５７】
また、カソードラインＬｃの端部に設けられる端子パッド（図示を省略）は、カソードラインＬｃがトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレイン層ＳＤにより形成されるので、その端部が図９（ａ）、（ｂ）に示した端子構造の上部パッド層ＰＤ２として適用される。そして、ゲート絶縁膜１２に設けられたコンタクトホールを介して、カソードラインＬｃの端部（上部パッド層ＰＤ２）と下部パッド層ＰＤ１を電気的に接続することにより、図９（ａ）、（ｂ）と略同等の端子構造が適用される。
【００５８】
ここで、本実施形態に係る表示パネル１０においては、ボトムエミッション型の発光構造を有しているので、画素電極１４は、錫ドープ酸化インジウム（Indium Thin Oxide：ＩＴＯ）等の光透過率の高い透明な電極材料により形成されている。一方、対向電極１６は、アルミニウム（Ａｌ）単体やアルミニウム合金等の高い光反射率を有する電極材料を含んでいる。
【００５９】
隔壁層１７は、図１、図６に示すように、少なくとも、表示パネル１０に２次元配列される複数の画素ＰＩＸ相互の境界領域に格子状に設けられている。ここで、隔壁層１７は、例えばドライエッチング法を用いてパターニングが可能な絶縁材料、例えば感光性の絶縁材料であるポリイミド系の樹脂材料により形成される。
【００６０】
また、絶縁膜１３は、図１、図６〜図９に示すように、基板１１の略全域に設けられている。絶縁膜１３は、図６、図７に示すように、少なくとも画素ＰＩＸ相互の境界領域を被覆するように、基板１１上に設けられている。これにより、表示領域２０においては、トランジスタＴｒ１１、Ｔｒ１２、及び、該トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを構成するソース、ドレインメタル層により形成される配線層は、絶縁膜１３及び隔壁層１７により被覆されている。また、周辺領域３０においては、ソース、ドレインメタル層ＳＤにより形成される配線層が絶縁膜１３により被覆されている。
【００６１】
そして、上述した発光駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ（画素電極１４、有機ＥＬ層１５、対向電極１６）、絶縁膜１３及び隔壁層１７が形成された基板１１の一面側には、封止層１８が形成されて表示パネル１０が封止されている。ここで、周辺領域３０においては、図９（ａ）、（ｂ）に示すように、少なくとも端子パッドＰＬｓ、ＰＬａが露出するように封止層１８に開口部ＣＨ１０が形成されている。なお、表示パネル１０は、封止層１８に加えて、又は、封止層１８に替えて、図示を省略したメタルキャップ（封止蓋）やガラス等の封止基板を貼り合わせた封止構造を適用するものであってもよい。
【００６２】
以上説明したようなデバイス構造を有する画素ＰＩＸにおいて、データラインＬｄを介して供給される画像データに応じた階調電圧Ｖdataに基づいて、所定の電流値の発光駆動電流がトランジスタＴｒ１２のドレイン・ソース間に流れて画素電極１４に供給されることにより、有機ＥＬ素子ＯＥＬが当該画像データに応じた所望の輝度階調で発光動作する。
【００６３】
このとき、表示パネル１０の画素電極１４が高い光透過率を有し、対向電極１６が高い光反射率を有することにより（すなわち、有機ＥＬ素子ＯＥＬがボトムエミッション型であることにより）、各画素ＰＩＸの有機ＥＬ層１５において発光した光は、画素電極１４を透過して直接、あるいは、対向電極１６で反射した後、基板１１を透過して、視野側である基板１１の他面側（図６（ａ）、（ｂ）の図面下方）に出射される。
【００６４】
（発光パネルの製造方法）
次に、本実施形態に係る表示パネルの製造方法について説明する。
図１０〜図１４は、本実施形態に係る表示パネルの製造方法を示す工程断面図である。ここでは、図示の都合上、図６〜図９に示した表示パネル１０の各部の断面を、便宜的に隣接するように配置して示した。図中、（VIＡ−VIＡ）〜（IXＨ−IXＨ）は、各々図６〜図９に示した各断面における工程断面を示す。また、端子パッドとして図９（ｂ）に示した端子構造（第２の例）を適用し、カソードコンタクト部として図８（ｂ）に示した接続構造（第２の例）を適用した場合について説明する。
【００６５】
上述した表示パネルの製造方法は、まず、図１０（ａ）〜図１１（ｂ）に示すように、ガラス基板等の基板１１の一面側に、上述した発光駆動回路ＤＣ（図３、図４参照）を構成するトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、データラインＬｄ、選択ラインＬｓ、電源電圧ラインＬａが形成される。
【００６６】
具体的には、まず、図１０（ａ）に示すように、透明な基板１１の一面側（図面上面側）に設定された各画素ＰＩＸの画素形成領域Ｒpx内のＥＬ素子形成領域Ｒel（図４、図６参照）に対応する領域ごとに、キャパシタＣｓの下部電極Ｅcaが形成される。ここで、下部電極Ｅcaは、基板１１上にＩＴＯや亜鉛ドープ酸化インジウム（Indium Zinc Oxide）等の光透過率の高い透明な電極材料膜を堆積後、フォトリソグラフィ法を用いてパターニングすることにより形成される。ここで、透明な電極材料膜をパターニングする際には、ウェットエッチングが用いられる。
【００６７】
次いで、図１０（ｂ）に示すように、基板１１の一面側に形成された同一のゲートメタル層をフォトリソグラフィ法を用いてパターニングすることにより、上記ＥＬ素子形成領域Ｒel以外の表示領域２０に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄが同時に形成される。このとき、図４、図５（ａ）、図７（ｃ）に示すように、ゲート電極Ｔｒ１２ｇの一端が下部電極Ｅca上に延在するようにパターニング形成されて、ゲート電極Ｔｒ１２ｇと下部電極Ｅcaが電気的に接続される。また、このとき、基板１１の周辺領域３０には、端子パッドＰＬａの下部パッド層ＰＤ１が同時に形成される。なお、図示を省略したが、端子パッドＰＬｓについても同様に下部パッド層が形成される。ここで、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、データラインＬｄ及び下部パッド層ＰＤ１を形成するためのゲートメタル層は、例えばモリブデン単体、又はモリブデン−ニオブ（ＭｏＮｂ）等のモリブデンを含む合金を適用することが好ましい。また、ゲートメタル層をパターニングする際には、ウェットエッチングが用いられる。
【００６８】
次いで、図１０（ｃ）に示すように、基板１１の全域に窒化シリコン等からなるゲート絶縁膜１２、真性アモルファスシリコン等からなる半導体膜ＳＭＣｘ、窒化シリコン等からなる絶縁膜を連続的に被覆形成する。その後、窒化シリコン等の絶縁膜をフォトリソグラフィ法を用いてパターニングすることにより、半導体膜ＳＭＣｘ上のゲート電極Ｔｒ１１ｇ及びＴｒ１２ｇに対応する領域に、チャネル保護層ＢＬを形成する。ここで、窒化シリコン等からなる絶縁膜をパターニングしてチャネル保護層ＢＬを形成する際には、ウェットエッチングが用いられる。
【００６９】
次いで、図１１（ａ）に示すように、基板１１の全域にｎ型アモルファスシリコン等からなる不純物層ＯＨＭｘを被覆形成する。その後、フォトリソグラフィ法を用いて、データラインＬｄ及びトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇの所定の位置の上面が露出するように、不純物層ＯＨＭｘ、半導体膜ＳＭＣｘ及びゲート絶縁膜１２を一括してパターニングすることにより、図４に示したコンタクトホールＣＨ３、ＣＨ４ａ、ＣＨ１をそれぞれ形成する。このとき同時に、電源電圧ラインＬａの下部パッド層ＰＤ１（図示を省略するが、選択ラインＬｓ及びデータラインＬｄの下部パッド層を含む）の所定の位置の上面が露出するコンタクトホールＣＨ７、ＣＨ８も形成される。ここで、不純物層ＯＨＭｘ、半導体膜ＳＭＣｘ及びゲート絶縁膜１２をパターニングする際には、ドライエッチングが用いられる。
【００７０】
次いで、図１１（ｂ）に示すように、基板１１の一面側にソース、ドレインメタル層ＳＤを形成する。ここで、ソース、ドレインメタル層は、例えばクロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層上に、例えばアルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層を設けた２層構造、あるいは、さらにクロム等の金属層を積層した３層構造等の、積層構造を適用することができる。その後、フォトリソグラフィ法を用いて、ソース、ドレインメタル層ＳＤ、上記不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘを一括してパターニングすることにより、少なくともチャネル保護層ＢＬの両側であって、トランジスタＴｒ１１、Ｔｒ１２の半導体層ＳＭＣとなる領域の両端部に、オーミック接続のための不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。このとき同時に、中間層Ｌｍの下層となるソース、ドレインメタル層ＳＤ、カソードラインＬｃの下層となるソース、ドレインメタル層ＳＤ、及び、上部パッド層ＰＤ２の下層となるソース、ドレインメタル層ＳＤも形成される。ここで、上述したように、中間層Ｌｍは、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇと選択ラインＬｓとを電気的に接続するための配線層である。また、カソードラインＬｃは、対向電極１６に接続されるコンタクト電極Ｅcc相互を接続し、対向電極１６に所定の基準電圧Ｖsc（接地電位Ｖgnd）を供給するための配線層である。また、上部パッド層ＰＤ２は、電源電圧ラインＬａ（選択ラインＬｓを含む）と下部パッド層ＰＤ１とを電気的に接続するための電極層である。ここで、ソース、ドレインメタル層ＳＤ、上記不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘをパターニングする際には、ドライエッチングが用いられる。
【００７１】
これにより、図６（ａ）、図７（ａ）に示した薄膜トランジスタ構造のトランジスタＴｒ１１、Ｔｒ１２が形成される。このとき、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ３を介して、下層のデータラインＬｄに電気的に接続される。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ１を介して、下層のトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに電気的に接続される。また、中間層Ｌｍに設けられるソース、ドレインメタル層ＳＤは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ４ａを介して、下層のゲート電極Ｔｒ１１ｇに電気的に接続される。また、カソードラインＬｃに設けられるソース、ドレインメタル層ＳＤは、周辺領域３０の所定の位置に設けられるコンタクト電極Ｅcc相互を電気的に接続するように配設される。また、電源電圧ラインＬａの端子パッドＰＬａ（選択ラインＬｓの端子パッドＰＬｓ、データラインＬｄの端子パッドを含む）の上部パッド層ＰＤ２に設けられるソース、ドレインメタル層ＳＤは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ７、ＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。
【００７２】
次いで、基板１１の全域にＩＴＯや亜鉛ドープ酸化インジウム等の光透過率の高い電極材料膜（透明電極層）を堆積した後、フォトリソグラフィ法を用いて当該電極材料膜をパターニングすることにより、図１１（ｃ）に示すように、少なくとも各画素ＰＩＸのＥＬ素子形成領域Ｒelのゲート絶縁膜１２上に、例えば矩形状の平面パターンを有する画素電極１４を形成する。このとき、画素電極１４の一部がトランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上にまで延在するようにパターニング形成することにより、ソース電極Ｔｒ１２ｓと画素電極１４が直接接続される。また、本実施形態においては、画素電極１４を形成する透明電極層ＩＴＯが、上述したソース、ドレインメタル層ＳＤからなる電極（ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ）や配線層（中間層Ｌｍ、カソードラインＬｃ、上部パッド層ＰＤ２）上にも整合するように形成される。ここで、透明電極層ＩＴＯをパターニングする際には、ウェットエッチングが用いられる。
【００７３】
これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelにおいては、ゲート絶縁膜１２を介して、画素電極１４と下部電極Ｅcaが対向して配置されたキャパシタＣｓが形成される。すなわち、画素電極１４は、有機ＥＬ素子ＯＥＬのアノード電極であるとともに、下部電極Ｅcaに対向する上部電極Ｅcbとして兼用され、また、ゲート絶縁膜１２は、誘電体層として兼用される。また、ソース、ドレインメタル層ＳＤを下層とし、透明電極層ＩＴＯを上層した積層構造を有するソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、中間層Ｌｍ、カソードラインＬｃ、上部パッド層ＰＤ２が形成される。
【００７４】
このように、キャパシタＣｓの上部電極Ｅcb（画素電極１４）及び下部電極Ｅcaが透明な電極材料により形成されていることにより、ボトムエミッション型の発光構造を有する表示パネルであっても、高い開口率を実現することができる。
【００７５】
次いで、図１２（ａ）に示すように、上述した画素電極１４、トランジスタＴｒ１１、Ｔｒ１２、中間層Ｌｍ、カソードラインＬｃ及び上部パッド層ＰＤ２を含む基板１１の全域に、例えば化学気相成長（ＣＶＤ）法を用いて、窒化シリコン等の無機の絶縁性材料からなり、層間絶縁膜又は保護絶縁膜として機能する絶縁膜１３を形成する。ＩＴＯと窒化シリコンの密着性が良いことは知られているので、本実施形態においては、画素電極１４を形成する透明電極層ＩＴＯを、上述したソース、ドレインメタル層ＳＤからなる電極や配線層上にも形成することで、ＩＴＯと窒化シリコンからなる絶縁膜との接触面積を大きくし、膜剥がれ等を起きにくくしている。その後、ドライエッチング法を用いて、絶縁膜１３をパターニングして、各画素ＰＩＸの画素電極１４の上面が露出する開口部、並びに、中間層Ｌｍ、ドレイン電極Ｔｒ１２ｄ、カソードラインＬｃ及び上部パッド層ＰＤ２の所定の位置の上面が露出する各コンタクトホールＣＨ４ｂ、ＣＨ５、ＣＨ６ａ、ＣＨ６ｂ、ＣＨ９、開口部ＣＨ１０ｘを形成する。
【００７６】
次いで、図１２（ｂ）に示すように、例えばスパッタリング法を用いて、基板１１の一面側にアルミニウム合金等からなる配線層を形成した後、フォトリソグラフィ法を用いて、当該配線層をパターニングすることにより、所定の配線パターンを有し、選択ラインＬｓとなる配線層Ｌsx、及び、電源電圧ラインＬａとなる配線層Ｌaxを形成する。このとき同時に、周辺領域３０に配置されるコンタクト電極Ｅccとなる電極層Ｅcxも形成される。ここで、アルミニウム合金等からなる配線層をパターニングする際には、ウェットエッチングが用いられる。
【００７７】
このとき、電源電圧ラインＬａとなる配線層Ｌaxは、表示領域２０においては、絶縁膜１３に形成されたコンタクトホールＣＨ５を介して、下層のドレイン電極Ｔｒ１２ｄに電気的に接続される。また、配線層Ｌaxは、周辺領域３０においては、絶縁膜１３に形成されたコンタクトホールＣＨ９を介して、端子パッドＰＬａの上部パッド層ＰＤ２に電気的に接続される。また、選択ラインＬｓとなる配線層Ｌsxは、表示領域２０においては、絶縁膜１３に形成されたコンタクトホールＣＨ４ｂを介して、下層の中間層Ｌｍに電気的に接続される。また、配線層Ｌsxは、周辺領域３０においては、上記配線層Ｌaxと同様に、絶縁膜１３に形成されたコンタクトホールを介して、端子パッドＰＬｓの上部パッド層ＰＤ２に電気的に接続される。また、コンタクト電極となる電極層Ｅcxは、絶縁膜１３に形成されたコンタクトホールＣＨ６ａを介して、下層のカソードラインＬｃに電気的に接続される。
【００７８】
次いで、図１２（ｃ）に示すように、アルミニウム合金等からなる配線層Ｌax、Ｌsx、及び、電極層Ｅcxを陽極酸化して、各配線層Ｌax、Ｌsx、及び、電極層Ｅcxの表層に陽極酸化膜からなる絶縁膜Ｆaoを形成する。これにより、アルミニウム合金等からなる配線層Ｌax、Ｌsxのうち、陽極酸化されない配線層内部が電源電圧ラインＬａ及び選択ラインＬｓとなり、その上面及び側面が陽極酸化膜からなる絶縁膜Ｆaoにより被覆される。また、電極層Ｅcxのうち、陽極酸化されない電極層内部がコンタクト電極Ｅccとなり、その上面及び側面が陽極酸化膜からなる絶縁膜Ｆaoにより被覆される。ここで、基板１１上に形成されたアルミニウム合金等からなる配線層や電極のうち、表層を絶縁膜化しない領域の配線層や電極は、予めレジスト等により被覆して露出しない状態にし、陽極酸化を行う。配線層や電極の表層を、すべて絶縁膜化する場合には、レジスト等により被覆する工程は省略することができる。具体的には、本実施形態の製造方法に示すように、図８（ｂ）に示したカソードコンタクト部の接続構造、及び、図９（ｂ）に示した端子パッドの端子構造を適用した表示パネル１０においては、アルミニウム合金等からなる配線層Ｌax、Ｌsx、及び、電極層Ｅcxをレジスト等で被覆する工程を省くことができる。
【００７９】
また、陽極酸化処理の具体的な条件としては、次のような例を良好に適用することができる。
（１）陽極酸化使用電解液（次のいずれか）
ａ）硼酸アンモニウム水溶液
ｂ）希硫酸
ｃ）シュウ酸
ｄ）エチレングリコールと水の混合液であり、その容積比が７：３〜９：１程度であり、さらに酒石酸等の電解質
ｅ）酒石酸アンモニウムをエチレングリコールで希釈してｐＨ７．０前後に調整した電解液
ｆ）硫酸水溶液
ｇ）酒石酸アンモニウム
本実施例においては、ａ）2.5％硼酸アンモニウム水溶液を用いた。
【００８０】
（２）電極材料（陰極）
ａ）白金（Ｐｔ)
（３）電極形状
ａ）メッシュ状
ｂ）平板
（４）処理電圧／処理時間
電流密度 4.5mA/cm2(3〜15mA/cm2の範囲)，化成電流 3.4A，化成電圧２００V，最終化成電流 0.06A(この値に到達してから６０sec熟成時間を設ける)
【００８１】
上記の条件で陽極酸化処理を行う場合において、例えば膜厚４００ｎｍのアルミニウム合金からなる電源電圧ラインＬａや選択ラインＬｓの表層に、絶縁性が十分な陽極酸化膜を形成するためには、概ね５５０ｎｍ以上の膜厚のアルミニウム合金からなる配線層Ｌax、Ｌsxを成膜する必要がある。すなわち、膜厚５５０ｎｍのアルミニウム合金のうち、膜厚１５０ｎｍ分を陽極酸化により絶縁膜化する必要がある。
【００８２】
次いで、基板１１上に、例えばポリイミド系やアクリル系等の感光性の有機樹脂材料を塗布して、例えば１〜５μｍの膜厚を有する樹脂層を形成した後、当該樹脂層をパターニングすることにより、図１、図１３（ａ）に示すように隔壁層１７を形成する。ここで、隔壁層１７は、少なくとも表示領域２０において基板１１の一面側に突出するとともに、各画素ＰＩＸの画素電極１４が矩形状に露出する開口部を有している。
【００８３】
これにより、各画素形成領域Ｒpxにおいて、隔壁層１７に形成された開口部、すなわち側壁１７ｅにより囲まれた領域が各画素ＰＩＸのＥＬ素子形成領域Ｒelとして画定される。ここで、隔壁層１７を形成する感光性の有機樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースＰＷ−１０３０」や「フォトニースＤＬ−１０００」等を良好に適用することができる。
【００８４】
次いで、基板１１を純水で洗浄した後、例えば酸素プラズマ処理又はＵＶオゾン処理等を施すことにより、隔壁層１７により画定された各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面を、後述する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施す。
【００８５】
このように、隔壁層１７により有機化合物含有液を塗布する領域を画定し、加えて、各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素電極１４表面を親液化することにより、後述するように、有機化合物含有液をノズルプリンティング法やインクジェット法を用いて塗布し、有機ＥＬ層１５の発光層（電子輸送性発光層１５ｂ）を形成する場合であっても、表示パネル１０の行方向に隣接して配置される、異なる色の画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを抑制することができる。したがって、カラー表示に対応した表示パネル１０を製造する場合であっても、隣接画素相互の混色を防止して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料の塗り分けを良好に行うことができる。
【００８６】
なお、本実施形態においては、画素電極１４表面を親液化する工程についてのみ説明したが、本発明はこれに限定されるものではなく、上述した画素電極１４表面の親液化処理の後に、少なくとも隔壁層１７表面を撥液化する処理を施すものであってもよい。これによれば、隔壁層１７の表面が撥液性を有するとともに、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面が親液性を有する基板表面を実現することができる。したがって、基板１１の表面に塗布される有機化合物含有液が隔壁層１７の側壁１７ｅに迫り上がる現象をさらに抑制することができるとともに、画素電極１４の表面に十分馴染んで略均一に拡がるので、画素電極１４上の全域に略均一な膜厚を有する有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を形成することができる。
【００８７】
また、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が概ね５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施例においては、上記接触角が概ね４０°以下、好ましくは概ね１０°以下になる状態と規定する。
【００８８】
次いで、図１３（ｂ）に示すように、表示領域２０の各画素ＰＩＸのＥＬ素子形成領域Ｒelに露出する画素電極１４上に、正孔輸送層（担体輸送層）１５ａ及び電子輸送性発光層（担体輸送層）１５ｂが積層形成された有機ＥＬ層（発光機能層）１５を形成する。
【００８９】
まず、各画素ＰＩＸのＥＬ素子形成領域Ｒelに対して、連続した溶液（液流）を吐出するノズルプリンティング（又はノズルコート）法、又は、互いに分離した不連続の複数の液滴を所定位置に吐出するインクジェット法等を用いて、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて画素電極１４上に正孔輸送層１５ａを形成する。
【００９０】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、ＥＬ素子形成領域Ｒelに塗布する。その後、基板１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１４上にのみ有機高分子系の正孔輸送材料を定着させて、正孔輸送層１５ａを形成する。
【００９１】
ここで、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の上面は、上述した親液化処理により正孔輸送材料を含む有機化合物含有液に対して親液性を有しているので、塗布された有機化合物含有液は、画素電極１４上に十分馴染んで広がる。一方、隔壁層１７は、塗布される有機化合物含有液の液面高さに対して十分高く形成され、かつ、感光性の有機樹脂材料が当該有機化合物含有液に対して一般に撥液性を有しているので、隣接する画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００９２】
次いで、各ＥＬ素子形成領域Ｒelに形成された正孔輸送層１５ａ上に、ノズルプリンティング法又はインクジェット法等を用いて、電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１５ｂを形成する。
【００９３】
具体的には、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した０．１ｗｔ％〜５ｗｔ％の溶液を、上記正孔輸送層１５ａ上に塗布する。その後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１５ａ上に有機高分子系の電子輸送性発光材料を定着させて、電子輸送性発光層１５ｂを形成する。
【００９４】
ここで、ＥＬ素子形成領域Ｒel内に形成された上記正孔輸送層１５ａの表面は、電子輸送性発光材料を含む有機化合物含有液に対して親液性を有しているので、各ＥＬ素子形成領域Ｒelに塗布された有機化合物含有液は、正孔輸送層１５ａ上に十分馴染んで広がる。一方、隔壁層１７は、塗布される有機化合物含有液の高さに対して十分高く設定され、かつ、感光性の有機樹脂材料が当該有機化合物含有液に対して一般に撥液性を有しているので、隣接する画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００９５】
次いで、図１４（ａ）に示すように、上記隔壁層１７及び有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）が形成された基板１１の少なくとも表示領域２０に、光反射特性を有し、各画素ＰＩＸの有機ＥＬ層１５を介して画素電極１４に対向する、共通の対向電極（カソード電極）１６を形成する。このとき、対向電極１６は、表示領域２０のみならず、周辺領域３０にも一部が延在するように形成されることにより、コンタクト電極Ｅccに直接接続されるとともに、絶縁膜１３に形成されたコンタクトホールＣＨ６ｂを介して、下層のカソードラインＬｃに直接接続される。
【００９６】
ここで、対向電極１６としては、例えば真空蒸着法やスパッタリング法を用いて、１〜１０ｎｍの膜厚のカルシウム（Ｃａ）、バリウム（Ｂａ）、リチウム（Ｌｉ）、インジウム（Ｉｎ）等の仕事関数の低い電子注入層（カソード電極）と、１００ｎｍ以上の膜厚のアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム（Ｐｄ）のいずれかの単体、又は、これらの少なくとも一種を含む合金からなる高仕事関数の薄膜（給電電極）と、を積層した電極構造を適用することができる。ここで、対向電極１６を構成する電極層をパターニングする際には、ウェットエッチングが用いられる。なお、このような電極構造の場合、上記対向電極１６のうち、上記高仕事関数の薄膜のみがコンタクト電極Ｅcc、及び、コンタクトホールＣＨ６ｂを介してカソードラインＬｃに接続されていればよい。
【００９７】
次いで、上記対向電極１６を形成した後、図１４（ｂ）に示すように、基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層１８をＣＶＤ法等を用いて形成する。その後、基板１１の周辺領域に形成された端子パッドＰＬａ、ＰＬｓ（図示を省略したデータラインＬｄの端子パッドを含む）の上面が露出するように封止層１８に開口部ＣＨ１０を形成する。ここで、開口部ＣＨ１０は、例えば上述した開口部ＣＨ１０ｘ（図１２（ａ）参照）に整合するように形成される。これにより、図６〜図９に示したような断面構造を有する表示パネル１０が完成する。なお、上記封止層１８に加えて、又は、封止層１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を基板１１に対向して接合するものであってもよい。
【００９８】
このように、本実施形態に係る表示パネル（発光パネル）及びその製造方法においては、基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、少なくとも最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）がアルミニウム合金材料からなり、かつ、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていることを特徴とする。
【００９９】
（作用効果の検証）
次に、上述した特徴を有する薄膜トランジスタアレイ基板を適用した表示パネル及びその製造方法に特有の作用効果について詳しく説明する。
【０１００】
図１５は、上述した実施形態の比較対象となる表示パネルの一例を示す要部断面図である。ここでは、上述した実施形態との比較を容易にするために、図６〜図９と同等の断面について、（VIＡ−VIＡ）〜（IXＨ−IXＨ）の表記を用いた。また、図１６、図１７は、比較対象となる表示パネルの製造方法を示す工程断面図である。ここでは、上述した実施形態との比較を容易にするために、図１０〜図１４と同様に、各部の断面を便宜的に隣接するように配置して示した。図中、（VIＡ−VIＡ）〜（IXＨ−IXＨ）は、各々図１５に示した各断面における工程断面を示す。なお、上述した実施形態と同等の構成については、同一の符号を付してその説明を簡略化する。
【０１０１】
比較対象となる表示パネルは、図１５（ａ）、（ｂ）に示すように、基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）を被覆する絶縁膜が、陽極酸化膜ではなく、窒化シリコン等の無機の絶縁性材料からなる点が、上述した実施形態とは異なっている。
【０１０２】
すなわち、表示パネルの表示領域においては、絶縁膜１３ａに設けられたコンタクトホールを介して、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに電気的に接続された選択ラインＬｓや、トランジスタＴｒ１２のドレイン電極に電気的に接続された電源電圧ラインＬａは、窒化シリコン膜等からなる絶縁膜１３ｂにより被覆されている。ここで、選択ラインＬｓや電源電圧ラインＬａの下層に設けられる絶縁膜１３ａは、上述した実施形態における絶縁膜１３に対応する。
【０１０３】
一方、表示パネルの周辺領域においては、絶縁膜１３ａに設けられたコンタクトホールを介して、カソードラインＬｃに電気的に接続されたコンタクト電極Ｅccは、当該コンタクト電極Ｅccを被覆する絶縁膜１３ｂに設けられたコンタクトホールを介して、有機ＥＬ素子ＯＥＬの対向電極１６に電気的に接続されている。また、絶縁膜１３ａに設けられたコンタクトホールを介して、端子パッドＰＬｓ、ＰＬａの上部パッド層ＰＤ２に電気的に接続された選択ラインＬｓや電源電圧ラインＬａは、絶縁膜１３ｂにより被覆されている。
【０１０４】
このようなパネル構造を有する表示パネルの製造方法は、上述した実施形態と同様に、まず、図１６（ａ）に示すように、基板１１の一面側に、発光駆動回路ＤＣを構成するトランジスタＴｒ１１、Ｔｒ１２、キャパシタＣｓ、データラインＬｄ、中間層Ｌｍ、カソードラインＬｃ、端子パッドＰＬａの上部パッド部ＰＤ２及び下部パッド部ＰＤ１を形成する。
【０１０５】
次いで、図１６（ｂ）に示すように、ＣＶＤ法を用いて、基板１１の全域に窒化シリコン等からなる絶縁膜１３ａを形成した後、ドライエッチング法を用いて、中間層Ｌｍ、ドレイン電極Ｔｒ１２ｄ、カソードラインＬｃ及び上部パッド層ＰＤ２の所定の位置の上面が露出するコンタクトホール及び開口部を形成する。その後、スパッタリング法を用いて、基板１１上にアルミニウム合金等からなる配線層を形成した後、ウェットエッチング法を用いてパターニングすることにより、所定の配線パターンを有する選択ラインＬｓ及び電源電圧ラインＬａを形成する。このとき同時に、周辺領域３０にコンタクト電極Ｅccを形成する。
【０１０６】
このとき、電源電圧ラインＬａは、表示領域２０において、絶縁膜１３ａに形成されたコンタクトホールを介して、下層のドレイン電極Ｔｒ１２ｄに電気的に接続される。また、電源電圧ラインＬａは、周辺領域３０においては、絶縁膜１３ａに形成されたコンタクトホールを介して、端子パッドＰＬａの上部パッド層ＰＤ２に電気的に接続される。また、選択ラインＬｓは、表示領域２０において、絶縁膜１３ａに形成されたコンタクトホールを介して、下層の中間層Ｌｍに電気的に接続される。また、選択ラインＬｓは、周辺領域３０においては、上記電源電圧ラインＬａと同様に、絶縁膜１３ａに形成されたコンタクトホールを介して、端子パッドＰＬｓの上部パッド層ＰＤ２に電気的に接続される（図示を省略）。また、コンタクト電極Ｅccは、絶縁膜１３ａに形成されたコンタクトホールを介して、下層のカソードラインＬｃに電気的に接続される。
【０１０７】
次いで、図１６（ｃ）に示すように、ＣＶＤ法を用いて、基板１１の全域に窒化シリコン等からなる絶縁膜１３ｂを被覆形成した後、ドライエッチング法を用いて、画素電極１４、コンタクト電極Ｅcc及び上部パッド層ＰＤ２の所定の位置の上面が露出するコンタクトホール及び開口部を形成する。ここで、ＥＬ素子形成領域Ｒel、端子パッドＰＬａ及びＰＬｓの形成領域においては、単一のエッチング工程で絶縁膜１３ｂ及び１３ａを連続的にエッチングすることにより、画素電極１４及び上部パッド層ＰＤ２の上面が露出するコンタクトホール及び開口部が形成される。一方、コンタクト電極Ｅccの形成領域においては、絶縁膜１３ｂをエッチングすることにより、コンタクト電極Ｅccの上面が露出するコンタクトホールが形成される。
【０１０８】
次いで、図１７（ａ）に示すように、基板１１上の少なくとも表示領域において、感光性の有機樹脂材料からなり、各画素ＰＩＸの画素電極１４が露出する開口部を有する隔壁層１７を形成する。これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelが画定される。
【０１０９】
次いで、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面を親液化処理した後、図１７（ｂ）に示すように、各画素電極１４上に正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる有機ＥＬ層１５を形成する。次いで、基板１１の少なくとも表示領域２０に、光反射特性を有する対向電極１６を形成する。ここで、対向電極１６は、各画素ＰＩＸの有機ＥＬ層１５を介して各画素電極１４に共通に対向するように、単一の電極層（べた電極）により形成される。このとき、対向電極１６は、周辺領域３０に配置され、絶縁膜１３ｂに設けられたコンタクトホール内に露出するコンタクト電極Ｅccに接続される。これにより、対向電極１６はコンタクト電極Ｅccを介してカソードラインＬｃに電気的に接続される。
【０１１０】
このようなパネル構造を有する表示パネルにおいては、トランジスタＴｒ１１、Ｔｒ１２を含む発光駆動回路ＤＣの形成後、絶縁膜１３ａ、１３ｂや、選択ラインＬｓ、電源電圧ラインＬａ等の配線層の形成のため、数回の成膜工程及びパターニング工程を繰り返す必要がある。一般に、成膜、パターニング工程においては、スパッタリング時やレジスト洗浄時、エッチング時等にパーティクル（微小な異物）が発生し、基板１１上に残留することが知られている。特に、絶縁膜１３ａ、１３ｂを成膜する際に多用されるＣＶＤ法や、ドライエッチング工程においては、パーティクルが発生しやすい。このようなパーティクルが基板上に存在すると、成膜時に膜中に取り込まれて粒子化し、有機ＥＬ素子ＯＥＬ（発光素子）からの発光を阻害して、点欠陥や輝度低下等の画素不良を招き、製造歩留まりを低下させるという問題を有している。そして、このようなパーティクルの問題は、特に、表示パネルの画質の高精細化や大画面化を実現しようとする場合に、その影響が相対的に大きくなる。
【０１１１】
これに対して、上述した実施形態に係る表示パネル１０においては、選択ラインＬｓ、電源電圧ラインＬａ等の配線層の表層を、陽極酸化膜からなる絶縁膜Ｆaoにより被覆したパネル構造を有している。これにより、本実施形態に係る製造方法においては、選択ラインＬｓや電源電圧ラインＬａ等の配線層の形成後に陽極酸化処理を行うことにより、当該配線層の表層を絶縁膜化することができるので、比較対象に示した絶縁膜１３ｂを成膜、パターニングする工程を省くことができる。すなわち、本実施形態に係る製造方法においては、絶縁膜１３ｂの成膜時に用いられるＣＶＤ工程や、パターニング時に用いられるドライエッチング工程の回数を削減することができるので、パーティクルの発生を抑制して、表示パネル（薄膜トランジスタアレイ基板）の不良発生率を低減し、製造歩留まりを改善することができる。
【０１１２】
さらに、選択ラインＬｓや電源電圧ラインＬａ等の配線層として、アルミニウム単体、又は、アルミニウムを含む合金材料を適用することにより、良好な絶縁特性を有する陽極酸化膜（絶縁膜Ｆao）を表層に形成することができる。加えて、配線層としてアルミニウム単体、又は、アルミニウムを含む合金材料を適用することにより、配線抵抗を十分に低減することができる。したがって、表示パネル１０を高精細化や大画面化する場合であっても、信号遅延や電圧低下を抑制して、画像データに応じた適切な輝度階調で画素ＰＩＸを発光動作させることができ、画質の劣化を抑制することができる。
【０１１３】
なお、上述した実施形態においては、画素ＰＩＸに設けられる発光駆動回路ＤＣとして、画像データに応じて各画素ＰＩＸ（具体的には、発光駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調電圧Ｖdataの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示した（図３参照）。本発明は、これに限定されるものではなく、画像データに応じて各画素ＰＩＸに書き込む階調電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。以下にその一例を示す。
【０１１４】
（画素の他の例）
図１８は、本実施形態に係る表示パネルに配列される画素の他の回路構成例を示す等価回路図である。また、図１９は、本実施形態に適用可能な画素の他の例を示す平面レイアウト図である。ここで、上述した実施形態に示した画素（図３参照）と同一又は同等の構成については、同等の符号を付して示し、その説明を簡略化する。
【０１１５】
画素ＰＩＸの他の回路構成は、図１８に示すように、３個のトランジスタを有する発光駆動回路ＤＣと有機ＥＬ素子ＯＥＬとを備えている。発光駆動回路ＤＣは、具体的には、トランジスタＴｒ２１〜Ｔｒ２３と、キャパシタＣｓとを備えている。トランジスタＴｒ２１は、ゲート端子が接点Ｎ２４を介して選択ラインＬｓに接続され、ドレイン端子が接点Ｎ２５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が接点Ｎ２４を介して選択ラインＬｓに接続され、ソース端子が接点Ｎ２３を介してデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタ（駆動トランジスタ）Ｔｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が接点Ｎ２５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。
【０１１６】
また、有機ＥＬ素子ＯＥＬは、上述した実施形態に示した画素（図３参照）と同様に、アノード（アノード電極となる画素電極１４；後述する図１９参照）が上記発光駆動回路ＤＣの接点Ｎ２２に接続され、カソード（カソード電極となる対向電極）が所定の低電位電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続される。
【０１１７】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、所定の処理サイクル期間内に、画像データに応じた電圧成分を保持させる書込動作（選択期間）と、該書込動作終了後に、有機ＥＬ素子ＯＥＬを画像データに応じた輝度階調で発光動作させる発光動作（非選択期間）と、を実行するように制御される。
【０１１８】
まず、画素ＰＩＸへの書込動作（選択期間）においては、選択ラインＬｓに選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを選択状態に設定する。そして、電源電圧ラインＬａにローレベル（基準電圧Ｖsc以下の電圧レベル；例えば負電圧）の電源電圧Ｖsaを印加した状態で、データラインＬｄに画像データに応じた負の電流値に設定された階調電流Ｉdataを供給する。
【０１１９】
これにより、画素ＰＩＸからデータラインＬｄ方向に階調電流Ｉdataが引き抜かれるように流れ、ローレベルの電源電圧Ｖsaよりもさらに低電位の電圧がトランジスタＴｒ２３のソース端子（接点Ｎ２２）に印加される。
【０１２０】
したがって、接点Ｎ２１及びＮ２２間（すなわち、トランジスタＴｒ２３のゲート・ソース間）に電位差が生じることによりトランジスタＴｒ２３がオン動作して、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２、接点Ｎ２３を介してデータラインＬｄ方向に、階調電流Ｉdataに対応した書込電流が流れる。
【０１２１】
このとき、キャパシタＣｓには、接点Ｎ１３及びＮ１４間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源電圧ラインＬａには、基準電圧Ｖsc以下の電圧レベルの電源電圧Ｖsaが印加され、さらに、書込電流が画素ＰＩＸからデータラインＬｄ方向に引き抜くように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ２２）に印加される電位は、カソードの電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない（非発光動作）。
【０１２２】
次いで、書込動作終了後の発光動作（非選択期間）においては、選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを非選択状態に設定する。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。そして、電源電圧ラインＬａにハイレベル（基準電圧Ｖscよりも高い電圧レベル）の電源電圧Ｖsaを印加することにより、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。
【０１２３】
このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電流Ｉdataに対応する書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となり、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【０１２４】
（画素のデバイス構造）
図１８に示した回路構成を有する画素は、例えば図１９に示すようなデバイス構造（平面レイアウト）により実現することができる。図１９において、トランジスタＴｒ２１のソース電極Ｔｒ２１ｓとトランジスタＴｒ２３のゲート電極Ｔｒ２３ｇとキャパシタＣｓの下部電極Ｅcaとを電気的に接続するコンタクトホールＣＨ２１は、図１８に示した等価回路の接点Ｎ２１に対応する。また、トランジスタＴｒ２３のソース電極Ｔｒ２３ｓとキャパシタＣｓの上部電極Ｅcbとなる画素電極１４の接続点は、接点Ｎ２２に対応する。また、トランジスタＴｒ２２のソース電極Ｔｒ２２ｓとデータラインＬｄとを電気的に接続するコンタクトホールＣＨ２３は、接点Ｎ２３に対応する。また、トランジスタＴｒ２１のゲート電極Ｔｒ２１ｇとトランジスタＴｒ２２のゲート電極Ｔｒ２２ｇと中間層Ｌｍとを電気的に接続するコンタクトホールＣＨ２４ａ、及び、中間層Ｌｍと選択ラインＬｓとを電気的に接続するコンタクトホールＣＨ２４ｂは、接点Ｎ２４に対応する。また、トランジスタＴｒ２１のドレイン電極Ｔｒ２１ｄとトランジスタＴｒ２３のドレイン電極Ｔｒ２３ｄと電源電圧ラインＬａとを電気的に接続するコンタクトホールＣＨ２５は、接点Ｎ２５に対応する。
【０１２５】
そして、これらの接点Ｎ２１〜Ｎ２５を含む画素ＰＩＸが配列された表示パネルは、上述した実施形態において図６〜図９に示した要部断面図の構造をほぼそのまま適用することができる。したがって、図１８、図１９に示した他の例に係る画素ＰＩＸ（発光駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）を備えた表示パネル（薄膜トランジスタアレイ基板）においても、上述した実施形態と同様に、基板１１上に形成されるトランジスタＴｒ２１〜Ｔｒ２３に接続される配線層のうち、少なくとも最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）の表層が陽極酸化膜からなる絶縁膜により被覆されたパネル構造を適用することができる。したがって、絶縁膜の成膜、パターニング工程を削減することができるので、パーティクルの発生を抑制して、表示パネル（薄膜トランジスタアレイ基板）の不良発生率を低減し、製造歩留まりを改善することができる。
【０１２６】
なお、図３及び図１８に示した画素ＰＩＸは、本発明に適用可能な回路構成の一例を示したものに過ぎず、本発明はこれに限定されるものではない。また、上述した画素ＰＩＸのデバイス構造（図６〜図９参照）においては、ソース、ドレインメタル層ＳＤにより形成されたソース、ドレイン電極や配線層上に、画素電極１４を構成する透明電極層ＩＴＯが積層された電極、配線構造を示したが、本発明はこれに限定されるものではない。本発明は、透明電極層ＩＴＯが発光駆動回路ＤＣの駆動トランジスタであるトランジスタＴｒ１２又はＴｒ２３のソース電極にのみ電気的に接続され、他の電極や配線層上に形成されていない構造を有するものであってもよい。
【０１２７】
また、上述した実施形態においては、有機ＥＬ素子ＯＥＬの素子構造として、ボトムエミッション型の発光構造を有する場合について説明したが、本発明はこれに限定されるものではなく、トップエミッション型の発光構造を有するものであってもよい。また、上述した実施形態においては、有機ＥＬ層１５が正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明に適用される有機ＥＬ素子ＯＥＬは、有機ＥＬ層１５が例えば正孔輸送兼電子輸送性発光層のみからなる素子構造を有するものでもよく、あるいは、正孔輸送性発光層及び電子輸送層からなるものでもよく、また、これらの層の間に適宜電荷輸送層が介在するものでもよく、さらに、その他の電荷輸送層の組合せを有するものであってもよい。また、上述した各実施例においては、画素電極１４をアノード電極とし、対向電極１６をカソード電極としたが、これに限らず画素電極１４をカソード電極とし、対向電極１６をアノード電極としてもよい。このとき、有機ＥＬ層１５は、画素電極１４に接する担体輸送層が電子輸送性の層であればよい。
【０１２８】
さらに、上述した実施形態においては、発光駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した場合を示したが、本発明はこれに限定されるものではなく、電流制御型の発光素子であれば、例えば発光ダイオード等の他の発光素子であってもよい。
【０１２９】
（発光パネルの適用例）
次に、上述した実施形態に係る表示パネル（薄膜トランジスタアレイを備えた発光パネル）を適用した電子機器について図面を参照して説明する。上述した実施形態に示した表示パネル１０は、例えばデジタルカメラやモバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器に適用できるものである。
【０１３０】
図２０は、本実施形態の適用例に係るデジタルカメラの構成を示す斜視図であり、図２１は、本実施形態の適用例に係るモバイル型のパーソナルコンピュータの構成を示す斜視図であり、図２２は、本実施形態の適用例に係る携帯電話の構成を示す図である。
【０１３１】
図２０において、デジタルカメラ２００は、概略、本体部２０１と、レンズ部２０２と、操作部２０３と、上述した実施形態に示した表示パネル１０を備える表示部２０４と、シャッターボタン２０５とを備えている。これによれば、表示部２０４において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３２】
また、図２１において、パーソナルコンピュータ２１０は、概略、本体部２１１と、キーボード２１２と、上述した実施形態に示した表示パネル１０を備える表示部２１３とを備えている。この場合においても、表示部２１３において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３３】
また、図２２において、携帯電話２２０は、概略、操作部２２１と、受話口２２２と、送話口２２３と、上述した実施形態に示した表示パネル１０を備える表示部２２４とを備えている。この場合においても、表示部２２４において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３４】
なお、上述した実施形態においては、本発明に係る薄膜トランジスタアレイ基板を、有機ＥＬ表示パネル（発光パネル）に適用した場合について詳しく説明したが、本発明はこれに限定されるものではない。本発明は、例えば有機ＥＬ素子ＯＥＬを有する複数の画素ＰＩＸが一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。また、本発明は、発光パネルに限定されるものではなく、基板上に駆動制御用の薄膜トランジスタが配列された薄膜トランジスタアレイ基板を適用するものであれば、例えば液晶表示装置や２次元センサ等に適用することもできる。
【符号の説明】
【０１３５】
１０ 表示パネル
１１ 基板
１２ ゲート絶縁膜
１３ 絶縁膜
１４ 画素電極
１５ 有機ＥＬ層
１６ 対向電極
１７ 隔壁層
２０ 表示領域
３０ 周辺領域
ＰＩＸ 画素
Ｒpx 画素形成領域
Ｒel ＥＬ素子形成領域
ＯＥＬ 有機ＥＬ素子
Ｔｒ１１、Ｔｒ１２ トランジスタ
Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌａ 電源電圧ライン
Ｌｄ データライン
Ｆao 絶縁膜
Ｅcc コンタクト電極
ＰＬｓ、ＰＬａ 端子パッド
ＣＨ１〜ＣＨ９ コンタクトホール
ＣＨ１０ 開口部
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器に関し、特に、発光素子を有する画素が基板上に複数配列された発光パネルに適用可能な薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器に関する。
【背景技術】
【０００２】
近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の発光素子を２次元配列した表示パネル（発光素子型表示パネル）を適用したものが知られている。特に、アクティブマトリクス駆動方式を適用した発光素子型表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるという特長を有している。加えて、発光素子型表示パネルは、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという特長を有している。
【０００３】
このような表示パネルにおいて、画質の高精細化や大画面化を図る場合、発光素子を有する画素の配置位置に応じて、ドライバからの配線長が異なるため、信号遅延や電圧低下が顕著となるという問題があった。このような問題を解決するためには、上記表示パネルに低抵抗の配線構造を適用することが必須であった。例えば特許文献１には、有機ＥＬ素子を備えた複数の画素が配列された有機ＥＬパネルにおいて、電源線の配線材料としてアルミニウム単体、又は、アルミニウム合金を用いることにより、配線抵抗を低減することが記載されている。
【０００４】
ここで、有機ＥＬ素子は、周知のように、例えばガラス基板等の一面側に、アノード（陽極）電極と、有機ＥＬ層（発光機能層）と、カソード（陰極）電極と、を順次積層した素子構造を有している。そして、有機ＥＬ層に発光しきい値を越えるようにアノード電極とカソード電極との間に電圧を印加することにより、有機ＥＬ層内で注入されたホールと電子が再結合する際に生じるエネルギーに基づいて光（励起光）が放射される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１１６２０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したようなアクティブマトリクス駆動方式を適用した表示パネルにおいては、各画素に、発光素子に加え、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）等の回路素子を備える必要がある。このような回路素子は、複数回の成膜、パターニング工程を経て、基板上に導電層や絶縁膜を積層形成することにより構成される。このとき、基板は、非常に清浄な状態であることが要求される。
【０００７】
しかしながら、成膜、パターニング工程が多いほど、基板上にパーティクル（微小な異物）が発生しやすくなるため、残留したパーティクルによりアノード電極とカソード電極とがショートして、点欠陥が発生し、製造歩留まりが低下（不良発生率が上昇）するという問題を有していた。即ち、液晶素子構造と有機ＥＬ素子構造とを比較すると、液晶素子における液晶層よりも有機ＥＬ素子における発光機能層の方が遥かに薄いため、パーティクルによる点欠陥が発生する確率が高くなる。また、上述したように、表示パネルの画質の高精細化や大画面化を図る場合には、パーティクルの影響が相対的に大きくなるという問題を有している。
【０００８】
そこで、本発明は、上述した問題点に鑑み、画質の高精細化や大画面化した場合であっても、製造中のパーティクルの発生を抑制して、歩留まりを改善することができる基板構造を有する薄膜トランジスタアレイ基板、該薄膜トランジスタアレイ基板を適用した発光パネル及びその製造方法、並びに、該発光パネルを実装した電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明は、基板上に、薄膜トランジスタが形成された薄膜トランジスタアレイ基板において、前記基板上に配設され、前記薄膜トランジスタを含む回路を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする。
請求項２記載の発明は、請求項１記載の薄膜トランジスタアレイ基板において、前記配線は、アルミニウム、又は、アルミニウムを含む合金材料からなることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の薄膜トランジスタアレイ基板において、前記配線は、ウェットエッチング法によりパターニングされていることを特徴とする。
請求項４記載の発明は、請求項１乃至３の何れか一項に記載の薄膜トランジスタアレイ基板において、前記配線は、前記回路を駆動するための電源電圧が印加される電源電圧ラインであることを特徴とする。
請求項５記載の発明は、請求項４記載の薄膜トランジスタアレイ基板において、前記回路は、前記基板上に規則的に配列された画素であり、前記薄膜トランジスタは、前記電源電圧ラインを介して印加される前記電源電圧に基づいて、前記画素を駆動する駆動トランジスタであることを特徴とする。
【００１０】
請求項６記載の発明は、基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルにおいて、前記薄膜トランジスタにより前記発光素子を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする。
請求項７記載の発明は、請求項６に記載の発光パネルにおいて、前記発光素子は、電流制御型の発光素子であることを特徴とする。
請求項８記載の発明に係る電子機器は、前記請求項６又は７に記載の前記発光パネルが実装されてなることを特徴とする。
【００１１】
請求項９記載の発明は、基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルの製造方法において、前記発光素子を駆動するための電圧が印加される配線を形成する工程と、前記配線表面の少なくとも一部を陽極酸化処理により形成する工程と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画質の高精細化や大画面化した場合であっても、製造中のパーティクルの発生を抑制して、歩留まりを改善することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る薄膜トランジスタアレイ基板を適用した表示パネルの例を示す概略平面図である。
【図２】実施形態に係る表示パネルにおける画素の配列状態及び配線層の配設状態の一例を示す概略平面図である。
【図３】実施形態に係る表示パネルに配列される各画素の回路構成例を示す等価回路図である。
【図４】実施形態に適用可能な画素の一例を示す平面レイアウト図である。
【図５】実施形態に係る画素の要部拡大図である。
【図６】実施形態に係る表示パネルの要部断面図（その１）である。
【図７】実施形態に係る表示パネルの要部断面図（その２）である。
【図８】実施形態に係る表示パネルの要部断面図（その３）である。
【図９】実施形態に係る表示パネルの要部断面図（その４）である。
【図１０】実施形態に係る表示パネルの製造方法を示す工程断面図（その１）である。
【図１１】実施形態に係る表示パネルの製造方法を示す工程断面図（その２）である。
【図１２】実施形態に係る表示パネルの製造方法を示す工程断面図（その３）である。
【図１３】実施形態に係る表示パネルの製造方法を示す工程断面図（その４）である。
【図１４】実施形態に係る表示パネルの製造方法を示す工程断面図（その５）である。
【図１５】比較対象となる表示パネルの一例を示す要部断面図である。
【図１６】比較対象となる表示パネルの製造方法を示す工程断面図（その１）である。
【図１７】比較対象となる表示パネルの製造方法を示す工程断面図（その２）である。
【図１８】実施形態に係る表示パネルに配列される画素の他の回路構成例を示す等価回路図である。
【図１９】実施形態に適用可能な画素の他の例を示す平面レイアウト図である。
【図２０】実施形態の適用例に係るデジタルカメラの構成を示す斜視図である。
【図２１】実施形態の適用例に係るモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図２２】実施形態の適用例に係る携帯電話の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る薄膜トランジスタアレイ基板、発光パネル及びその製造方法並びに電子機器ついて、実施形態を示して詳しく説明する。まず、本発明に係る薄膜トランジスタアレイ基板を適用した発光パネル、及び、その製造方法について説明する。ここでは、本発明に係る薄膜トランジスタアレイ基板を適用した発光パネルとして、有機ＥＬ素子を備えた複数の画素が配列された表示パネルを示して説明する。
【００１５】
（発光パネル）
図１は、本発明に係る薄膜トランジスタアレイ基板を適用した表示パネルの例を示す概略平面図である。図１（ａ）は、表示パネルの第１の例を示す概略平面図であり、図１（ｂ）は、表示パネルの第２の例を示す概略平面図である。また、図２は、図１（ｂ）に示した表示パネルにおける画素の配列状態及び配線層の配設状態の一例を示す概略平面図である。
【００１６】
ここで、図１に示す平面図においては、説明の都合上、表示パネルの一面側（基板の有機ＥＬ素子の形成面側）から見た、表示領域における各画素の画素電極、及び、各画素（又は発光素子）の形成領域を画定する隔壁層に設けられる開口部、並びに、表示領域外の周辺領域に設けられる外部接続用の端子パッドの配置のみを示す。また、図２に示す平面図においては、各画素の画素電極と各配線層との配置関係のみを示し、各画素の有機ＥＬ素子（発光素子）を発光駆動するための発光駆動回路（後述する図３参照）に設けられるトランジスタ等の表示を省略した。なお、図１、図２においては、画素電極及び各配線層、端子パッド、隔壁層等の配置や被覆状態を明瞭にするために、便宜的にハッチングを施して示した。
【００１７】
本発明に係る薄膜トランジスタアレイ基板を適用した表示パネル（発光パネル）１０は、例えば図１（ａ）、（ｂ）及び図２に示すように、ガラス基板等の透明な基板１１の一面側（紙面手前側）に、表示領域２０と、その周囲の周辺領域３０とが設定されている。表示領域２０には、複数の画素ＰＩＸが行方向（図面左右方向）及び列方向（図面上下方向）にマトリクス状に配列されている。
【００１８】
ここで、各画素ＰＩＸに設けられる画素電極１４の周囲には、例えば図２に示すように、列方向にデータラインＬｄが配設されている。また、当該データラインＬｄに直交する行方向には選択ラインＬｓ及び電源電圧ライン（例えばアノードライン）Ｌａが配設されている。選択ラインＬｓの一方の端部には端子パッドＰＬｓが設けられ、電源電圧ラインＬａの一方の端部には端子パッドＰＬａが設けられている。また、データラインＬｄの一方の端部には図示を省略した端子パッドが設けられている。そして、詳しくは後述するが、表示パネル１０には、基板１１上に配列された複数の画素電極１４に対して共通に対向するように、単一の電極層（べた電極）からなる対向電極（例えばカソード電極）が形成されている。
【００１９】
また、表示パネル１０の表示領域２０には、図１（ａ）、（ｂ）に示すように、少なくとも、各画素ＰＩＸの画素電極１４相互の境界領域を含む領域に隔壁層１７が設けられている。換言すると、表示領域２０を含む領域に形成された隔壁層１７には、少なくとも各画素ＰＩＸの画素電極１４が露出する開口部が設けられている。この隔壁層１７により取り囲まれ、画素電極（例えばアノード電極）１４が露出する領域が、各画素ＰＩＸの有機ＥＬ素子（発光素子）を形成するためのＥＬ素子形成領域として画定される（後述する図４参照）。そして、このＥＬ素子形成領域、及び、その周囲の境界領域の隔壁層１７を含む領域が、各画素ＰＩＸの画素形成領域として画定される（後述する図４参照）。
【００２０】
一方、表示パネル１０の周辺領域３０には、所定の位置に、選択ラインＬｓや電源電圧ラインＬａに接続された端子パッドＰＬｓ、ＰＬａや、データラインＬｄに接続された端子パッド（図示を省略）、対向電極（例えばカソード電極）が接続されるコンタクト電極Ｅccが配置されている。各端子パッドＰＬｓ、ＰＬａ（データラインＬｄに接続された端子パッドを含む）は、例えば、図示を省略した表示パネル外部のフレキシブル基板や駆動用のドライバＩＣ等に電気的に接続され、所定の駆動信号や駆動電圧が供給される。なお、図１（ａ）と図１（ｂ）に示す表示パネル１０では、周辺領域３０に配置される端子パッドＰＬｓ、ＰＬａや、コンタクト電極Ｅccとして、異なる構造を有している。これらの具体的な構成については後述する（図８、図９参照）が、本発明に係る表示パネル１０においてはいずれの構造を適用するものであってもよい。
【００２１】
（画素）
図３は、本実施形態に係る表示パネルに配列される各画素（発光素子及び発光駆動回路）の回路構成例を示す等価回路図である。
画素ＰＩＸは、例えば図３に示すように、発光駆動回路ＤＣと有機ＥＬ素子（発光素子）ＯＥＬとを備えている。発光駆動回路ＤＣは、１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）を備えた回路構成を有している。また、有機ＥＬ素子ＯＥＬは、発光駆動回路ＤＣにより制御される発光駆動電流が供給されることにより発光動作する。
【００２２】
発光駆動回路ＤＣは、具体的には、例えば図３に示すように、トランジスタＴｒ１１と、トランジスタ（駆動トランジスタ）Ｔｒ１２と、キャパシタＣｓと、を備えている。トランジスタＴｒ１１は、ゲート端子が接点Ｎ１４を介して選択ラインＬｓに接続され、ドレイン端子が接点Ｎ１３を介してデータラインＬｄに接続され、ソース端子が接点Ｎ１１に接続されている。トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続され、ドレイン端子が接点Ｎ１５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ１２に接続されている。キャパシタＣｓは、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）及びソース端子（接点Ｎ１２）間に接続されている。
【００２３】
ここでは、トランジスタＴｒ１１、Ｔｒ１２は、いずれもｎチャネル型の薄膜トランジスタが適用されている。トランジスタＴｒ１１、Ｔｒ１２がｐチャネル型であれば、ソース端子及びドレイン端子が互いに逆になる。また、キャパシタＣｓは、トランジスタＴｒ１２のゲート・ソース間に形成される寄生容量、又は、該ゲート・ソース間に付加的に設けられた補助容量、もしくは、これらの寄生容量と補助容量からなる容量成分である。
【００２４】
また、有機ＥＬ素子ＯＥＬは、アノード（アノード電極となる画素電極１４）が上記発光駆動回路ＤＣの接点Ｎ１２に接続され、カソード（カソード電極となる対向電極１６；後述する図６参照）がコンタクト電極Ｅccを介して、例えば所定の低電位電源に直接又は間接的に接続される。したがって、基板１１上に配列された複数の画素電極１４に対して、カソード電極となる対向電極１６を共通に対向する単一の電極層（べた電極）により構成することにより、例えば全ての画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）に対して、所定の低電圧（基準電圧Ｖsc；例えば接地電位Ｖgnd）が共通に印加される。
【００２５】
なお、図３に示した画素ＰＩＸ（発光駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）において、選択ラインＬｓは、図１、図２に示した端子パッドＰＬｓを介して、図示を省略した選択ドライバに接続される。選択ドライバは、所定のタイミングで画素ＰＩＸを選択状態に設定するための選択電圧Ｖselを選択ラインＬｓに印加する。また、データラインＬｄは、図示を省略した接続パッドを介して、データドライバに接続される。データドライバは、上記画素ＰＩＸの選択状態に同期するタイミングで画像データに応じた階調電圧ＶdataをデータラインＬｄに印加する。
【００２６】
また、電源電圧ラインＬａは、図１、図２に示した端子パッドＰＬａを介して、例えば所定の高電位電源に直接又は間接的に接続される。ここで、電源電圧ラインＬａには、各画素ＰＩＸに設けられる有機ＥＬ素子ＯＥＬの画素電極（アノード電極）１４に、画像データに応じた発光駆動電流を流すことができる所定の高電圧（電源電圧Ｖsa）が印加される。この高電圧は、有機ＥＬ素子ＯＥＬの対向電極１６に印加される基準電圧Ｖscより電位の高い電圧に設定される。
【００２７】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、まず、所定の選択期間に、図示を省略した選択ドライバから選択ラインＬｓに対して、選択レベル（例えばハイレベル）の選択電圧Ｖselが印加される。これにより、発光駆動回路ＤＣに設けられたトランジスタＴｒ１１がオン動作して、画素ＰＩＸが選択状態に設定される。このタイミングに同期して、図示を省略したデータドライバから画像データに応じた階調電圧ＶdataがデータラインＬｄに印加される。これにより、トランジスタＴｒ１１を介して接点Ｎ１１（すなわち、トランジスタＴｒ１２のゲート端子）がデータラインＬｄに接続され、接点Ｎ１１に階調電圧Ｖdataに応じた電位が印加される。
【００２８】
ここで、トランジスタＴｒ１２のドレイン・ソース間電流（すなわち、有機ＥＬ素子ＯＥＬに流れる発光駆動電流）の電流値は、ドレイン・ソース間の電位差及びゲート・ソース間の電位差によって決定される。すなわち、図３に示した発光駆動回路ＤＣにおいては、トランジスタＴｒ１２のドレイン・ソース間に流れる電流の電流値は、階調電圧Ｖdataによって制御することができる。
【００２９】
したがって、トランジスタＴｒ１２が接点Ｎ１１の電位（すなわち、階調電圧Ｖdata）に応じた導通状態でオン動作して、高電位側の電源電圧ＶsaからトランジスタＴｒ１２及び有機ＥＬ素子ＯＥＬを介して低電位側の基準電圧Ｖsc（接地電位Ｖgnd）に、所定の電流値を有する発光駆動電流が流れる。これにより、有機ＥＬ素子ＯＥＬが階調電圧Ｖdata（すなわち画像データ）に応じた輝度階調で発光動作する。また、このとき、接点Ｎ１１に印加された階調電圧Ｖdataに基づいて、トランジスタＴｒ１２のゲート・ソース間のキャパシタＣｓに電荷が蓄積（充電）される。
【００３０】
次いで、上記選択期間終了後の非選択期間においては、選択ドライバから選択ラインＬｓに非選択レベル（オフレベル；例えばローレベル）の選択電圧Ｖselが印加される。これにより、発光駆動回路ＤＣのトランジスタＴｒ１１がオフ動作して非選択状態に設定され、データラインＬｄと接点Ｎ１１が電気的に遮断される。このとき、上記キャパシタＣｓに蓄積された電荷が保持されることにより、トランジスタＴｒ１２のゲート・ソース間の電位差が保持され、トランジスタＴｒ１２のゲート端子（接点Ｎ１１）に階調電圧Ｖdataに相当する電圧が印加される。
【００３１】
したがって、上記選択状態と同様に、電源電圧ＶsaからトランジスタＴｒ１２を介して、有機ＥＬ素子ＯＥＬに発光動作状態と同程度の電流値の発光駆動電流が流れて、発光動作状態が継続される。この発光動作状態は、次の画像データに応じた階調電圧Ｖdataが書き込まれるまで、例えば、１フレーム期間継続するように制御される。そして、このような駆動制御動作を、表示パネル１０に２次元配列された全ての画素ＰＩＸについて、各行ごとに順次実行することにより、所望の画像情報を表示する動作が実行される。
【００３２】
（画素のデバイス構造）
次いで、上述したような回路構成を有する画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。ここでは、有機ＥＬ層において発光した光を、基板を介して視野側（基板の他面側）に出射するボトムエミッション型の発光構造を有する有機ＥＬ表示パネルについて示す。
【００３３】
図４は、本実施形態に適用可能な画素の一例を示す平面レイアウト図である。また、図５は、本実施形態に係る画素の要部拡大図である。なお、図４、図５においては、図３に示した発光駆動回路ＤＣの各トランジスタ及び配線等が形成された層を中心に示し、各トランジスタの電極及び各配線層、画素電極を明瞭にするために、便宜的にハッチングを施して示した。
【００３４】
また、図６〜図９は、本実施形態に係る表示パネルの要部断面図である。ここで、図６（ａ）、（ｂ）は、各々、図４に示した平面レイアウトを有する画素におけるVIＡ−VIＡ線（本明細書においては図４中に示したローマ数字の「６」に対応する記号として便宜的に「VI」を用いる。以下同じ）、及び、VIＢ−VIＢ線に沿った断面を示す概略断面図である。また、図７（ａ）〜（ｄ）は、各々、図５に示した要部平面レイアウトにおけるVIIＣ−VIIＣ線（本明細書においては図５中に示したローマ数字の「７」に対応する記号として便宜的に「VII」を用いる。以下同じ）、VIIＤ−VIIＤ線、VIIＥ−VIIＥ線、及び、VIIＦ−VIIＦ線に沿った断面を示す概略断面図である。図８（ａ）、（ｂ）は、各々、図１（ａ）、（ｂ）に示した平面レイアウトを有する表示パネルにおけるVIIIＧ−VIIIＧ線（本明細書においては図１中に示したローマ数字の「８」に対応する記号として便宜的に「VIII」を用いる。以下同じ）に沿った断面を示す概略断面図である。図９（ａ）、（ｂ）は、各々、図１（ａ）、（ｂ）に示した平面レイアウトを有する表示パネルにおけるIXＧ−IXＧ線（本明細書においては図１中に示したローマ数字の「９」に対応する記号として便宜的に「IX」を用いる。以下同じ）に沿った断面を示す概略断面図である。
【００３５】
図４に示した画素ＰＩＸは、具体的には、図６（ａ）、（ｂ）に示すように、基板１１の一面側（図面上面側）に設定された画素形成領域Ｒpxごとに設けられている。この画素形成領域Ｒpxには、少なくとも、有機ＥＬ素子ＯＥＬの形成領域（ＥＬ素子形成領域）Ｒelと、隣接する画素ＰＩＸとの間の境界領域と、が設定されている。
【００３６】
図４に示した画素形成領域Ｒpxの図面上方及び下方の縁辺領域には、各々、行方向（図面左右方向）に延在するように選択ラインＬｓ及び電源電圧ラインＬａが配設されている。一方、画素形成領域Ｒpxの図面右方の縁辺領域には、選択ラインＬｓ及び電源電圧ラインＬａに直交して、列方向（図面上下方向）に延在するようにデータラインＬｄが配設されている。
【００３７】
また、画素形成領域Ｒpxの上下及び左右の縁辺領域に設定される境界領域には、上下及び左右方向に隣接して配列される画素ＰＩＸの画素形成領域Ｒpxにまたがって、図４、図６（ａ）、（ｂ）に示すように、隔壁層１７が形成されている。そして、隔壁層１７の側壁１７ｅにより四方が囲まれ、画素電極１４が露出した領域がＥＬ素子形成領域Ｒelとして画定されている。
【００３８】
データラインＬｄは、例えば図４〜図６、図７（ａ）に示すように、選択ラインＬｓ及び電源電圧ラインＬａよりも下層側（基板１１側）に設けられている。データラインＬｄは、トランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇを形成するためのゲートメタル層をパターニングすることによって、当該ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと同じ工程で形成される。データラインＬｄは、図４、図７（ａ）に示すように、その上に被覆成膜されたゲート絶縁膜１２に設けられたコンタクトホールＣＨ３（接点Ｎ１３に相当する）を介して、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄに接続されている。ここで、図６（ａ）、図７（ａ）に示すように、データラインＬｄは、対向電極１６との間にゲート絶縁膜１２、絶縁膜１３及び隔壁層１７が介在しているので、寄生容量を低減でき、データラインＬｄに供給される信号（階調電圧Ｖdata）の遅延を抑制することができる。
【００３９】
また、選択ラインＬｓ及び電源電圧ラインＬａは、例えば図４〜図６、図７（ｂ）、（ｄ）に示すように、トランジスタＴｒ１１及びＴｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄよりも上層側に設けられている。選択ラインＬｓ及び電源電圧ラインＬａは、例えば高融点金属又は希土類元素を１乃至２種類、数重量％含有するアルミニウム合金材料により形成される。特に、本実施形態においては、例えば図６（ｂ）、図７（ｄ）に示すように、少なくとも電源電圧ラインＬａの表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆され、絶縁されている。なお、本実施形態においては、例えば図６（ｂ）、図７（ｂ）に示すように、選択ラインＬｓもその表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆され、絶縁されたパネル構造を有している。
【００４０】
そして、選択ラインＬｓは、図４、図５（ａ）、図７（ｂ）に示すように、下層の絶縁膜１３に設けられたコンタクトホールＣＨ４ａを介して中間層Ｌｍに接続されている。中間層Ｌｍは、さらに下層のゲート絶縁膜１２に設けられたコンタクトホールＣＨｂを介してトランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに電気的に接続されている。中間層Ｌｍは、後述するトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有している。また、中間層Ｌｍの下層には半導体層ＳＭＣ及び不純物層ＯＨＭが設けられている。また、電源電圧ラインＬａは、図４、図５（ｂ）、図７（ｄ）に示すように、下層の絶縁膜１３に設けられたコンタクトホールＣＨ５を介して、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄに電気的に接続されている。
【００４１】
ここで、上述した選択ラインＬｓ及び電源電圧ラインＬａを形成するアルミニウム合金に含有される高融点金属は、例えばチタン（Ｔｉ）やタンタル（Ｔａ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等を良好に適用することができる。具体的には、選択ラインＬｓ及び電源電圧ラインＬａの配線材料として、Ａｌ−Ｔｉ（０．５％〜１．５％）、Ａｌ−Ｔａ（１．０％〜２．０％）、Ａｌ−Ｚｒ（０．５％〜３％）、Ａｌ−Ｗ（１．０％〜２．０％）、Ａｌ−Ｍｏ（０．５％〜１．５％）等のアルミニウム合金を適用することができる。上記括弧内の数字は、アルミニウムに含有される各高融点金属の重量％を示す。また、選択ラインＬｓ及び電源電圧ラインＬａを形成するアルミニウム合金に含有される希土類元素は、例えばネオジウム（Ｎｄ）、ガドリニウム（Ｇｄ）、スカンジウム（Ｓｃ）等を良好に適用することができる。具体的には、選択ラインＬｓ及び電源電圧ラインＬａの配線材料として、Ａｌ−Ｓｃ（０．５〜２．５％）等のアルミニウム合金を適用することができる。
【００４２】
そして、このような選択ラインＬｓ及び電源電圧ラインＬａは、図１、図２に示したように、その一方の端部が表示領域２０外の周辺領域３０にまで延在し、端子パッドＰＬｓ、ＰＬａに接続されている。電源電圧ラインＬａに接続される端子パッドＰＬａの第１の例について具体的に示すと、電源電圧ラインＬａは、例えば図９（ａ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ９を介して上部パッド層ＰＤ２に電気的に接続される。ここで、電源電圧ラインＬａは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていない。このような端子構造を実現するためには、後述する表示パネルの製造方法において、端子パッドＰＬａ付近の電源電圧ラインＬａを、予めレジスト等により被覆して露出しない状態にして陽極酸化を行うことにより、表層を絶縁膜化しないようにする。また、上部パッド層ＰＤ２は、上述した中間層Ｌｍと同様に、後述するトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有している。また、上部パッド層ＰＤ２の下層には半導体層ＳＭＣ及び不純物層ＯＨＭが設けられている。さらに、上部パッド層ＰＤ２は、不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１２に設けられたコンタクトホールＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。ここで、下部パッド層ＰＤ１は、上述したデータラインＬｄと同様に、トランジスタＴｒ１１、Ｔｒ１２を構成するゲートメタル層により形成される。
【００４３】
また、端子パッドＰＬａの第２の例について具体的に示すと、電源電圧ラインＬａは、例えば図９（ｂ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ９を介して上部パッド層ＰＤ２に電気的に接続される。ここで、電源電圧ラインＬａは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されている。そして、上部パッド層ＰＤ２は、不純物層ＯＨＭ、半導体層ＳＭＣ及びゲート絶縁膜１２に設けられた複数のコンタクトホールＣＨ７、ＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。
【００４４】
なお、図示を省略したが、選択ラインＬｓの端部に設けられる端子パッドＰＬｓ（図１、図２参照）についても上述した端子パッドＰＬａと同様に、図９（ａ）、（ｂ）に示した端子構造のいずれかが適用される。また、データラインＬｄの端部に設けられる端子パッド（図示を省略）においては、データラインＬｄがトランジスタＴｒ１１、Ｔｒ１２を構成するゲートメタル層ＳＤにより形成されるので、その端部が図９（ａ）、（ｂ）に示した端子構造の下部パッド層ＰＤ１として適用される。そして、ゲート絶縁膜１２に設けられたコンタクトホールを介して、データラインＬｄの端部（下部パッド層ＰＤ１）と上部パッド層を電気的に接続することにより、図９（ａ）、（ｂ）と略同等の端子構造が適用される。ここで、図９（ａ）、（ｂ）に示した端子構造は、端子パッドＰＬａ、ＰＬｓ（データラインＬｄの端部に設けられる端子パッドを含む）において、いずれの構造を適用するものであってもよい。
【００４５】
また、図３に示した発光駆動回路ＤＣのトランジスタＴｒ１１及びＴｒ１２は、具体的には、図４に示すように、データラインＬｄに沿って列方向（図面上下方向）に延在するように配置されている。本実施形態においては、トランジスタＴｒ１１、Ｔｒ１２のチャネルの幅方向が、データラインＬｄに並行に設定されている。
【００４６】
ここで、各トランジスタＴｒ１１、Ｔｒ１２は、周知の電界効果型の薄膜トランジスタ構造を有している。すなわち、トランジスタＴｒ１１、Ｔｒ１２は、図４、図６（ａ）、図７（ａ）に示すように、各々、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇと、ゲート絶縁膜１２を介して少なくとも各ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと、を有している。
【００４７】
なお、図６（ａ）、図７（ａ）に示すように、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ上には、後述する有機ＥＬ素子ＯＥＬの画素電極１４を構成する透明電極層ＩＴＯが整合するように形成されている。また、少なくともソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄと半導体層ＳＭＣとの間には、不純物層ＯＨＭが形成されている。不純物層ＯＨＭは、ｎ型の不純物を含むアモルファスシリコンからなるｎ＋シリコン層等により形成され、半導体層ＳＭＣとソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄとのオーミック接続を実現する機能を有している。なお、本実施形態に係る表示パネル１０においては、ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、並びに、これらの電極と同時に形成される配線層の下層に不純物層ＯＨＭと半導体層ＳＭＣが延在して形成された基板構造を有している。また、各トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓとドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄが対向する半導体層ＳＭＣ上には、チャネル保護層ＢＬが形成されている。チャネル保護層ＢＬは、酸化シリコン又は窒化シリコン等により形成され、半導体層ＳＭＣへのエッチングダメージを防止する機能を有している。
【００４８】
そして、図３に示した発光駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、ゲート電極Ｔｒ１１ｇが図４、図５（ａ）、図７（ｂ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ４ｂ、中間層Ｌｍ、及び絶縁膜１３に設けられたコンタクトホールＣＨ４ａを介して選択ラインＬｓに接続されている。また、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、図４、図５（ａ）、図７（ａ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ３を介してデータラインＬｄに接続されている。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、図４、図５（ａ）、図７（ｃ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ１を介してトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに接続されている。ここで、コンタクトホールＣＨ１は、図３に示した発光駆動回路ＤＣの接点Ｎ１１に対応し、コンタクトホールＣＨ３は接点Ｎ１３に対応し、コンタクトホールＣＨ４ａ、ＣＨ４ｂは接点Ｎ１４に対応する。
【００４９】
また、トランジスタＴｒ１２は、ゲート電極Ｔｒ１２ｇが図４、図５（ａ）、図６（ａ）、図７（ｃ）に示すように、ゲート絶縁膜１２に設けられたコンタクトホールＣＨ１を介して上記トランジスタＴｒ１１のソース電極Ｔｒ１１ｓに電気的に接続されている。また、ゲート電極Ｔｒ１２ｇは、キャパシタＣｓの下部電極Ｅcaに直接接続されている。また、トランジスタＴｒ１２のドレイン電極Ｔｒ１２ｄは、図４、図５（ｂ）、図７（ｄ）に示すように、絶縁膜１３に設けられたコンタクトホールＣＨ５を介して上記電源電圧ラインＬａに電気的に接続されている。また、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓは、図４、図６（ａ）に示すように、後述するキャパシタＣｓの上部電極Ｅcbを兼用する、有機ＥＬ素子ＯＥＬの画素電極１４に直接接続されている。ここで、コンタクトホールＣＨ１は、図３に示した発光駆動回路ＤＣの接点Ｎ１１に対応し、コンタクトホールＣＨ５は接点Ｎ１５に対応する。また、ソース電極Ｔｒ１２ｓと画素電極１４（上部電極Ｅcb）の接続点は、図３に示した発光駆動回路ＤＣの接点Ｎ１２に対応する。
【００５０】
キャパシタＣｓは、図４、図６（ａ）、（ｂ）に示すように、下部電極Ｅcaと、該下部電極Ｅcaに対向する上部電極Ｅcbと、下部電極Ｅca及び上部電極Ｅcb間に介在するゲート絶縁膜１２と、を有している。ここで、ゲート絶縁膜１２は、キャパシタＣｓの誘電体層として兼用されている。また、上部電極Ｅcbは、後述する有機ＥＬ素子ＯＥＬの画素電極１４が兼用されている。すなわち、キャパシタＣｓは、有機ＥＬ素子ＯＥＬの下層側（基板１１側）に設けられている。
【００５１】
有機ＥＬ素子ＯＥＬは、図４、図６（ａ）、（ｂ）に示すように、画素電極（アノード電極）１４と、有機ＥＬ層（発光機能層）１５と、対向電極（カソード電極）１６と、を順次積層した素子構造を有している。画素電極１４は、上記トランジスタＴｒ１１、Ｔｒ１２のゲート絶縁膜１２上に設けられ、上述したように、キャパシタＣｓの上部電極Ｅcbとして兼用されている。また、画素電極１４は、その一部が延在して、トランジスタＴｒ１２のソース電極Ｔｒ１２ｓに直接接続されて、上記発光駆動回路ＤＣから所定の発光駆動電流が供給される。
【００５２】
有機ＥＬ層１５は、図４、図６（ａ）、（ｂ）に示すように、基板１１上に形成された隔壁層１７の側壁１７ｅにより画定されたＥＬ素子形成領域Ｒelに露出する画素電極１４上に形成される。有機ＥＬ層１５は、例えば正孔注入層（又は、正孔注入層を含む正孔輸送層）１５ａ及び電子輸送性発光層１５ｂから形成される。ここで、有機ＥＬ層１５は、正孔注入層や発光層、電子注入層等の担体輸送層のうち、発光層として機能する層が有機材料で形成されているものを指す。
【００５３】
対向電極１６は、基板１１上に２次元配列された各画素ＰＩＸの画素電極１４に対して、共通に対向するように設けられている。対向電極１６は、例えば基板１１の表示領域２０に対応するように、単一の電極層（べた電極）により形成されている。また、対向電極１６は、各画素ＰＩＸのＥＬ素子形成領域Ｒelだけでなく、当該ＥＬ素子形成領域Ｒelを画定する隔壁層１７や絶縁膜１３上にも延在するように設けられている。さらに、対向電極１６は、表示領域２０外の周辺領域３０にまで一部が延在するように設けられ、周辺領域３０に配置されたコンタクト電極Ｅccを介してカソードラインＬｃに電気的に接続されている。このカソードコンタクト部の第１の例について具体的に示すと、例えば図８（ａ）に示すように、対向電極１６がコンタクト電極Ｅccに電気的に接続され、該コンタクト電極Ｅccが、絶縁膜１３に設けられたコンタクトホールＣＨ６を介して、絶縁膜１３の下層のカソードラインＬｃに電気的に接続されている。ここで、コンタクト電極Ｅccは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていない。すなわち、この場合も、後述する表示パネルの製造方法において、コンタクト電極Ｅccを予めレジスト等により被覆して露出しない状態にして陽極酸化を行うことにより、表層を絶縁膜化しないようにする。
【００５４】
また、カソードコンタクト部の第２の例について具体的に示すと、例えば図８（ｂ）に示すように、対向電極１６は、コンタクト電極Ｅccに電気的に接続されるとともに、絶縁膜１３に設けられたコンタクトホールＣＨ６ｂを介して、絶縁膜１３の下層のカソードラインＬｃに直接接続されている。また、コンタクト電極Ｅccは、絶縁膜１３に設けられたコンタクトホールＣＨ６ａを介して、カソードラインＬｃに接続されている。ここで、コンタクト電極Ｅccは、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されている。
【００５５】
これにより、コンタクト電極Ｅcc及びカソードラインＬｃに接続された接続パッド（図示を省略）を通じて、所定の基準電圧Ｖsc（カソード電圧；例えば接地電位Ｖgnd）が対向電極１６に印加される。ここで、カソードラインＬｃは、上述したトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレインメタル層ＳＤ、及び、有機ＥＬ素子ＯＥＬを構成する透明電極層ＩＴＯが積層された構成を有し、その下層に半導体層ＳＭＣ及び不純物層ＯＨＭが整合するように延在している。
【００５６】
なお、図８（ａ）、（ｂ）に示したカソードコンタクト部の接続構造は、いずれの構造を適用するものであってもよく、上述した端子パッドの端子構造（図９（ａ）、（ｂ）参照）も含め、任意の組み合わせを適用してもよい。
【００５７】
また、カソードラインＬｃの端部に設けられる端子パッド（図示を省略）は、カソードラインＬｃがトランジスタＴｒ１１、Ｔｒ１２を構成するソース、ドレイン層ＳＤにより形成されるので、その端部が図９（ａ）、（ｂ）に示した端子構造の上部パッド層ＰＤ２として適用される。そして、ゲート絶縁膜１２に設けられたコンタクトホールを介して、カソードラインＬｃの端部（上部パッド層ＰＤ２）と下部パッド層ＰＤ１を電気的に接続することにより、図９（ａ）、（ｂ）と略同等の端子構造が適用される。
【００５８】
ここで、本実施形態に係る表示パネル１０においては、ボトムエミッション型の発光構造を有しているので、画素電極１４は、錫ドープ酸化インジウム（Indium Thin Oxide：ＩＴＯ）等の光透過率の高い透明な電極材料により形成されている。一方、対向電極１６は、アルミニウム（Ａｌ）単体やアルミニウム合金等の高い光反射率を有する電極材料を含んでいる。
【００５９】
隔壁層１７は、図１、図６に示すように、少なくとも、表示パネル１０に２次元配列される複数の画素ＰＩＸ相互の境界領域に格子状に設けられている。ここで、隔壁層１７は、例えばドライエッチング法を用いてパターニングが可能な絶縁材料、例えば感光性の絶縁材料であるポリイミド系の樹脂材料により形成される。
【００６０】
また、絶縁膜１３は、図１、図６〜図９に示すように、基板１１の略全域に設けられている。絶縁膜１３は、図６、図７に示すように、少なくとも画素ＰＩＸ相互の境界領域を被覆するように、基板１１上に設けられている。これにより、表示領域２０においては、トランジスタＴｒ１１、Ｔｒ１２、及び、該トランジスタＴｒ１１、Ｔｒ１２のソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを構成するソース、ドレインメタル層により形成される配線層は、絶縁膜１３及び隔壁層１７により被覆されている。また、周辺領域３０においては、ソース、ドレインメタル層ＳＤにより形成される配線層が絶縁膜１３により被覆されている。
【００６１】
そして、上述した発光駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ（画素電極１４、有機ＥＬ層１５、対向電極１６）、絶縁膜１３及び隔壁層１７が形成された基板１１の一面側には、封止層１８が形成されて表示パネル１０が封止されている。ここで、周辺領域３０においては、図９（ａ）、（ｂ）に示すように、少なくとも端子パッドＰＬｓ、ＰＬａが露出するように封止層１８に開口部ＣＨ１０が形成されている。なお、表示パネル１０は、封止層１８に加えて、又は、封止層１８に替えて、図示を省略したメタルキャップ（封止蓋）やガラス等の封止基板を貼り合わせた封止構造を適用するものであってもよい。
【００６２】
以上説明したようなデバイス構造を有する画素ＰＩＸにおいて、データラインＬｄを介して供給される画像データに応じた階調電圧Ｖdataに基づいて、所定の電流値の発光駆動電流がトランジスタＴｒ１２のドレイン・ソース間に流れて画素電極１４に供給されることにより、有機ＥＬ素子ＯＥＬが当該画像データに応じた所望の輝度階調で発光動作する。
【００６３】
このとき、表示パネル１０の画素電極１４が高い光透過率を有し、対向電極１６が高い光反射率を有することにより（すなわち、有機ＥＬ素子ＯＥＬがボトムエミッション型であることにより）、各画素ＰＩＸの有機ＥＬ層１５において発光した光は、画素電極１４を透過して直接、あるいは、対向電極１６で反射した後、基板１１を透過して、視野側である基板１１の他面側（図６（ａ）、（ｂ）の図面下方）に出射される。
【００６４】
（発光パネルの製造方法）
次に、本実施形態に係る表示パネルの製造方法について説明する。
図１０〜図１４は、本実施形態に係る表示パネルの製造方法を示す工程断面図である。ここでは、図示の都合上、図６〜図９に示した表示パネル１０の各部の断面を、便宜的に隣接するように配置して示した。図中、（VIＡ−VIＡ）〜（IXＨ−IXＨ）は、各々図６〜図９に示した各断面における工程断面を示す。また、端子パッドとして図９（ｂ）に示した端子構造（第２の例）を適用し、カソードコンタクト部として図８（ｂ）に示した接続構造（第２の例）を適用した場合について説明する。
【００６５】
上述した表示パネルの製造方法は、まず、図１０（ａ）〜図１１（ｂ）に示すように、ガラス基板等の基板１１の一面側に、上述した発光駆動回路ＤＣ（図３、図４参照）を構成するトランジスタＴｒ１１、Ｔｒ１２やキャパシタＣｓ、データラインＬｄ、選択ラインＬｓ、電源電圧ラインＬａが形成される。
【００６６】
具体的には、まず、図１０（ａ）に示すように、透明な基板１１の一面側（図面上面側）に設定された各画素ＰＩＸの画素形成領域Ｒpx内のＥＬ素子形成領域Ｒel（図４、図６参照）に対応する領域ごとに、キャパシタＣｓの下部電極Ｅcaが形成される。ここで、下部電極Ｅcaは、基板１１上にＩＴＯや亜鉛ドープ酸化インジウム（Indium Zinc Oxide）等の光透過率の高い透明な電極材料膜を堆積後、フォトリソグラフィ法を用いてパターニングすることにより形成される。ここで、透明な電極材料膜をパターニングする際には、ウェットエッチングが用いられる。
【００６７】
次いで、図１０（ｂ）に示すように、基板１１の一面側に形成された同一のゲートメタル層をフォトリソグラフィ法を用いてパターニングすることにより、上記ＥＬ素子形成領域Ｒel以外の表示領域２０に、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ及びデータラインＬｄが同時に形成される。このとき、図４、図５（ａ）、図７（ｃ）に示すように、ゲート電極Ｔｒ１２ｇの一端が下部電極Ｅca上に延在するようにパターニング形成されて、ゲート電極Ｔｒ１２ｇと下部電極Ｅcaが電気的に接続される。また、このとき、基板１１の周辺領域３０には、端子パッドＰＬａの下部パッド層ＰＤ１が同時に形成される。なお、図示を省略したが、端子パッドＰＬｓについても同様に下部パッド層が形成される。ここで、ゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇ、データラインＬｄ及び下部パッド層ＰＤ１を形成するためのゲートメタル層は、例えばモリブデン単体、又はモリブデン−ニオブ（ＭｏＮｂ）等のモリブデンを含む合金を適用することが好ましい。また、ゲートメタル層をパターニングする際には、ウェットエッチングが用いられる。
【００６８】
次いで、図１０（ｃ）に示すように、基板１１の全域に窒化シリコン等からなるゲート絶縁膜１２、真性アモルファスシリコン等からなる半導体膜ＳＭＣｘ、窒化シリコン等からなる絶縁膜を連続的に被覆形成する。その後、窒化シリコン等の絶縁膜をフォトリソグラフィ法を用いてパターニングすることにより、半導体膜ＳＭＣｘ上のゲート電極Ｔｒ１１ｇ及びＴｒ１２ｇに対応する領域に、チャネル保護層ＢＬを形成する。ここで、窒化シリコン等からなる絶縁膜をパターニングしてチャネル保護層ＢＬを形成する際には、ウェットエッチングが用いられる。
【００６９】
次いで、図１１（ａ）に示すように、基板１１の全域にｎ型アモルファスシリコン等からなる不純物層ＯＨＭｘを被覆形成する。その後、フォトリソグラフィ法を用いて、データラインＬｄ及びトランジスタＴｒ１１、Ｔｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇの所定の位置の上面が露出するように、不純物層ＯＨＭｘ、半導体膜ＳＭＣｘ及びゲート絶縁膜１２を一括してパターニングすることにより、図４に示したコンタクトホールＣＨ３、ＣＨ４ａ、ＣＨ１をそれぞれ形成する。このとき同時に、電源電圧ラインＬａの下部パッド層ＰＤ１（図示を省略するが、選択ラインＬｓ及びデータラインＬｄの下部パッド層を含む）の所定の位置の上面が露出するコンタクトホールＣＨ７、ＣＨ８も形成される。ここで、不純物層ＯＨＭｘ、半導体膜ＳＭＣｘ及びゲート絶縁膜１２をパターニングする際には、ドライエッチングが用いられる。
【００７０】
次いで、図１１（ｂ）に示すように、基板１１の一面側にソース、ドレインメタル層ＳＤを形成する。ここで、ソース、ドレインメタル層は、例えばクロム（Ｃｒ）やチタン（Ｔｉ）等のマイグレーションを低減するための遷移金属層上に、例えばアルミニウム単体やアルミニウム合金等の配線抵抗を低減するための低抵抗金属層を設けた２層構造、あるいは、さらにクロム等の金属層を積層した３層構造等の、積層構造を適用することができる。その後、フォトリソグラフィ法を用いて、ソース、ドレインメタル層ＳＤ、上記不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘを一括してパターニングすることにより、少なくともチャネル保護層ＢＬの両側であって、トランジスタＴｒ１１、Ｔｒ１２の半導体層ＳＭＣとなる領域の両端部に、オーミック接続のための不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄを形成する。このとき同時に、中間層Ｌｍの下層となるソース、ドレインメタル層ＳＤ、カソードラインＬｃの下層となるソース、ドレインメタル層ＳＤ、及び、上部パッド層ＰＤ２の下層となるソース、ドレインメタル層ＳＤも形成される。ここで、上述したように、中間層Ｌｍは、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇと選択ラインＬｓとを電気的に接続するための配線層である。また、カソードラインＬｃは、対向電極１６に接続されるコンタクト電極Ｅcc相互を接続し、対向電極１６に所定の基準電圧Ｖsc（接地電位Ｖgnd）を供給するための配線層である。また、上部パッド層ＰＤ２は、電源電圧ラインＬａ（選択ラインＬｓを含む）と下部パッド層ＰＤ１とを電気的に接続するための電極層である。ここで、ソース、ドレインメタル層ＳＤ、上記不純物層ＯＨＭｘ及び半導体膜ＳＭＣｘをパターニングする際には、ドライエッチングが用いられる。
【００７１】
これにより、図６（ａ）、図７（ａ）に示した薄膜トランジスタ構造のトランジスタＴｒ１１、Ｔｒ１２が形成される。このとき、トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ３を介して、下層のデータラインＬｄに電気的に接続される。また、トランジスタＴｒ１１のソース電極Ｔｒ１１ｓは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ１を介して、下層のトランジスタＴｒ１２のゲート電極Ｔｒ１２ｇに電気的に接続される。また、中間層Ｌｍに設けられるソース、ドレインメタル層ＳＤは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ４ａを介して、下層のゲート電極Ｔｒ１１ｇに電気的に接続される。また、カソードラインＬｃに設けられるソース、ドレインメタル層ＳＤは、周辺領域３０の所定の位置に設けられるコンタクト電極Ｅcc相互を電気的に接続するように配設される。また、電源電圧ラインＬａの端子パッドＰＬａ（選択ラインＬｓの端子パッドＰＬｓ、データラインＬｄの端子パッドを含む）の上部パッド層ＰＤ２に設けられるソース、ドレインメタル層ＳＤは、ゲート絶縁膜１２に形成されたコンタクトホールＣＨ７、ＣＨ８を介して、下層の下部パッド層ＰＤ１に電気的に接続される。
【００７２】
次いで、基板１１の全域にＩＴＯや亜鉛ドープ酸化インジウム等の光透過率の高い電極材料膜（透明電極層）を堆積した後、フォトリソグラフィ法を用いて当該電極材料膜をパターニングすることにより、図１１（ｃ）に示すように、少なくとも各画素ＰＩＸのＥＬ素子形成領域Ｒelのゲート絶縁膜１２上に、例えば矩形状の平面パターンを有する画素電極１４を形成する。このとき、画素電極１４の一部がトランジスタＴｒ１２のソース電極Ｔｒ１２ｓ上にまで延在するようにパターニング形成することにより、ソース電極Ｔｒ１２ｓと画素電極１４が直接接続される。また、本実施形態においては、画素電極１４を形成する透明電極層ＩＴＯが、上述したソース、ドレインメタル層ＳＤからなる電極（ソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ、ドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ）や配線層（中間層Ｌｍ、カソードラインＬｃ、上部パッド層ＰＤ２）上にも整合するように形成される。ここで、透明電極層ＩＴＯをパターニングする際には、ウェットエッチングが用いられる。
【００７３】
これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelにおいては、ゲート絶縁膜１２を介して、画素電極１４と下部電極Ｅcaが対向して配置されたキャパシタＣｓが形成される。すなわち、画素電極１４は、有機ＥＬ素子ＯＥＬのアノード電極であるとともに、下部電極Ｅcaに対向する上部電極Ｅcbとして兼用され、また、ゲート絶縁膜１２は、誘電体層として兼用される。また、ソース、ドレインメタル層ＳＤを下層とし、透明電極層ＩＴＯを上層した積層構造を有するソース電極Ｔｒ１１ｓ、Ｔｒ１２ｓ及びドレイン電極Ｔｒ１１ｄ、Ｔｒ１２ｄ、中間層Ｌｍ、カソードラインＬｃ、上部パッド層ＰＤ２が形成される。
【００７４】
このように、キャパシタＣｓの上部電極Ｅcb（画素電極１４）及び下部電極Ｅcaが透明な電極材料により形成されていることにより、ボトムエミッション型の発光構造を有する表示パネルであっても、高い開口率を実現することができる。
【００７５】
次いで、図１２（ａ）に示すように、上述した画素電極１４、トランジスタＴｒ１１、Ｔｒ１２、中間層Ｌｍ、カソードラインＬｃ及び上部パッド層ＰＤ２を含む基板１１の全域に、例えば化学気相成長（ＣＶＤ）法を用いて、窒化シリコン等の無機の絶縁性材料からなり、層間絶縁膜又は保護絶縁膜として機能する絶縁膜１３を形成する。ＩＴＯと窒化シリコンの密着性が良いことは知られているので、本実施形態においては、画素電極１４を形成する透明電極層ＩＴＯを、上述したソース、ドレインメタル層ＳＤからなる電極や配線層上にも形成することで、ＩＴＯと窒化シリコンからなる絶縁膜との接触面積を大きくし、膜剥がれ等を起きにくくしている。その後、ドライエッチング法を用いて、絶縁膜１３をパターニングして、各画素ＰＩＸの画素電極１４の上面が露出する開口部、並びに、中間層Ｌｍ、ドレイン電極Ｔｒ１２ｄ、カソードラインＬｃ及び上部パッド層ＰＤ２の所定の位置の上面が露出する各コンタクトホールＣＨ４ｂ、ＣＨ５、ＣＨ６ａ、ＣＨ６ｂ、ＣＨ９、開口部ＣＨ１０ｘを形成する。
【００７６】
次いで、図１２（ｂ）に示すように、例えばスパッタリング法を用いて、基板１１の一面側にアルミニウム合金等からなる配線層を形成した後、フォトリソグラフィ法を用いて、当該配線層をパターニングすることにより、所定の配線パターンを有し、選択ラインＬｓとなる配線層Ｌsx、及び、電源電圧ラインＬａとなる配線層Ｌaxを形成する。このとき同時に、周辺領域３０に配置されるコンタクト電極Ｅccとなる電極層Ｅcxも形成される。ここで、アルミニウム合金等からなる配線層をパターニングする際には、ウェットエッチングが用いられる。
【００７７】
このとき、電源電圧ラインＬａとなる配線層Ｌaxは、表示領域２０においては、絶縁膜１３に形成されたコンタクトホールＣＨ５を介して、下層のドレイン電極Ｔｒ１２ｄに電気的に接続される。また、配線層Ｌaxは、周辺領域３０においては、絶縁膜１３に形成されたコンタクトホールＣＨ９を介して、端子パッドＰＬａの上部パッド層ＰＤ２に電気的に接続される。また、選択ラインＬｓとなる配線層Ｌsxは、表示領域２０においては、絶縁膜１３に形成されたコンタクトホールＣＨ４ｂを介して、下層の中間層Ｌｍに電気的に接続される。また、配線層Ｌsxは、周辺領域３０においては、上記配線層Ｌaxと同様に、絶縁膜１３に形成されたコンタクトホールを介して、端子パッドＰＬｓの上部パッド層ＰＤ２に電気的に接続される。また、コンタクト電極となる電極層Ｅcxは、絶縁膜１３に形成されたコンタクトホールＣＨ６ａを介して、下層のカソードラインＬｃに電気的に接続される。
【００７８】
次いで、図１２（ｃ）に示すように、アルミニウム合金等からなる配線層Ｌax、Ｌsx、及び、電極層Ｅcxを陽極酸化して、各配線層Ｌax、Ｌsx、及び、電極層Ｅcxの表層に陽極酸化膜からなる絶縁膜Ｆaoを形成する。これにより、アルミニウム合金等からなる配線層Ｌax、Ｌsxのうち、陽極酸化されない配線層内部が電源電圧ラインＬａ及び選択ラインＬｓとなり、その上面及び側面が陽極酸化膜からなる絶縁膜Ｆaoにより被覆される。また、電極層Ｅcxのうち、陽極酸化されない電極層内部がコンタクト電極Ｅccとなり、その上面及び側面が陽極酸化膜からなる絶縁膜Ｆaoにより被覆される。ここで、基板１１上に形成されたアルミニウム合金等からなる配線層や電極のうち、表層を絶縁膜化しない領域の配線層や電極は、予めレジスト等により被覆して露出しない状態にし、陽極酸化を行う。配線層や電極の表層を、すべて絶縁膜化する場合には、レジスト等により被覆する工程は省略することができる。具体的には、本実施形態の製造方法に示すように、図８（ｂ）に示したカソードコンタクト部の接続構造、及び、図９（ｂ）に示した端子パッドの端子構造を適用した表示パネル１０においては、アルミニウム合金等からなる配線層Ｌax、Ｌsx、及び、電極層Ｅcxをレジスト等で被覆する工程を省くことができる。
【００７９】
また、陽極酸化処理の具体的な条件としては、次のような例を良好に適用することができる。
（１）陽極酸化使用電解液（次のいずれか）
ａ）硼酸アンモニウム水溶液
ｂ）希硫酸
ｃ）シュウ酸
ｄ）エチレングリコールと水の混合液であり、その容積比が７：３〜９：１程度であり、さらに酒石酸等の電解質
ｅ）酒石酸アンモニウムをエチレングリコールで希釈してｐＨ７．０前後に調整した電解液
ｆ）硫酸水溶液
ｇ）酒石酸アンモニウム
本実施例においては、ａ）2.5％硼酸アンモニウム水溶液を用いた。
【００８０】
（２）電極材料（陰極）
ａ）白金（Ｐｔ)
（３）電極形状
ａ）メッシュ状
ｂ）平板
（４）処理電圧／処理時間
電流密度 4.5mA/cm2(3〜15mA/cm2の範囲)，化成電流 3.4A，化成電圧２００V，最終化成電流 0.06A(この値に到達してから６０sec熟成時間を設ける)
【００８１】
上記の条件で陽極酸化処理を行う場合において、例えば膜厚４００ｎｍのアルミニウム合金からなる電源電圧ラインＬａや選択ラインＬｓの表層に、絶縁性が十分な陽極酸化膜を形成するためには、概ね５５０ｎｍ以上の膜厚のアルミニウム合金からなる配線層Ｌax、Ｌsxを成膜する必要がある。すなわち、膜厚５５０ｎｍのアルミニウム合金のうち、膜厚１５０ｎｍ分を陽極酸化により絶縁膜化する必要がある。
【００８２】
次いで、基板１１上に、例えばポリイミド系やアクリル系等の感光性の有機樹脂材料を塗布して、例えば１〜５μｍの膜厚を有する樹脂層を形成した後、当該樹脂層をパターニングすることにより、図１、図１３（ａ）に示すように隔壁層１７を形成する。ここで、隔壁層１７は、少なくとも表示領域２０において基板１１の一面側に突出するとともに、各画素ＰＩＸの画素電極１４が矩形状に露出する開口部を有している。
【００８３】
これにより、各画素形成領域Ｒpxにおいて、隔壁層１７に形成された開口部、すなわち側壁１７ｅにより囲まれた領域が各画素ＰＩＸのＥＬ素子形成領域Ｒelとして画定される。ここで、隔壁層１７を形成する感光性の有機樹脂材料としては、例えば東レ株式会社製のポリイミドコーティング材「フォトニースＰＷ−１０３０」や「フォトニースＤＬ−１０００」等を良好に適用することができる。
【００８４】
次いで、基板１１を純水で洗浄した後、例えば酸素プラズマ処理又はＵＶオゾン処理等を施すことにより、隔壁層１７により画定された各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面を、後述する正孔輸送材料や電子輸送性発光材料の有機化合物含有液に対して親液化する処理を施す。
【００８５】
このように、隔壁層１７により有機化合物含有液を塗布する領域を画定し、加えて、各画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素電極１４表面を親液化することにより、後述するように、有機化合物含有液をノズルプリンティング法やインクジェット法を用いて塗布し、有機ＥＬ層１５の発光層（電子輸送性発光層１５ｂ）を形成する場合であっても、表示パネル１０の行方向に隣接して配置される、異なる色の画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを抑制することができる。したがって、カラー表示に対応した表示パネル１０を製造する場合であっても、隣接画素相互の混色を防止して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料の塗り分けを良好に行うことができる。
【００８６】
なお、本実施形態においては、画素電極１４表面を親液化する工程についてのみ説明したが、本発明はこれに限定されるものではなく、上述した画素電極１４表面の親液化処理の後に、少なくとも隔壁層１７表面を撥液化する処理を施すものであってもよい。これによれば、隔壁層１７の表面が撥液性を有するとともに、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面が親液性を有する基板表面を実現することができる。したがって、基板１１の表面に塗布される有機化合物含有液が隔壁層１７の側壁１７ｅに迫り上がる現象をさらに抑制することができるとともに、画素電極１４の表面に十分馴染んで略均一に拡がるので、画素電極１４上の全域に略均一な膜厚を有する有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）を形成することができる。
【００８７】
また、本実施形態において使用する「撥液性」とは、後述する正孔輸送層となる正孔輸送材料を含有する有機化合物含有液や、電子輸送性発光層となる電子輸送性発光材料を含有する有機化合物含有液、もしくは、これらの溶液に用いる有機溶媒を、絶縁性基板上等に滴下して、接触角の測定を行った場合に、当該接触角が概ね５０°以上になる状態と規定する。また、「撥液性」に対峙する「親液性」とは、本実施例においては、上記接触角が概ね４０°以下、好ましくは概ね１０°以下になる状態と規定する。
【００８８】
次いで、図１３（ｂ）に示すように、表示領域２０の各画素ＰＩＸのＥＬ素子形成領域Ｒelに露出する画素電極１４上に、正孔輸送層（担体輸送層）１５ａ及び電子輸送性発光層（担体輸送層）１５ｂが積層形成された有機ＥＬ層（発光機能層）１５を形成する。
【００８９】
まず、各画素ＰＩＸのＥＬ素子形成領域Ｒelに対して、連続した溶液（液流）を吐出するノズルプリンティング（又はノズルコート）法、又は、互いに分離した不連続の複数の液滴を所定位置に吐出するインクジェット法等を用いて、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて画素電極１４上に正孔輸送層１５ａを形成する。
【００９０】
具体的には、有機高分子系の正孔輸送材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、ＥＬ素子形成領域Ｒelに塗布する。その後、基板１１が載置されているステージを１００℃以上の温度条件で加熱して乾燥処理を行って残留溶媒を除去することにより、各ＥＬ素子形成領域Ｒelに露出する画素電極１４上にのみ有機高分子系の正孔輸送材料を定着させて、正孔輸送層１５ａを形成する。
【００９１】
ここで、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の上面は、上述した親液化処理により正孔輸送材料を含む有機化合物含有液に対して親液性を有しているので、塗布された有機化合物含有液は、画素電極１４上に十分馴染んで広がる。一方、隔壁層１７は、塗布される有機化合物含有液の液面高さに対して十分高く形成され、かつ、感光性の有機樹脂材料が当該有機化合物含有液に対して一般に撥液性を有しているので、隣接する画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００９２】
次いで、各ＥＬ素子形成領域Ｒelに形成された正孔輸送層１５ａ上に、ノズルプリンティング法又はインクジェット法等を用いて、電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層（担体輸送層）１５ｂを形成する。
【００９３】
具体的には、有機高分子系の電子輸送性発光材料（担体輸送性材料）を含む有機化合物含有液（有機溶液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料を、適宜水系溶媒或いはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解または分散した０．１ｗｔ％〜５ｗｔ％の溶液を、上記正孔輸送層１５ａ上に塗布する。その後、窒素雰囲気中で上記ステージを加熱して乾燥処理を行って残留溶媒を除去することにより、正孔輸送層１５ａ上に有機高分子系の電子輸送性発光材料を定着させて、電子輸送性発光層１５ｂを形成する。
【００９４】
ここで、ＥＬ素子形成領域Ｒel内に形成された上記正孔輸送層１５ａの表面は、電子輸送性発光材料を含む有機化合物含有液に対して親液性を有しているので、各ＥＬ素子形成領域Ｒelに塗布された有機化合物含有液は、正孔輸送層１５ａ上に十分馴染んで広がる。一方、隔壁層１７は、塗布される有機化合物含有液の高さに対して十分高く設定され、かつ、感光性の有機樹脂材料が当該有機化合物含有液に対して一般に撥液性を有しているので、隣接する画素ＰＩＸのＥＬ素子形成領域Ｒelへの有機化合物含有液の漏出や乗り越えを防止することができる。
【００９５】
次いで、図１４（ａ）に示すように、上記隔壁層１７及び有機ＥＬ層１５（正孔輸送層１５ａ及び電子輸送性発光層１５ｂ）が形成された基板１１の少なくとも表示領域２０に、光反射特性を有し、各画素ＰＩＸの有機ＥＬ層１５を介して画素電極１４に対向する、共通の対向電極（カソード電極）１６を形成する。このとき、対向電極１６は、表示領域２０のみならず、周辺領域３０にも一部が延在するように形成されることにより、コンタクト電極Ｅccに直接接続されるとともに、絶縁膜１３に形成されたコンタクトホールＣＨ６ｂを介して、下層のカソードラインＬｃに直接接続される。
【００９６】
ここで、対向電極１６としては、例えば真空蒸着法やスパッタリング法を用いて、１〜１０ｎｍの膜厚のカルシウム（Ｃａ）、バリウム（Ｂａ）、リチウム（Ｌｉ）、インジウム（Ｉｎ）等の仕事関数の低い電子注入層（カソード電極）と、１００ｎｍ以上の膜厚のアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム（Ｐｄ）のいずれかの単体、又は、これらの少なくとも一種を含む合金からなる高仕事関数の薄膜（給電電極）と、を積層した電極構造を適用することができる。ここで、対向電極１６を構成する電極層をパターニングする際には、ウェットエッチングが用いられる。なお、このような電極構造の場合、上記対向電極１６のうち、上記高仕事関数の薄膜のみがコンタクト電極Ｅcc、及び、コンタクトホールＣＨ６ｂを介してカソードラインＬｃに接続されていればよい。
【００９７】
次いで、上記対向電極１６を形成した後、図１４（ｂ）に示すように、基板１１の一面側全域にシリコン酸化膜やシリコン窒化膜等からなる封止層１８をＣＶＤ法等を用いて形成する。その後、基板１１の周辺領域に形成された端子パッドＰＬａ、ＰＬｓ（図示を省略したデータラインＬｄの端子パッドを含む）の上面が露出するように封止層１８に開口部ＣＨ１０を形成する。ここで、開口部ＣＨ１０は、例えば上述した開口部ＣＨ１０ｘ（図１２（ａ）参照）に整合するように形成される。これにより、図６〜図９に示したような断面構造を有する表示パネル１０が完成する。なお、上記封止層１８に加えて、又は、封止層１８に替えて、メタルキャップ（封止蓋）やガラス等の封止基板を基板１１に対向して接合するものであってもよい。
【００９８】
このように、本実施形態に係る表示パネル（発光パネル）及びその製造方法においては、基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、少なくとも最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）がアルミニウム合金材料からなり、かつ、その表層が陽極酸化膜からなる絶縁膜Ｆaoにより被覆されていることを特徴とする。
【００９９】
（作用効果の検証）
次に、上述した特徴を有する薄膜トランジスタアレイ基板を適用した表示パネル及びその製造方法に特有の作用効果について詳しく説明する。
【０１００】
図１５は、上述した実施形態の比較対象となる表示パネルの一例を示す要部断面図である。ここでは、上述した実施形態との比較を容易にするために、図６〜図９と同等の断面について、（VIＡ−VIＡ）〜（IXＨ−IXＨ）の表記を用いた。また、図１６、図１７は、比較対象となる表示パネルの製造方法を示す工程断面図である。ここでは、上述した実施形態との比較を容易にするために、図１０〜図１４と同様に、各部の断面を便宜的に隣接するように配置して示した。図中、（VIＡ−VIＡ）〜（IXＨ−IXＨ）は、各々図１５に示した各断面における工程断面を示す。なお、上述した実施形態と同等の構成については、同一の符号を付してその説明を簡略化する。
【０１０１】
比較対象となる表示パネルは、図１５（ａ）、（ｂ）に示すように、基板１１上に形成されるトランジスタＴｒ１１、Ｔｒ１２に接続される配線層のうち、最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）を被覆する絶縁膜が、陽極酸化膜ではなく、窒化シリコン等の無機の絶縁性材料からなる点が、上述した実施形態とは異なっている。
【０１０２】
すなわち、表示パネルの表示領域においては、絶縁膜１３ａに設けられたコンタクトホールを介して、トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇに電気的に接続された選択ラインＬｓや、トランジスタＴｒ１２のドレイン電極に電気的に接続された電源電圧ラインＬａは、窒化シリコン膜等からなる絶縁膜１３ｂにより被覆されている。ここで、選択ラインＬｓや電源電圧ラインＬａの下層に設けられる絶縁膜１３ａは、上述した実施形態における絶縁膜１３に対応する。
【０１０３】
一方、表示パネルの周辺領域においては、絶縁膜１３ａに設けられたコンタクトホールを介して、カソードラインＬｃに電気的に接続されたコンタクト電極Ｅccは、当該コンタクト電極Ｅccを被覆する絶縁膜１３ｂに設けられたコンタクトホールを介して、有機ＥＬ素子ＯＥＬの対向電極１６に電気的に接続されている。また、絶縁膜１３ａに設けられたコンタクトホールを介して、端子パッドＰＬｓ、ＰＬａの上部パッド層ＰＤ２に電気的に接続された選択ラインＬｓや電源電圧ラインＬａは、絶縁膜１３ｂにより被覆されている。
【０１０４】
このようなパネル構造を有する表示パネルの製造方法は、上述した実施形態と同様に、まず、図１６（ａ）に示すように、基板１１の一面側に、発光駆動回路ＤＣを構成するトランジスタＴｒ１１、Ｔｒ１２、キャパシタＣｓ、データラインＬｄ、中間層Ｌｍ、カソードラインＬｃ、端子パッドＰＬａの上部パッド部ＰＤ２及び下部パッド部ＰＤ１を形成する。
【０１０５】
次いで、図１６（ｂ）に示すように、ＣＶＤ法を用いて、基板１１の全域に窒化シリコン等からなる絶縁膜１３ａを形成した後、ドライエッチング法を用いて、中間層Ｌｍ、ドレイン電極Ｔｒ１２ｄ、カソードラインＬｃ及び上部パッド層ＰＤ２の所定の位置の上面が露出するコンタクトホール及び開口部を形成する。その後、スパッタリング法を用いて、基板１１上にアルミニウム合金等からなる配線層を形成した後、ウェットエッチング法を用いてパターニングすることにより、所定の配線パターンを有する選択ラインＬｓ及び電源電圧ラインＬａを形成する。このとき同時に、周辺領域３０にコンタクト電極Ｅccを形成する。
【０１０６】
このとき、電源電圧ラインＬａは、表示領域２０において、絶縁膜１３ａに形成されたコンタクトホールを介して、下層のドレイン電極Ｔｒ１２ｄに電気的に接続される。また、電源電圧ラインＬａは、周辺領域３０においては、絶縁膜１３ａに形成されたコンタクトホールを介して、端子パッドＰＬａの上部パッド層ＰＤ２に電気的に接続される。また、選択ラインＬｓは、表示領域２０において、絶縁膜１３ａに形成されたコンタクトホールを介して、下層の中間層Ｌｍに電気的に接続される。また、選択ラインＬｓは、周辺領域３０においては、上記電源電圧ラインＬａと同様に、絶縁膜１３ａに形成されたコンタクトホールを介して、端子パッドＰＬｓの上部パッド層ＰＤ２に電気的に接続される（図示を省略）。また、コンタクト電極Ｅccは、絶縁膜１３ａに形成されたコンタクトホールを介して、下層のカソードラインＬｃに電気的に接続される。
【０１０７】
次いで、図１６（ｃ）に示すように、ＣＶＤ法を用いて、基板１１の全域に窒化シリコン等からなる絶縁膜１３ｂを被覆形成した後、ドライエッチング法を用いて、画素電極１４、コンタクト電極Ｅcc及び上部パッド層ＰＤ２の所定の位置の上面が露出するコンタクトホール及び開口部を形成する。ここで、ＥＬ素子形成領域Ｒel、端子パッドＰＬａ及びＰＬｓの形成領域においては、単一のエッチング工程で絶縁膜１３ｂ及び１３ａを連続的にエッチングすることにより、画素電極１４及び上部パッド層ＰＤ２の上面が露出するコンタクトホール及び開口部が形成される。一方、コンタクト電極Ｅccの形成領域においては、絶縁膜１３ｂをエッチングすることにより、コンタクト電極Ｅccの上面が露出するコンタクトホールが形成される。
【０１０８】
次いで、図１７（ａ）に示すように、基板１１上の少なくとも表示領域において、感光性の有機樹脂材料からなり、各画素ＰＩＸの画素電極１４が露出する開口部を有する隔壁層１７を形成する。これにより、各画素ＰＩＸのＥＬ素子形成領域Ｒelが画定される。
【０１０９】
次いで、各ＥＬ素子形成領域Ｒelに露出する画素電極１４の表面を親液化処理した後、図１７（ｂ）に示すように、各画素電極１４上に正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる有機ＥＬ層１５を形成する。次いで、基板１１の少なくとも表示領域２０に、光反射特性を有する対向電極１６を形成する。ここで、対向電極１６は、各画素ＰＩＸの有機ＥＬ層１５を介して各画素電極１４に共通に対向するように、単一の電極層（べた電極）により形成される。このとき、対向電極１６は、周辺領域３０に配置され、絶縁膜１３ｂに設けられたコンタクトホール内に露出するコンタクト電極Ｅccに接続される。これにより、対向電極１６はコンタクト電極Ｅccを介してカソードラインＬｃに電気的に接続される。
【０１１０】
このようなパネル構造を有する表示パネルにおいては、トランジスタＴｒ１１、Ｔｒ１２を含む発光駆動回路ＤＣの形成後、絶縁膜１３ａ、１３ｂや、選択ラインＬｓ、電源電圧ラインＬａ等の配線層の形成のため、数回の成膜工程及びパターニング工程を繰り返す必要がある。一般に、成膜、パターニング工程においては、スパッタリング時やレジスト洗浄時、エッチング時等にパーティクル（微小な異物）が発生し、基板１１上に残留することが知られている。特に、絶縁膜１３ａ、１３ｂを成膜する際に多用されるＣＶＤ法や、ドライエッチング工程においては、パーティクルが発生しやすい。このようなパーティクルが基板上に存在すると、成膜時に膜中に取り込まれて粒子化し、有機ＥＬ素子ＯＥＬ（発光素子）からの発光を阻害して、点欠陥や輝度低下等の画素不良を招き、製造歩留まりを低下させるという問題を有している。そして、このようなパーティクルの問題は、特に、表示パネルの画質の高精細化や大画面化を実現しようとする場合に、その影響が相対的に大きくなる。
【０１１１】
これに対して、上述した実施形態に係る表示パネル１０においては、選択ラインＬｓ、電源電圧ラインＬａ等の配線層の表層を、陽極酸化膜からなる絶縁膜Ｆaoにより被覆したパネル構造を有している。これにより、本実施形態に係る製造方法においては、選択ラインＬｓや電源電圧ラインＬａ等の配線層の形成後に陽極酸化処理を行うことにより、当該配線層の表層を絶縁膜化することができるので、比較対象に示した絶縁膜１３ｂを成膜、パターニングする工程を省くことができる。すなわち、本実施形態に係る製造方法においては、絶縁膜１３ｂの成膜時に用いられるＣＶＤ工程や、パターニング時に用いられるドライエッチング工程の回数を削減することができるので、パーティクルの発生を抑制して、表示パネル（薄膜トランジスタアレイ基板）の不良発生率を低減し、製造歩留まりを改善することができる。
【０１１２】
さらに、選択ラインＬｓや電源電圧ラインＬａ等の配線層として、アルミニウム単体、又は、アルミニウムを含む合金材料を適用することにより、良好な絶縁特性を有する陽極酸化膜（絶縁膜Ｆao）を表層に形成することができる。加えて、配線層としてアルミニウム単体、又は、アルミニウムを含む合金材料を適用することにより、配線抵抗を十分に低減することができる。したがって、表示パネル１０を高精細化や大画面化する場合であっても、信号遅延や電圧低下を抑制して、画像データに応じた適切な輝度階調で画素ＰＩＸを発光動作させることができ、画質の劣化を抑制することができる。
【０１１３】
なお、上述した実施形態においては、画素ＰＩＸに設けられる発光駆動回路ＤＣとして、画像データに応じて各画素ＰＩＸ（具体的には、発光駆動回路ＤＣのトランジスタＴｒ１２のゲート端子；接点Ｎ１１）に書き込む階調電圧Ｖdataの電圧値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電圧指定型の階調制御方式の回路構成を示した（図３参照）。本発明は、これに限定されるものではなく、画像データに応じて各画素ＰＩＸに書き込む階調電流の電流値を調整（指定）することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所望の輝度階調で発光動作させる電流指定型の階調制御方式の回路構成を有するものであってもよい。以下にその一例を示す。
【０１１４】
（画素の他の例）
図１８は、本実施形態に係る表示パネルに配列される画素の他の回路構成例を示す等価回路図である。また、図１９は、本実施形態に適用可能な画素の他の例を示す平面レイアウト図である。ここで、上述した実施形態に示した画素（図３参照）と同一又は同等の構成については、同等の符号を付して示し、その説明を簡略化する。
【０１１５】
画素ＰＩＸの他の回路構成は、図１８に示すように、３個のトランジスタを有する発光駆動回路ＤＣと有機ＥＬ素子ＯＥＬとを備えている。発光駆動回路ＤＣは、具体的には、トランジスタＴｒ２１〜Ｔｒ２３と、キャパシタＣｓとを備えている。トランジスタＴｒ２１は、ゲート端子が接点Ｎ２４を介して選択ラインＬｓに接続され、ドレイン端子が接点Ｎ２５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２１に接続されている。トランジスタＴｒ２２は、ゲート端子が接点Ｎ２４を介して選択ラインＬｓに接続され、ソース端子が接点Ｎ２３を介してデータラインＬｄに接続され、ドレイン端子が接点Ｎ２２に接続されている。トランジスタ（駆動トランジスタ）Ｔｒ２３は、ゲート端子が接点Ｎ２１に接続され、ドレイン端子が接点Ｎ２５を介して電源電圧ラインＬａに接続され、ソース端子が接点Ｎ２２に接続されている。キャパシタＣｓは、トランジスタＴｒ２３のゲート端子（接点Ｎ２１）及びソース端子（接点Ｎ２２）間に接続されている。
【０１１６】
また、有機ＥＬ素子ＯＥＬは、上述した実施形態に示した画素（図３参照）と同様に、アノード（アノード電極となる画素電極１４；後述する図１９参照）が上記発光駆動回路ＤＣの接点Ｎ２２に接続され、カソード（カソード電極となる対向電極）が所定の低電位電位電源（基準電圧Ｖsc；例えば接地電位Ｖgnd）に接続される。
【０１１７】
そして、このような回路構成を有する画素ＰＩＸにおける駆動制御動作は、所定の処理サイクル期間内に、画像データに応じた電圧成分を保持させる書込動作（選択期間）と、該書込動作終了後に、有機ＥＬ素子ＯＥＬを画像データに応じた輝度階調で発光動作させる発光動作（非選択期間）と、を実行するように制御される。
【０１１８】
まず、画素ＰＩＸへの書込動作（選択期間）においては、選択ラインＬｓに選択レベル（オンレベル；例えばハイレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを選択状態に設定する。そして、電源電圧ラインＬａにローレベル（基準電圧Ｖsc以下の電圧レベル；例えば負電圧）の電源電圧Ｖsaを印加した状態で、データラインＬｄに画像データに応じた負の電流値に設定された階調電流Ｉdataを供給する。
【０１１９】
これにより、画素ＰＩＸからデータラインＬｄ方向に階調電流Ｉdataが引き抜かれるように流れ、ローレベルの電源電圧Ｖsaよりもさらに低電位の電圧がトランジスタＴｒ２３のソース端子（接点Ｎ２２）に印加される。
【０１２０】
したがって、接点Ｎ２１及びＮ２２間（すなわち、トランジスタＴｒ２３のゲート・ソース間）に電位差が生じることによりトランジスタＴｒ２３がオン動作して、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２、トランジスタＴｒ２２、接点Ｎ２３を介してデータラインＬｄ方向に、階調電流Ｉdataに対応した書込電流が流れる。
【０１２１】
このとき、キャパシタＣｓには、接点Ｎ１３及びＮ１４間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される。また、電源電圧ラインＬａには、基準電圧Ｖsc以下の電圧レベルの電源電圧Ｖsaが印加され、さらに、書込電流が画素ＰＩＸからデータラインＬｄ方向に引き抜くように設定されている。これにより、有機ＥＬ素子ＯＥＬのアノード（接点Ｎ２２）に印加される電位は、カソードの電位（基準電圧Ｖsc）よりも低くなるため、有機ＥＬ素子ＯＥＬには電流が流れず発光動作は行われない（非発光動作）。
【０１２２】
次いで、書込動作終了後の発光動作（非選択期間）においては、選択ラインＬｓに非選択レベル（ローレベル）の選択電圧Ｖselを印加することにより、画素ＰＩＸを非選択状態に設定する。このとき、キャパシタＣｓには、上述した書込動作において蓄積された電荷が保持されるので、トランジスタＴｒ２３はオン状態を維持する。そして、電源電圧ラインＬａにハイレベル（基準電圧Ｖscよりも高い電圧レベル）の電源電圧Ｖsaを印加することにより、電源電圧ラインＬａからトランジスタＴｒ２３、接点Ｎ２２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れる。
【０１２３】
このとき、キャパシタＣｓにより保持される電圧成分は、トランジスタＴｒ２３において階調電流Ｉdataに対応する書込電流を流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、当該書込電流と略同等の電流値となり、有機ＥＬ素子ＯＥＬは、画像データに応じた輝度階調で発光動作する。
【０１２４】
（画素のデバイス構造）
図１８に示した回路構成を有する画素は、例えば図１９に示すようなデバイス構造（平面レイアウト）により実現することができる。図１９において、トランジスタＴｒ２１のソース電極Ｔｒ２１ｓとトランジスタＴｒ２３のゲート電極Ｔｒ２３ｇとキャパシタＣｓの下部電極Ｅcaとを電気的に接続するコンタクトホールＣＨ２１は、図１８に示した等価回路の接点Ｎ２１に対応する。また、トランジスタＴｒ２３のソース電極Ｔｒ２３ｓとキャパシタＣｓの上部電極Ｅcbとなる画素電極１４の接続点は、接点Ｎ２２に対応する。また、トランジスタＴｒ２２のソース電極Ｔｒ２２ｓとデータラインＬｄとを電気的に接続するコンタクトホールＣＨ２３は、接点Ｎ２３に対応する。また、トランジスタＴｒ２１のゲート電極Ｔｒ２１ｇとトランジスタＴｒ２２のゲート電極Ｔｒ２２ｇと中間層Ｌｍとを電気的に接続するコンタクトホールＣＨ２４ａ、及び、中間層Ｌｍと選択ラインＬｓとを電気的に接続するコンタクトホールＣＨ２４ｂは、接点Ｎ２４に対応する。また、トランジスタＴｒ２１のドレイン電極Ｔｒ２１ｄとトランジスタＴｒ２３のドレイン電極Ｔｒ２３ｄと電源電圧ラインＬａとを電気的に接続するコンタクトホールＣＨ２５は、接点Ｎ２５に対応する。
【０１２５】
そして、これらの接点Ｎ２１〜Ｎ２５を含む画素ＰＩＸが配列された表示パネルは、上述した実施形態において図６〜図９に示した要部断面図の構造をほぼそのまま適用することができる。したがって、図１８、図１９に示した他の例に係る画素ＰＩＸ（発光駆動回路ＤＣ及び有機ＥＬ素子ＯＥＬ）を備えた表示パネル（薄膜トランジスタアレイ基板）においても、上述した実施形態と同様に、基板１１上に形成されるトランジスタＴｒ２１〜Ｔｒ２３に接続される配線層のうち、少なくとも最上層に形成される配線層（電源電圧ラインＬａ、選択ラインＬｓ）の表層が陽極酸化膜からなる絶縁膜により被覆されたパネル構造を適用することができる。したがって、絶縁膜の成膜、パターニング工程を削減することができるので、パーティクルの発生を抑制して、表示パネル（薄膜トランジスタアレイ基板）の不良発生率を低減し、製造歩留まりを改善することができる。
【０１２６】
なお、図３及び図１８に示した画素ＰＩＸは、本発明に適用可能な回路構成の一例を示したものに過ぎず、本発明はこれに限定されるものではない。また、上述した画素ＰＩＸのデバイス構造（図６〜図９参照）においては、ソース、ドレインメタル層ＳＤにより形成されたソース、ドレイン電極や配線層上に、画素電極１４を構成する透明電極層ＩＴＯが積層された電極、配線構造を示したが、本発明はこれに限定されるものではない。本発明は、透明電極層ＩＴＯが発光駆動回路ＤＣの駆動トランジスタであるトランジスタＴｒ１２又はＴｒ２３のソース電極にのみ電気的に接続され、他の電極や配線層上に形成されていない構造を有するものであってもよい。
【０１２７】
また、上述した実施形態においては、有機ＥＬ素子ＯＥＬの素子構造として、ボトムエミッション型の発光構造を有する場合について説明したが、本発明はこれに限定されるものではなく、トップエミッション型の発光構造を有するものであってもよい。また、上述した実施形態においては、有機ＥＬ層１５が正孔輸送層１５ａ及び電子輸送性発光層１５ｂからなる場合について説明したが、本発明はこれに限定されるものではない。すなわち、本発明に適用される有機ＥＬ素子ＯＥＬは、有機ＥＬ層１５が例えば正孔輸送兼電子輸送性発光層のみからなる素子構造を有するものでもよく、あるいは、正孔輸送性発光層及び電子輸送層からなるものでもよく、また、これらの層の間に適宜電荷輸送層が介在するものでもよく、さらに、その他の電荷輸送層の組合せを有するものであってもよい。また、上述した各実施例においては、画素電極１４をアノード電極とし、対向電極１６をカソード電極としたが、これに限らず画素電極１４をカソード電極とし、対向電極１６をアノード電極としてもよい。このとき、有機ＥＬ層１５は、画素電極１４に接する担体輸送層が電子輸送性の層であればよい。
【０１２８】
さらに、上述した実施形態においては、発光駆動回路ＤＣにより発光駆動される発光素子として有機ＥＬ素子ＯＥＬを適用した場合を示したが、本発明はこれに限定されるものではなく、電流制御型の発光素子であれば、例えば発光ダイオード等の他の発光素子であってもよい。
【０１２９】
（発光パネルの適用例）
次に、上述した実施形態に係る表示パネル（薄膜トランジスタアレイを備えた発光パネル）を適用した電子機器について図面を参照して説明する。上述した実施形態に示した表示パネル１０は、例えばデジタルカメラやモバイル型のパーソナルコンピュータ、携帯電話等、種々の電子機器に適用できるものである。
【０１３０】
図２０は、本実施形態の適用例に係るデジタルカメラの構成を示す斜視図であり、図２１は、本実施形態の適用例に係るモバイル型のパーソナルコンピュータの構成を示す斜視図であり、図２２は、本実施形態の適用例に係る携帯電話の構成を示す図である。
【０１３１】
図２０において、デジタルカメラ２００は、概略、本体部２０１と、レンズ部２０２と、操作部２０３と、上述した実施形態に示した表示パネル１０を備える表示部２０４と、シャッターボタン２０５とを備えている。これによれば、表示部２０４において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３２】
また、図２１において、パーソナルコンピュータ２１０は、概略、本体部２１１と、キーボード２１２と、上述した実施形態に示した表示パネル１０を備える表示部２１３とを備えている。この場合においても、表示部２１３において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３３】
また、図２２において、携帯電話２２０は、概略、操作部２２１と、受話口２２２と、送話口２２３と、上述した実施形態に示した表示パネル１０を備える表示部２２４とを備えている。この場合においても、表示部２２４において、点欠陥や輝度低下等の画素不良の発生が抑制された表示パネル１０を適用することができ、画像データに応じた適切な輝度階調で画素を発光動作させることができるので、良好かつ均質な画質を実現することができる。
【０１３４】
なお、上述した実施形態においては、本発明に係る薄膜トランジスタアレイ基板を、有機ＥＬ表示パネル（発光パネル）に適用した場合について詳しく説明したが、本発明はこれに限定されるものではない。本発明は、例えば有機ＥＬ素子ＯＥＬを有する複数の画素ＰＩＸが一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。また、本発明は、発光パネルに限定されるものではなく、基板上に駆動制御用の薄膜トランジスタが配列された薄膜トランジスタアレイ基板を適用するものであれば、例えば液晶表示装置や２次元センサ等に適用することもできる。
【符号の説明】
【０１３５】
１０ 表示パネル
１１ 基板
１２ ゲート絶縁膜
１３ 絶縁膜
１４ 画素電極
１５ 有機ＥＬ層
１６ 対向電極
１７ 隔壁層
２０ 表示領域
３０ 周辺領域
ＰＩＸ 画素
Ｒpx 画素形成領域
Ｒel ＥＬ素子形成領域
ＯＥＬ 有機ＥＬ素子
Ｔｒ１１、Ｔｒ１２ トランジスタ
Ｃｓ キャパシタ
Ｌｓ 選択ライン
Ｌａ 電源電圧ライン
Ｌｄ データライン
Ｆao 絶縁膜
Ｅcc コンタクト電極
ＰＬｓ、ＰＬａ 端子パッド
ＣＨ１〜ＣＨ９ コンタクトホール
ＣＨ１０ 開口部
【特許請求の範囲】
【請求項１】
基板上に、薄膜トランジスタが形成された薄膜トランジスタアレイ基板において、
前記基板上に配設され、前記薄膜トランジスタを含む回路を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記配線は、アルミニウム、又は、アルミニウムを含む合金材料からなることを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】
前記配線は、ウェットエッチング法によりパターニングされていることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記配線は、前記回路を駆動するための電源電圧が印加される電源電圧ラインであることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記回路は、前記基板上に規則的に配列された画素であり、
前記薄膜トランジスタは、前記電源電圧ラインを介して印加される前記電源電圧に基づいて、前記画素を駆動する駆動トランジスタであることを特徴とする請求項４記載の薄膜トランジスタアレイ基板。
【請求項６】
基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルにおいて、
前記薄膜トランジスタにより前記発光素子を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする発光パネル。
【請求項７】
前記発光素子は、電流制御型の発光素子であることを特徴とする請求項６に記載の発光パネル。
【請求項８】
前記請求項６又は７に記載の前記発光パネルが実装されてなることを特徴とする電子機器。
【請求項９】
基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルの製造方法において、
前記発光素子を駆動するための電圧が印加される配線を形成する工程と、
前記配線表面の少なくとも一部を陽極酸化処理により形成する工程と、
を含むことを特徴とする発光パネルの製造方法。
【請求項１】
基板上に、薄膜トランジスタが形成された薄膜トランジスタアレイ基板において、
前記基板上に配設され、前記薄膜トランジスタを含む回路を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする薄膜トランジスタアレイ基板。
【請求項２】
前記配線は、アルミニウム、又は、アルミニウムを含む合金材料からなることを特徴とする請求項１記載の薄膜トランジスタアレイ基板。
【請求項３】
前記配線は、ウェットエッチング法によりパターニングされていることを特徴とする請求項１又は２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記配線は、前記回路を駆動するための電源電圧が印加される電源電圧ラインであることを特徴とする請求項１乃至３の何れか一項に記載の薄膜トランジスタアレイ基板。
【請求項５】
前記回路は、前記基板上に規則的に配列された画素であり、
前記薄膜トランジスタは、前記電源電圧ラインを介して印加される前記電源電圧に基づいて、前記画素を駆動する駆動トランジスタであることを特徴とする請求項４記載の薄膜トランジスタアレイ基板。
【請求項６】
基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルにおいて、
前記薄膜トランジスタにより前記発光素子を駆動するための電圧が印加される配線表面の少なくとも一部が、陽極酸化膜で形成されていることを特徴とする発光パネル。
【請求項７】
前記発光素子は、電流制御型の発光素子であることを特徴とする請求項６に記載の発光パネル。
【請求項８】
前記請求項６又は７に記載の前記発光パネルが実装されてなることを特徴とする電子機器。
【請求項９】
基板上に、少なくとも発光素子、及び、該発光素子を駆動するための薄膜トランジスタを有する複数の画素が配設された発光パネルの製造方法において、
前記発光素子を駆動するための電圧が印加される配線を形成する工程と、
前記配線表面の少なくとも一部を陽極酸化処理により形成する工程と、
を含むことを特徴とする発光パネルの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−７５７５６（Ｐ２０１１−７５７５６Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２６１５６（Ｐ２００９−２２６１５６）
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月３０日（２００９．９．３０）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]