【課題】短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置の提供。
【解決手段】ＰＮ型シリコンダイオード１ｂとシリコンよりも高耐圧でワイドバンドギャップな半導体のショットキーバリアダイオード１ａを直列接続した複合半導体整流素子１とする。 （もっと読む）

【課題】ＭＯＳＦＥＴとＳＢＤとを同じ基板に形成したＳｉＣ半導体装置において製造工程の簡略化を図る。
【解決手段】外周領域のメサ構造部１４を構成するための凹部とＳＢＤ２０のコンタクト用トレンチ２１とを同じ工程で形成する。これにより、ＳＢＤ２０の形成工程の一部を他の部分の形成工程と同時に行うことが可能となり、ＳＢＤ２０を形成するためだけにのみ必要な工程を少なくできる。したがって、ＭＯＳＦＥＴとＳＢＤ２０とを同じ基板に形成するＳｉＣ半導体装置において、製造工程の簡略化を図ることが可能となる。 （もっと読む）

【課題】 特性バラツキを低減させるとともに、半導体装置の歩留まりを向上させることができる半導体装置およびその製造方法を提供する。
【解決手段】 主面がオフ角θを有するｎ⁺型ＳｉＣ基板１上に、ｎ^-型ＳｉＣ層２、ｐ⁺型ＳｉＣ層３が順次形成され、素子周辺にガードリング６が形成されると共に、ｐ⁺型ＳｉＣ層３上に、複数のオーミック電極４ａが設けられている。このオーミック電極４ａの中から所望のオーミック電極を選択し、ＰＩＮダイオードの一方の電極とする。 （もっと読む）

【課題】製造工程中に半導体基板に発生する欠陥を低減し、逆方向リーク電流を小さくすることが容易な半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板１１０を準備する半導体基板準備工程と、半導体基板１１０の第２主面にｎ型不純物を導入する不純物導入工程と、半導体基板１１０の第１主面にバリアメタル１１３を形成する金属薄膜形成工程と、半導体基板１１０の第２主面側から光エネルギーを照射して半導体基板１１０をバリアメタルの全部又は一部がシリサイド化される温度に加熱することで、不純物を活性化するとともに、バリアメタルの全部又は一部をシリサイド化するランプアニール工程とをこの順序で含む。 （もっと読む）

本発明は、電子部品に関するもので、接触平面に位置する少なくとも一つの接触表面と、前記接触平面の上方にある少なくとも一つの絶縁層と、該部品の機械的安定性を高めるために、前記絶縁層に接して配置される少なくとも一つの安定化層と、少なくとも一つのボンディング及び／または半田接点とを有し、前記絶縁層及び前記安定化層が少なくとも一つの開口を有し、その開口が、前記接触表面から離れて対向する前記安定化層の一表面に向かって開口するとともに、前記安定化層及び前記絶縁層を通じて前記接触表面まで達し、前記ボンディング及び／または半田接点が、前記安定化層を横切って延び、前記開口を通じて前記接触表面に接する。 （もっと読む）

【課題】低価格でオン抵抗が低いパワーデバイスおよびその製造方法を提供する。
【解決手段】本パワーデバイスは、金属製支持基板１０と、金属製支持基板１０の一方の主面１０ｍ側に順次形成されているＩＩＩ族窒化物導電層２０、ＩＩＩ族窒化物能動層３０および電極４０と、を含む。また、本パワーデバイスの製造方法は、金属製支持基板１０にＩＩＩ族窒化物導電層２０が接合された導電層接合金属製支持基板１２を準備する工程と、ＩＩＩ族窒化物導電層２０上にＩＩＩ族窒化物能動層３０を形成する工程と、ＩＩＩ族窒化物能動層３０上に電極４０を形成する工程と、を備える。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】カーバイド化する金属を用いて、あるいはカーバイド化する金属とシリサイド化する金属とを組み合わせてオーミック電極を形成する際に、より低抵抗化ができるＳｉＣ半導体装置の製造方法を提供する。
【解決手段】ｎ⁺型基板１の表面側に素子構造や表面電極を形成した後、ｎ⁺型基板１の裏面１ｂに、カーバイドを生成する金属を含む金属薄膜５０を形成する金属薄膜形成工程を実施したのち、金属薄膜５０とＳｉＣに含まれるＣとを反応させてカーバイド層７０を形成する電極形成工程を実施し、その後、カーバイド層７０の表面に生じたシリコン粒子やシリコンの酸化物を除去する除去工程を行うことにより、カーバイド層７０を含むドレイン電極１１を形成する。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に生じる振動現象の収束時間を低減することが可能な半導体装置を提供する。
【解決手段】 ユニポーラ動作をする還流ダイオード１００と、還流ダイオード１００に並列接続され、半導体基板領域を含む半導体スナバ２００とを備える。半導体スナバ２００は、還流ダイオード１００の逆バイアス時に少なくとも前記基板領域の一端側に形成されるキャパシタ２１０と、基板領域の一部を含む抵抗２２０と、還流ダイオード１００の順バイアスに対して逆阻止状態となるように、基板領域の少なくとも一部に形成された逆阻止型ダイオード２２２とを含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】並列接続された還流ダイオードと半導体スナバ回路が隣接して配置されるので、小型化され且つ逆バイアス時に還流ダイオードに発生する振動現象の収束時間を短縮できる半導体装置を提供する。
【解決手段】ユニポーラ動作する還流ダイオード１００と、少なくともキャパシタ２１０及び抵抗２２０を有し、還流ダイオード１００と並列接続されて還流ダイオード１００に隣接して配置された半導体スナバ回路２００とを備える。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】 インバータ等のハーフブリッジ回路に用いられるＭＯＳＦＥＴでは、ハーフブリッジ回路の構成上、ＭＯＳＦＥＴのオン時に突入電流が発生し、これによる輻射ノイズが発生する問題があった。
【解決手段】 ＭＯＳＦＥＴのソース領域の濃度を低減し、ソース領域と電極層（ソース電極層）間にショットキー接合を形成する。これにより、オン時にＭＯＳＦＥＴを逆流する電流を防止でき、突入電流の発生を回避できる。従って、ハーフブリッジ回路にＭＯＳＦＥＴを用いた場合、輻射ノイズを防止できる。更に、ＭＯＳＦＥＴ内の寄生ダイオードをＦＲＤ化させることにより、当該ＭＯＳＦＥＴをモータ等の用途に用いる場合に、外付けのＦＲＤが不要となり、素子数を低減できる。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタと抵抗を有する半導体スナバ回路２００と、から構成され、半導体スナバ回路中２００のキャパシタが、還流ダイオードＤの遮断状態において、還流ダイオードＤにより空乏層が形成される前記半導体基体中の領域とは異なる位置に形成されるので、還流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】オーミック特性に優れた電極を形成することができるとともに、素子特性に優れる半導体素子が歩留まり良く得られる半導体素子の製造方法及び半導体素子、並びに半導体装置を提供する。
【解決手段】少なくとも、主面２ａ及び裏面２ｂを有する第１導電型の炭化珪素バルク基板２の主面２ａ側に半導体素子構造３を形成する半導体素子構造形成工程と、炭化珪素バルク基板２の裏面２ｂ側に炭化珪素バルク基板２とオーミック接触するオーミック電極４を形成するオーミック電極形成工程とをこの順で具備し、オーミック電極形成工程は、炭化珪素バルク基板２の裏面２ｂ側を研削することによって炭化珪素バルク基板２の厚みを薄くした後、裏面２ｂにオーミック電極４を形成する小工程と、オーミック電極４に対し、炭化珪素バルク基板２の裏面２ｂ側から高出力光を照射する光学式加熱法によって熱処理を行なう小工程とをこの順で備えている。 （もっと読む）

【課題】 ゲート絶縁膜における、ゲートトレンチ側面上の部分の厚さの増大を抑制しつつ、ゲートトレンチ底面上の部分の絶縁破壊を抑制することのできる半導体装置を提供すること。
【解決手段】 半導体装置１において、表面３１がＳｉ面となるように、ＳｉＣからなるエピタキシャル層３を形成する。エピタキシャル層３には、その表面３１から掘り下がったゲートトレンチ６を形成する。また、ゲートトレンチ６の底面８および側面７上には、側面７上の部分（絶縁膜側部１０）の厚さＴ_１に対する底面８上の部分（絶縁膜底部１１）の厚さＴ_２の比が０．３〜１．０となるように、ゲート絶縁膜９を形成する。また、ゲートトレンチ６には、ゲート絶縁膜９を介してゲート電極１２を埋設する。 （もっと読む）

【課題】ＡｌＧａＮ層の裏面（Ｎ原子面）上に低抵抗なオーミック電極を形成することが可能なオーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法を提供する。
【解決手段】オーミック電極１６は、表面１３ａと、この表面１３ａと反対側の裏面１２ｂとを有し、表面１３ａが（０００１）面で、導電型がｎ型であるＡｌＧａＮ層１１の裏面１２ｂに形成されたオーミック電極１６において、オーミック電極１６において裏面１２ｂに接触している領域はＷを含むことを特徴としている。オーミック電極１６の製造方法は、裏面１２ｂに接触する領域にＷおよびＭｏの少なくとも一方を含むオーミック電極１６を形成することを特徴としている。 （もっと読む）

【課題】高品質のオーミックコンタクトをIII−Ｖ族半導体材料に形成して、消費電力が低くて長寿命の半導体デバイスを作製する。
【解決手段】半導体デバイス５００は、第１のIII−Ｖ族半導体層５１０と、III−Ｖ族半導体中間層と、フェルミエネルギレベルを有する金属層５３０とを含む。金属層５３０のフェルミエネルギレベルは第１のIII−Ｖ族半導体層５１０およびIII−Ｖ族半導体中間層の有する価電子帯のエネルギレベルより高く、III−Ｖ族半導体中間層のエネルギレベルは金属層５３０のフェルミエネルギレベルと第１のIII−Ｖ族半導体層５１０の有する価電子帯のエネルギレベルとの間に存在し、III−Ｖ族半導体中間層は、第２のIII−Ｖ族半導体層５２０と、第３のIII−Ｖ族半導体層５２５とを含む。 （もっと読む）

【課題】素子終端領域の占有面積を小さくして阻止特性の安定性を確保でき、必要に応じて、順方向／逆方向の電圧阻止能力を実現できる縦型半導体装置を提供する。
【解決手段】縦型半導体装置は、ＩＧＢＴの素子機能を実現する素子活性領域１００と、素子活性領域１００を囲む素子終端領域２００とによって構成されている。素子終端領域２００には、基板表面に略垂直に、素子活性領域１００を取り囲む閉ループ状にトレンチ７００が形成されている。トレンチ７００は、その側壁に形成されたシリコン酸化膜７１０と、酸化膜間の隙間を充填する多結晶シリコン７２０とによって形成されている。さらに、素子終端領域２００は、トレンチ７００と所定距離を隔てたｐ−型低不純物濃度層５００で終端されている。これによって、素子終端領域２００の占有面積を大幅に低減するトレンチ構造において、薄膜の低応力な酸化膜を形成して高耐圧化を図ることができる。 （もっと読む）