複合半導体整流素子とそれを用いた電力変換装置
【課題】短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置の提供。
【解決手段】PN型シリコンダイオード1bとシリコンよりも高耐圧でワイドバンドギャップな半導体のショットキーバリアダイオード1aを直列接続した複合半導体整流素子1とする。
【解決手段】PN型シリコンダイオード1bとシリコンよりも高耐圧でワイドバンドギャップな半導体のショットキーバリアダイオード1aを直列接続した複合半導体整流素子1とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複合半導体整流素子に関し、特にドリフト領域がシリコンよりバンドギャップが広い(以降、ワイドバンドギャップまたはWBGと略記)半導体で構成されたWBG半導体整流素子とシリコン半導体整流素子とを直列接続した複合半導体整流素子とそれを用いた電力変換装置に関する。
【背景技術】
【0002】
インバータ回路やスイッチング電源回路等において、スイッチング素子は高い周波数でオン・オフ動作する。前記回路内で、このスイッチング素子に逆並列接続されてフリーホイーリングダイオード(FWD)として用いられる半導体整流素子(ダイオード)も高速スイッチング動作をしている。特にこの高速スイッチング動作をするダイオードに対しては、前記スイッチング素子と同程度の高耐圧と短い逆回復時間(逆リカバリー時間:trr)が必要とされ、併せて低い逆漏れ電流(IR)、低い順方向電圧(VF)も望まれる。
600V耐圧クラスの通常のPN接合シリコンダイオードは、前述のFWDとして用いるには比較的逆回復時間(trr)が長いことおよび高温の逆回復時間trrも長いことが問題となる。しかし、このPN接合シリコンダイオードの良い点は漏れ電流IRがワイドバンドギャップショットキーバリアダイオード(WBG−SBD)より比較的小さいことである。
【0003】
一方、近時、パワー半導体分野では、WBG半導体基板から作製されるWBGダイオードが増えている。たとえば、特に600Vクラスの高耐圧SBDについては、シリコンではSBDの製品化が未だされていないが、GaN(窒化ガリウム)SBDおよびSiC(シリコンカーバイト)SBDなどのWBGダイオードは既に製品化されている。この高耐圧SBDはユニポーラ型キャリアの素子であるので、原理的に少数キャリアの蓄積による逆回復時間(trr)が発生しない。従って高温時の逆回復時間(trr)の変動も起きないことが特徴である。他方で、この高耐圧SBDは逆漏れ電流(IR)特性が同耐圧クラスのPN接合シリコンダイオードより大きいことが問題とされることがある。
また、このようなWBG半導体素子を含む複数の半導体素子を直列接続させる構成、およびこの直列接続の構成により前述した半導体整流素子の特性を改善するという課題については、下記特許文献にも記載がある。
【0004】
GaN系のLEDと、耐圧を高めるために複数の直列接続されたSiダイオードとを順方向に直列接続させる構成を含むLED光源について記述されている(特許文献1)。逆回復時間と耐圧、オン抵抗とを改善するために、Si製ダイオードとユニポーラ型の制御半導体素子との直列接続であってダイオードとして機能する複合半導体装置についての記載がある(特許文献2)。シリコンSBDとSiCダイオードとの直列接続からなる構成とすることにより高耐圧SiCダイオードの製造を容易にすることに関する記載がある(特許文献3)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2005−276979号公報(要約)
【特許文献2】特開2008−198735号公報(要約、0008段落)
【特許文献3】特開2004−214268号公報(0004、0006段落)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、前記特許文献1、3に記載の半導体装置では、化合物半導体素子を含む複数の半導体素子の直列接続構成が用いられているが、この複合半導体素子の狙いとする課題が異なっている。また、インバータ回路やスイッチング電源回路等において使用されることを示唆する記載があるわけでもない。また、前記特許文献2に記載の複合半導体装置はフリーホイーリングダイオードとして用いられる素子であって、低順電圧降下で低耐圧のシリコン半導体素子と、オン時に等価的に抵抗として機能する高耐圧の制御半導体素子とを直列接続してダイオードとして機能させる構成を示している。この複合半導体装置は順電圧降下、耐圧および逆回復時間を改善させることを課題としている。しかし、化合物半導体を用いた制御半導体素子を経済的に安価に製造することに課題が残されている。
本発明は、以上説明した点を鑑みてなされたものであり、本発明の目的は、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することである。
【課題を解決するための手段】
【0007】
本発明は、前記本発明の目的を達成するために、PN接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有する複合半導体整流素子とする。
前記シリコンよりバンドギャップが広い半導体をシリコンカーバイド半導体または窒化ガリウム半導体とすることが好ましい。
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有する複合半導体整流素子とすることも好適である。
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に前記複合半導体整流素子を用いる電力変換装置とすることも好ましい。
【発明の効果】
【0008】
本発明によれば、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の複合半導体整流素子の一実施形態を示す等価回路図である。
【図2】本発明の複合半導体整流素子の異なる実施形態を示す等価回路図である。
【図3】GaN−SBDの逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図4】Si−PN接合ダイオードの逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図5】本発明の実施例1にかかる複合半導体整流素子の逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図6】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆回復時間trrと接合温度Tjとの関係図である。
【図7】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆漏れ電流IRと逆方向電圧Vとの関係図である。
【図8】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆漏れ電流IRと接合温度Tjとの関係図である。
【図9】SiC−SBDの逆回復電流と電圧の波形図である。
【図10】Si−PN接合ダイオードの逆回復電流と電圧の波形図である。
【図11】本発明の実施例2にかかる複合半導体整流素子の逆回復電流と電圧の波形図である。
【図12】本発明の実施例2にかかる複合半導体整流素子の電流電圧(6A−400V)のオンオフの時系列に合わせたSiC−SBDとPN接合シリコンダイオードのそれぞれにかかる電圧分担を示す電圧分担波形図である。
【図13】前記図9〜図11の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧(VRP)−縦軸と逆回復時の電流変化率(dir/dt)−横軸との関係図である。
【図14】本発明の実施例2にかかる複合半導体整流素子をダイオードDとして使用したスイッチング電源のPFC回路図である。
【図15】本発明の実施例2にかかる複合半導体整流素子を電流連続方式のPFC回路のダイオードDとして用いた場合のダイオードDとスイッチQの推定損失比率を示す分析図である。
【図16】本発明の実施例2にかかる複合半導体整流素子を、電流連続方式のデスクトップPC用400W電源のPFC回路のダイオードDとして適用した複合半導体整流素子の推定損失Wと接合温度Tjとの関係図である。
【図17】図16の条件におけるGaN−SBDの損失内訳図である。
【図18】図16の条件における本発明の実施例2にかかる複合半導体整流素子の損失内訳図である。
【発明を実施するための形態】
【0010】
以下、本発明の複合半導体整流素子の実施例について、図面を参照して詳細に説明する。本発明は以下、説明する実施例に記載の複合半導体整流素子にのみ限定されるものではない。
図1において、半導体整流素子1aはワイドバンドギャップショットキーバリア(WBG−SBD)チップを搭載し、アノード端子3とカソード端子4を有する。半導体整流素子1bはPN接合シリコンダイオードチップを搭載し、アノード端子5とカソード端子6を有する。複合半導体整流素子1は、前述の2種類の半導体整流素子1aのカソード端子2と半導体整流素子1bのアノード端子3を接続して直列接続となるように組み立てられている。各半導体整流素子1a、1bを直列接続させる時の先後順はどちらでもよい。半導体整流素子1aは半導体整流素子1bより高耐圧を有し、可能な限り低い順電圧降下(VF)を有するワイドバンドギャップショットキーバリア(WBG−SBD)素子が望ましい。WBG半導体としてはGaN(窒化ガリウム)系およびSiC(シリコンカーバイト)系半導体などが好ましいが、これらに限られるものではない。半導体整流素子1bは可能な限り低い順電圧降下(VF)のPN接合シリコンダイオードが望ましく、一般にスイッチング周波数100KHz以上で使用され、ライフタイムキラー拡散のあるファーストリカバリーダイオード(FRD)、100KHz以下で使用されるライフタイムキラー拡散のない電源ダイオード等のダイオード等があるが、これらに限られることはない。図1に示すカソード端子4とアノード端子5は電気的に良導電的に接続されているならば、どのような接続でもよい。
【0011】
図2は等価回路的には図1と同じであるが、図1が、それぞれ異なる場所に組み立てられる2個のダイオードチップが金属電極板または金属端子を介して直列接続される構成または2個の個別のディスクリートダイオードを直列接続させる構成であるのに対し、図2は、ダイオードチップの段階で直接、半導体整流チップ2aと半導体整流チップ2bとを直列接続させて組み立てた複合半導体整流素子2を表現したものである。
図2において、半導体整流素子2aはWBG−SBDチップであり、半導体整流素子2bはPN接合シリコンダイオードチップである。この複合半導体整流素子2は、前記2種類のダイオードチップ2a、2bが直接、直列接続となる方向に接続される構成を有し、組み立て後の外側に導出されるアノード端子3、カソード端子6がそれぞれ外部接続端子となるように樹脂封止成型される。以下、実施例1、2の複合半導体整流素子の実施形態としては、図1に示す複合半導体整流素子1を採りあげて、その特性について説明する。
【実施例1】
【0012】
図3は本発明の実施例1にかかる複合半導体整流素子1として、600V/8A定格特性のGaN系SBD単体の逆回復電流波形図である。図4に、同じ定格特性を持つ、PN接合シリコンファーストリカバリーダイオード(FRD)単体の逆回復電流波形図を示す。図5に、前記両ダイオードを直列接続した本発明にかかる複合半導体整流素子1の逆回復電流波形図を示す。この図5に示す逆回復電流波形は図3に示すGaN系SBD単体の逆回復電流波形とほぼ同じである。図3、図4、図5中のそれぞれ(A)、(B)は(A)が接合温度(Tj)25℃、(B)は接合温度(Tj)125℃における逆回復電流波形である。図5から本発明にかかる複合半導体整流素子1では単体のPN接合シリコンダイオードの逆回復特性の波形は現れず、GaN系SBDの逆回復特性の波形のみが現れることが分かる。この時の逆回復時間trrの温度依存性(Tj−接合温度)を図6に示す。図6からも前記複合半導体整流素子1では、GaN系SBDの逆回復特性の波形のみが現れることが分かる。また、図7は、前記複合半導体整流素子1の逆漏れ電流(IR)特性および図8にその温度依存性(Tj−接合温度)を示す。図7、図8から分かるように、本発明にかかる複合半導体整流素子1のIR特性は低IR特性である単体のPN接合ダイオード特性のみが現れることが分かる。
【実施例2】
【0013】
図9〜図11に、SiC−SBD、PN接合シリコンFRDおよび前記量ダイオードを直列接続した本発明の実施例2にかかる複合半導体整流素子1の逆回復電流・電圧波形をそれぞれ示す。600V/10A定格特性のPN接合シリコンファーストリカバリーダイオード(FRD)(図10)と同定格のSiC系SBD単体(図9)と、これらの個別ダイオードを直列接続した実施例2にかかる複合半導体整流素子(図11)1の逆回復電流・電圧波形をそれぞれ示す。本発明にかかる複合半導体整流素子(図11)1では単体のPN接合シリコンFRD(図10)の特性は現れず、SiC系SBD(図9)の逆回復電流・電圧波形が現れることを示している。実施例2にかかる複合半導体整流素子(図11)1の逆回復時の跳ね上りピーク逆電圧(VRP:422V)はPN接合シリコンFRD(図10)の逆回復時の跳ね上りピーク逆電圧(VRP:486V)より低く抑えられていることが分かる。
【0014】
図12は、実施例2にかかる複合半導体整流素子1の電流電圧(6A−400V)印加のオンオフに時系列を合わせたSiC系SBDとPN接合シリコンFRDのそれぞれにかかる電圧分担波形を示す。図12に示すように、電圧分担はほぼ100%、SiC系SBDに400Vが印加され、PN接合シリコンFRDにはほとんどかからなかった。すなわち、SiC系SBDは600V以上の耐圧があるため、SiC系SBDの耐圧を超えるとPN接合シリコンFRDに分担電圧が印加されるが、図12では印加電圧は400Vであるため、100%SiC系SBDで電圧を分担することになる。この結果から、SiC系ダイオードの耐圧を超える電圧印加がされない使用では、PN接合シリコンFRDはWBG−SBDより低い耐圧でよいことになる。従って、低IR特性だけでなく、より低VF特性が得られ易い低耐圧のPN接合シリコンFRDが使用可能となる。
【0015】
図13は、前記図9〜図11の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧(VRP)−縦軸と逆回復時の電流変化率(dir/dt)−横軸との関係を示す。図13では両矢印で示すように左へ行くほどソフトリカバリー、右へ行くほどハードリカバリー性が大きくなることを表している。複合半導体整流素子1のdir/dtはSiC−SBDと同程度に跳ね上がりピーク電圧(VRP)小さくソフトリカバリー性が高いことがわかる。
図14は本発明にかかる複合半導体整流素子1を使用したスイッチング電源の昇圧型力率改善回路(PFC:Power Factor Correction回路)を示す。このPFC回路はダイオードD,スイッチQ,インダクタンスL,制御ICから成る。ACラインから図示しない入力整流部を通じ入力された電圧・電流は直流端子11,12に印加される。端子21,22からは力率が改善された電流と電圧が出力される。スイッチQは比較的高い周波数(たとえば60〜100kHz)を有するPWM(パルス幅変調)信号のICで制御される。その制御方式はインダクタンス電流を不連続とする方式(電流非連続方式)と連続とする方式(電流連続方式)がある。この中で、電流連続方式は主に高出力電力(約150W以上)のPFC回路に用いられる。この方式はダイオードDの順方向通電時にスイッチQがオンするため、ダイオードDの順電流が強制的に逆バイアスされることになり、ダイオードDの逆回復現象に伴うスイッチング損失Wrrが発生する。また当然、スイッチQがオン状態の時には、ダイオードDには逆電圧が印加され、その漏れ電流IRによる逆損失WRが発生する。逆にスイッチQがオフ状態の時は、ダイオードDには順電流が流れ、順電圧降下VFによる順損失WFが発生する。
【0016】
図15に、前記電流連続方式の力率改善回路のダイオードDとスイッチQの損失分析結果の一例を示す。スイッチQの損失が占める割合が全体の2/3強と非常に大きく、その損失の中で約半分を占めるターンオン損失にはダイオードDの逆回復特性が大きな影響を与えている。そこで、スイッチQのターンオン損失低減にはダイオードDの逆回復時間trrの高速化が必要である。前記実施例1、2に係わる複合半導体整流素子1を、この電流連続方式のPFC回路の複合ダイオードDに適用すると、複合ダイオードDの損失低減だけでなく、スイッチQの損失低減が可能である。スイッチQの損失低減はダイオードDの逆回復時間trrの高速化が支配的であるため、ダイオードDについて、損失シミュレーションをした結果を図16〜図18に示す。
図16は電流連続方式のデスクトップPC用400W電源のPFC回路を模したダイオードの損失シミュレーションと接合温度Tjとの関係を示す。600V/8A定格のGaN系SBD単体の損失は接合温度Tj=125℃付近から逆損失WRが大幅に増加する。一方で、図16から前記定格のGaN系SBDに、低順電圧降下VFの同600V/8A定格のPN接合シリコンFRDを直列接続した本発明の複合半導体整流素子1の損失は接合温度Tj=170℃付近まで損失の増加がみられず、Tj=170℃以降から逆損失WRが大幅に増加していることが分かる。
【0017】
この条件でのGaN系SBDの損失内訳を図17に示し、複合半導体整流素子1の損失内訳を図18に示す。図17ではGaN系SBDは使用温度が高くなるにつれ、逆損失の割合が大きくなることを示している。それに対して、複合半導体整流素子1は図18に示すように、逆損失の割合が少ないため、全体の損失が低く抑えられている。これは複合半導体整流素子1が高温使用時に有利であることを表している。今後の電源の小型・高密度実装当による高温動作環境下では本発明の複合半導体整流素子1が低IRで有利である。
本発明の複合半導体整流素子1は次の効果を有する。WBG−SBDを搭載した半導体整流素子1aとSi−PN接合ダイオードを搭載した半導体整流素子1bを直列接続した複合半導体整流素子1は、逆回復特性時に、高耐圧の半導体整流素子1aのみに逆方向バイアスされ、逆回復時間trrは半導体整流素子1aのみの逆回復時間trr特性が現れる。また、逆漏れ電流については、半導体整流素子1bのみの逆漏れ電流(IR)特性が現れる。
【0018】
順方向バイアスの時は、半導体整流素子1a、半導体整流素子1bのそれぞれに順電流がバイアスされるため、既知の通り、半導体整流素子1a、半導体整流素子1bの和のVF特性が現れる。従って、半導体整流素子1a、2aは可能な限り低VFの素子が望ましい。この結果、本発明によれば、高速スイッチング動作が可能で逆漏れ電流(IR)が小さく、なお且つWBG−SBDより低耐圧のPN接合シリコンダイオードを使用することで低VF特性の複合半導体整流素子を提供することができる。以上では本発明にかかる複合半導体整流素子について図1に示す構成を用いて説明したが、図2に示す構成とした場合も同様の結果が得られる。
【符号の説明】
【0019】
1、2 複合半導体整流素子
1a WBG−SBD、ワイドバンドギャップショットキーバリアダイオード
1b PN接合シリコンダイオード、PN接合シリコンFRD
2a WBG−SBDチップ
2b PN接合シリコンダイオードチップ
3、5 アノード端子
4、6 カソード端子
【技術分野】
【0001】
本発明は、複合半導体整流素子に関し、特にドリフト領域がシリコンよりバンドギャップが広い(以降、ワイドバンドギャップまたはWBGと略記)半導体で構成されたWBG半導体整流素子とシリコン半導体整流素子とを直列接続した複合半導体整流素子とそれを用いた電力変換装置に関する。
【背景技術】
【0002】
インバータ回路やスイッチング電源回路等において、スイッチング素子は高い周波数でオン・オフ動作する。前記回路内で、このスイッチング素子に逆並列接続されてフリーホイーリングダイオード(FWD)として用いられる半導体整流素子(ダイオード)も高速スイッチング動作をしている。特にこの高速スイッチング動作をするダイオードに対しては、前記スイッチング素子と同程度の高耐圧と短い逆回復時間(逆リカバリー時間:trr)が必要とされ、併せて低い逆漏れ電流(IR)、低い順方向電圧(VF)も望まれる。
600V耐圧クラスの通常のPN接合シリコンダイオードは、前述のFWDとして用いるには比較的逆回復時間(trr)が長いことおよび高温の逆回復時間trrも長いことが問題となる。しかし、このPN接合シリコンダイオードの良い点は漏れ電流IRがワイドバンドギャップショットキーバリアダイオード(WBG−SBD)より比較的小さいことである。
【0003】
一方、近時、パワー半導体分野では、WBG半導体基板から作製されるWBGダイオードが増えている。たとえば、特に600Vクラスの高耐圧SBDについては、シリコンではSBDの製品化が未だされていないが、GaN(窒化ガリウム)SBDおよびSiC(シリコンカーバイト)SBDなどのWBGダイオードは既に製品化されている。この高耐圧SBDはユニポーラ型キャリアの素子であるので、原理的に少数キャリアの蓄積による逆回復時間(trr)が発生しない。従って高温時の逆回復時間(trr)の変動も起きないことが特徴である。他方で、この高耐圧SBDは逆漏れ電流(IR)特性が同耐圧クラスのPN接合シリコンダイオードより大きいことが問題とされることがある。
また、このようなWBG半導体素子を含む複数の半導体素子を直列接続させる構成、およびこの直列接続の構成により前述した半導体整流素子の特性を改善するという課題については、下記特許文献にも記載がある。
【0004】
GaN系のLEDと、耐圧を高めるために複数の直列接続されたSiダイオードとを順方向に直列接続させる構成を含むLED光源について記述されている(特許文献1)。逆回復時間と耐圧、オン抵抗とを改善するために、Si製ダイオードとユニポーラ型の制御半導体素子との直列接続であってダイオードとして機能する複合半導体装置についての記載がある(特許文献2)。シリコンSBDとSiCダイオードとの直列接続からなる構成とすることにより高耐圧SiCダイオードの製造を容易にすることに関する記載がある(特許文献3)。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2005−276979号公報(要約)
【特許文献2】特開2008−198735号公報(要約、0008段落)
【特許文献3】特開2004−214268号公報(0004、0006段落)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、前記特許文献1、3に記載の半導体装置では、化合物半導体素子を含む複数の半導体素子の直列接続構成が用いられているが、この複合半導体素子の狙いとする課題が異なっている。また、インバータ回路やスイッチング電源回路等において使用されることを示唆する記載があるわけでもない。また、前記特許文献2に記載の複合半導体装置はフリーホイーリングダイオードとして用いられる素子であって、低順電圧降下で低耐圧のシリコン半導体素子と、オン時に等価的に抵抗として機能する高耐圧の制御半導体素子とを直列接続してダイオードとして機能させる構成を示している。この複合半導体装置は順電圧降下、耐圧および逆回復時間を改善させることを課題としている。しかし、化合物半導体を用いた制御半導体素子を経済的に安価に製造することに課題が残されている。
本発明は、以上説明した点を鑑みてなされたものであり、本発明の目的は、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することである。
【課題を解決するための手段】
【0007】
本発明は、前記本発明の目的を達成するために、PN接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有する複合半導体整流素子とする。
前記シリコンよりバンドギャップが広い半導体をシリコンカーバイド半導体または窒化ガリウム半導体とすることが好ましい。
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有する複合半導体整流素子とすることも好適である。
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に前記複合半導体整流素子を用いる電力変換装置とすることも好ましい。
【発明の効果】
【0008】
本発明によれば、短縮された逆回復時間と低逆漏れ電流特性を有する高耐圧の複合半導体整流素子とそれを用いた電力変換装置を提供することができる。
【図面の簡単な説明】
【0009】
【図1】本発明の複合半導体整流素子の一実施形態を示す等価回路図である。
【図2】本発明の複合半導体整流素子の異なる実施形態を示す等価回路図である。
【図3】GaN−SBDの逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図4】Si−PN接合ダイオードの逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図5】本発明の実施例1にかかる複合半導体整流素子の逆回復電流の波形図である。(A)は接合温度Tjが25℃、(B)は接合温度Tjが125℃での、それぞれ逆回復電流の波形図である。
【図6】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆回復時間trrと接合温度Tjとの関係図である。
【図7】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆漏れ電流IRと逆方向電圧Vとの関係図である。
【図8】本発明の実施例1にかかる複合半導体整流素子とGaN−SBDとSi−PN接合ダイオードの各逆漏れ電流IRと接合温度Tjとの関係図である。
【図9】SiC−SBDの逆回復電流と電圧の波形図である。
【図10】Si−PN接合ダイオードの逆回復電流と電圧の波形図である。
【図11】本発明の実施例2にかかる複合半導体整流素子の逆回復電流と電圧の波形図である。
【図12】本発明の実施例2にかかる複合半導体整流素子の電流電圧(6A−400V)のオンオフの時系列に合わせたSiC−SBDとPN接合シリコンダイオードのそれぞれにかかる電圧分担を示す電圧分担波形図である。
【図13】前記図9〜図11の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧(VRP)−縦軸と逆回復時の電流変化率(dir/dt)−横軸との関係図である。
【図14】本発明の実施例2にかかる複合半導体整流素子をダイオードDとして使用したスイッチング電源のPFC回路図である。
【図15】本発明の実施例2にかかる複合半導体整流素子を電流連続方式のPFC回路のダイオードDとして用いた場合のダイオードDとスイッチQの推定損失比率を示す分析図である。
【図16】本発明の実施例2にかかる複合半導体整流素子を、電流連続方式のデスクトップPC用400W電源のPFC回路のダイオードDとして適用した複合半導体整流素子の推定損失Wと接合温度Tjとの関係図である。
【図17】図16の条件におけるGaN−SBDの損失内訳図である。
【図18】図16の条件における本発明の実施例2にかかる複合半導体整流素子の損失内訳図である。
【発明を実施するための形態】
【0010】
以下、本発明の複合半導体整流素子の実施例について、図面を参照して詳細に説明する。本発明は以下、説明する実施例に記載の複合半導体整流素子にのみ限定されるものではない。
図1において、半導体整流素子1aはワイドバンドギャップショットキーバリア(WBG−SBD)チップを搭載し、アノード端子3とカソード端子4を有する。半導体整流素子1bはPN接合シリコンダイオードチップを搭載し、アノード端子5とカソード端子6を有する。複合半導体整流素子1は、前述の2種類の半導体整流素子1aのカソード端子2と半導体整流素子1bのアノード端子3を接続して直列接続となるように組み立てられている。各半導体整流素子1a、1bを直列接続させる時の先後順はどちらでもよい。半導体整流素子1aは半導体整流素子1bより高耐圧を有し、可能な限り低い順電圧降下(VF)を有するワイドバンドギャップショットキーバリア(WBG−SBD)素子が望ましい。WBG半導体としてはGaN(窒化ガリウム)系およびSiC(シリコンカーバイト)系半導体などが好ましいが、これらに限られるものではない。半導体整流素子1bは可能な限り低い順電圧降下(VF)のPN接合シリコンダイオードが望ましく、一般にスイッチング周波数100KHz以上で使用され、ライフタイムキラー拡散のあるファーストリカバリーダイオード(FRD)、100KHz以下で使用されるライフタイムキラー拡散のない電源ダイオード等のダイオード等があるが、これらに限られることはない。図1に示すカソード端子4とアノード端子5は電気的に良導電的に接続されているならば、どのような接続でもよい。
【0011】
図2は等価回路的には図1と同じであるが、図1が、それぞれ異なる場所に組み立てられる2個のダイオードチップが金属電極板または金属端子を介して直列接続される構成または2個の個別のディスクリートダイオードを直列接続させる構成であるのに対し、図2は、ダイオードチップの段階で直接、半導体整流チップ2aと半導体整流チップ2bとを直列接続させて組み立てた複合半導体整流素子2を表現したものである。
図2において、半導体整流素子2aはWBG−SBDチップであり、半導体整流素子2bはPN接合シリコンダイオードチップである。この複合半導体整流素子2は、前記2種類のダイオードチップ2a、2bが直接、直列接続となる方向に接続される構成を有し、組み立て後の外側に導出されるアノード端子3、カソード端子6がそれぞれ外部接続端子となるように樹脂封止成型される。以下、実施例1、2の複合半導体整流素子の実施形態としては、図1に示す複合半導体整流素子1を採りあげて、その特性について説明する。
【実施例1】
【0012】
図3は本発明の実施例1にかかる複合半導体整流素子1として、600V/8A定格特性のGaN系SBD単体の逆回復電流波形図である。図4に、同じ定格特性を持つ、PN接合シリコンファーストリカバリーダイオード(FRD)単体の逆回復電流波形図を示す。図5に、前記両ダイオードを直列接続した本発明にかかる複合半導体整流素子1の逆回復電流波形図を示す。この図5に示す逆回復電流波形は図3に示すGaN系SBD単体の逆回復電流波形とほぼ同じである。図3、図4、図5中のそれぞれ(A)、(B)は(A)が接合温度(Tj)25℃、(B)は接合温度(Tj)125℃における逆回復電流波形である。図5から本発明にかかる複合半導体整流素子1では単体のPN接合シリコンダイオードの逆回復特性の波形は現れず、GaN系SBDの逆回復特性の波形のみが現れることが分かる。この時の逆回復時間trrの温度依存性(Tj−接合温度)を図6に示す。図6からも前記複合半導体整流素子1では、GaN系SBDの逆回復特性の波形のみが現れることが分かる。また、図7は、前記複合半導体整流素子1の逆漏れ電流(IR)特性および図8にその温度依存性(Tj−接合温度)を示す。図7、図8から分かるように、本発明にかかる複合半導体整流素子1のIR特性は低IR特性である単体のPN接合ダイオード特性のみが現れることが分かる。
【実施例2】
【0013】
図9〜図11に、SiC−SBD、PN接合シリコンFRDおよび前記量ダイオードを直列接続した本発明の実施例2にかかる複合半導体整流素子1の逆回復電流・電圧波形をそれぞれ示す。600V/10A定格特性のPN接合シリコンファーストリカバリーダイオード(FRD)(図10)と同定格のSiC系SBD単体(図9)と、これらの個別ダイオードを直列接続した実施例2にかかる複合半導体整流素子(図11)1の逆回復電流・電圧波形をそれぞれ示す。本発明にかかる複合半導体整流素子(図11)1では単体のPN接合シリコンFRD(図10)の特性は現れず、SiC系SBD(図9)の逆回復電流・電圧波形が現れることを示している。実施例2にかかる複合半導体整流素子(図11)1の逆回復時の跳ね上りピーク逆電圧(VRP:422V)はPN接合シリコンFRD(図10)の逆回復時の跳ね上りピーク逆電圧(VRP:486V)より低く抑えられていることが分かる。
【0014】
図12は、実施例2にかかる複合半導体整流素子1の電流電圧(6A−400V)印加のオンオフに時系列を合わせたSiC系SBDとPN接合シリコンFRDのそれぞれにかかる電圧分担波形を示す。図12に示すように、電圧分担はほぼ100%、SiC系SBDに400Vが印加され、PN接合シリコンFRDにはほとんどかからなかった。すなわち、SiC系SBDは600V以上の耐圧があるため、SiC系SBDの耐圧を超えるとPN接合シリコンFRDに分担電圧が印加されるが、図12では印加電圧は400Vであるため、100%SiC系SBDで電圧を分担することになる。この結果から、SiC系ダイオードの耐圧を超える電圧印加がされない使用では、PN接合シリコンFRDはWBG−SBDより低い耐圧でよいことになる。従って、低IR特性だけでなく、より低VF特性が得られ易い低耐圧のPN接合シリコンFRDが使用可能となる。
【0015】
図13は、前記図9〜図11の逆回復電流・電圧波形を基に跳ね上りピーク逆電圧(VRP)−縦軸と逆回復時の電流変化率(dir/dt)−横軸との関係を示す。図13では両矢印で示すように左へ行くほどソフトリカバリー、右へ行くほどハードリカバリー性が大きくなることを表している。複合半導体整流素子1のdir/dtはSiC−SBDと同程度に跳ね上がりピーク電圧(VRP)小さくソフトリカバリー性が高いことがわかる。
図14は本発明にかかる複合半導体整流素子1を使用したスイッチング電源の昇圧型力率改善回路(PFC:Power Factor Correction回路)を示す。このPFC回路はダイオードD,スイッチQ,インダクタンスL,制御ICから成る。ACラインから図示しない入力整流部を通じ入力された電圧・電流は直流端子11,12に印加される。端子21,22からは力率が改善された電流と電圧が出力される。スイッチQは比較的高い周波数(たとえば60〜100kHz)を有するPWM(パルス幅変調)信号のICで制御される。その制御方式はインダクタンス電流を不連続とする方式(電流非連続方式)と連続とする方式(電流連続方式)がある。この中で、電流連続方式は主に高出力電力(約150W以上)のPFC回路に用いられる。この方式はダイオードDの順方向通電時にスイッチQがオンするため、ダイオードDの順電流が強制的に逆バイアスされることになり、ダイオードDの逆回復現象に伴うスイッチング損失Wrrが発生する。また当然、スイッチQがオン状態の時には、ダイオードDには逆電圧が印加され、その漏れ電流IRによる逆損失WRが発生する。逆にスイッチQがオフ状態の時は、ダイオードDには順電流が流れ、順電圧降下VFによる順損失WFが発生する。
【0016】
図15に、前記電流連続方式の力率改善回路のダイオードDとスイッチQの損失分析結果の一例を示す。スイッチQの損失が占める割合が全体の2/3強と非常に大きく、その損失の中で約半分を占めるターンオン損失にはダイオードDの逆回復特性が大きな影響を与えている。そこで、スイッチQのターンオン損失低減にはダイオードDの逆回復時間trrの高速化が必要である。前記実施例1、2に係わる複合半導体整流素子1を、この電流連続方式のPFC回路の複合ダイオードDに適用すると、複合ダイオードDの損失低減だけでなく、スイッチQの損失低減が可能である。スイッチQの損失低減はダイオードDの逆回復時間trrの高速化が支配的であるため、ダイオードDについて、損失シミュレーションをした結果を図16〜図18に示す。
図16は電流連続方式のデスクトップPC用400W電源のPFC回路を模したダイオードの損失シミュレーションと接合温度Tjとの関係を示す。600V/8A定格のGaN系SBD単体の損失は接合温度Tj=125℃付近から逆損失WRが大幅に増加する。一方で、図16から前記定格のGaN系SBDに、低順電圧降下VFの同600V/8A定格のPN接合シリコンFRDを直列接続した本発明の複合半導体整流素子1の損失は接合温度Tj=170℃付近まで損失の増加がみられず、Tj=170℃以降から逆損失WRが大幅に増加していることが分かる。
【0017】
この条件でのGaN系SBDの損失内訳を図17に示し、複合半導体整流素子1の損失内訳を図18に示す。図17ではGaN系SBDは使用温度が高くなるにつれ、逆損失の割合が大きくなることを示している。それに対して、複合半導体整流素子1は図18に示すように、逆損失の割合が少ないため、全体の損失が低く抑えられている。これは複合半導体整流素子1が高温使用時に有利であることを表している。今後の電源の小型・高密度実装当による高温動作環境下では本発明の複合半導体整流素子1が低IRで有利である。
本発明の複合半導体整流素子1は次の効果を有する。WBG−SBDを搭載した半導体整流素子1aとSi−PN接合ダイオードを搭載した半導体整流素子1bを直列接続した複合半導体整流素子1は、逆回復特性時に、高耐圧の半導体整流素子1aのみに逆方向バイアスされ、逆回復時間trrは半導体整流素子1aのみの逆回復時間trr特性が現れる。また、逆漏れ電流については、半導体整流素子1bのみの逆漏れ電流(IR)特性が現れる。
【0018】
順方向バイアスの時は、半導体整流素子1a、半導体整流素子1bのそれぞれに順電流がバイアスされるため、既知の通り、半導体整流素子1a、半導体整流素子1bの和のVF特性が現れる。従って、半導体整流素子1a、2aは可能な限り低VFの素子が望ましい。この結果、本発明によれば、高速スイッチング動作が可能で逆漏れ電流(IR)が小さく、なお且つWBG−SBDより低耐圧のPN接合シリコンダイオードを使用することで低VF特性の複合半導体整流素子を提供することができる。以上では本発明にかかる複合半導体整流素子について図1に示す構成を用いて説明したが、図2に示す構成とした場合も同様の結果が得られる。
【符号の説明】
【0019】
1、2 複合半導体整流素子
1a WBG−SBD、ワイドバンドギャップショットキーバリアダイオード
1b PN接合シリコンダイオード、PN接合シリコンFRD
2a WBG−SBDチップ
2b PN接合シリコンダイオードチップ
3、5 アノード端子
4、6 カソード端子
【特許請求の範囲】
【請求項1】
PN接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有することを特徴とする複合半導体整流素子。
【請求項2】
前記シリコンよりバンドギャップが広い半導体がシリコンカーバイド半導体または窒化ガリウム半導体であることを特徴とする請求項1に記載の複合半導体整流素子。
【請求項3】
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有することを特徴とする請求項1または2記載の複合半導体整流素子。
【請求項4】
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に請求項1記載の複合型半導体整流素子を用いることを特徴とする電力変換装置。
【請求項1】
PN接合シリコンダイオードと該ダイオードと同等以上の耐圧を有し、シリコンよりバンドギャップが広い半導体を用いるショットキーバリアダイオードを直列接続した構成を有することを特徴とする複合半導体整流素子。
【請求項2】
前記シリコンよりバンドギャップが広い半導体がシリコンカーバイド半導体または窒化ガリウム半導体であることを特徴とする請求項1に記載の複合半導体整流素子。
【請求項3】
前記ダイオードがチップ状態で直列接続され、樹脂封止される構成を有することを特徴とする請求項1または2記載の複合半導体整流素子。
【請求項4】
スイッチング用半導体素子とインダクタンスで構成される力率改善機能を持つ回路に請求項1記載の複合型半導体整流素子を用いることを特徴とする電力変換装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2010−238835(P2010−238835A)
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願番号】特願2009−83903(P2009−83903)
【出願日】平成21年3月31日(2009.3.31)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
【公開日】平成22年10月21日(2010.10.21)
【国際特許分類】
【出願日】平成21年3月31日(2009.3.31)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
[ Back to top ]