【課題】メモリセルの特性の劣化を抑制した半導体記憶装置を提供する。
【解決手段】メモリセルは、ダイオード層、可変抵抗層、及び電極層を備える。ダイオード層は、整流素子として機能する。可変抵抗層は、可変抵抗素子として機能する。電極層は、可変抵抗層とダイオード層との間に設けられ、可変抵抗層及びダイオード層に接するように形成されている。電極層は、窒化チタンにて構成された窒化チタン層を備える。ここで、窒化チタン層内の第１領域における窒素原子に対するチタン原子の割合を第１割合とし、窒化チタン層内であって且つ第１領域よりも可変抵抗層に近い第２領域における窒素原子に対するチタン原子の割合を第２割合とする。この場合、第２割合は第１割合よりも大きい。 （もっと読む）

【課題】特性測定用のステージにゴミがある場合でも、ウェハ状態でのチップ形成箇所のピエゾ効果による漏れ電流の誤判定が起こり難い半導体装置を提供すること。
【解決手段】ｎ半導体基板１の裏面側に形成したｎフィールドストップ層９と、このｎフィールドストップ層９の表面層に形成したｐコレクタ層１０とからなる裏面拡散層１６の厚さが５μｍ以下と薄い場合に、Ｔｉ膜１１，１３、やＮｉ膜１４などの積層膜で形成される裏面電極１９のその積層膜に０．３μｍ〜４μｍの厚さのＡｌ−Ｓｉ膜１２を挟み応力緩衝することで、ピエゾ効果によるウェハ状態でのチップの漏れ電流の誤判定率を低下させる。 （もっと読む）

【課題】電流電圧特性を維持しつつ、アノード電極６の剥離に対する機械的強度を向上させる。
【解決手段】異種材料接合型ダイオードは、半導体基体１と、半導体基体１の上に形成された第１導電型のドリフト領域２と、ドリフト領域２の主表面に接合された、ドリフト領域２とは異なる種類の材料からなるアノード電極６と、半導体基体１に接続されたカソード電極７とを備える。ドリフト領域２とアノード電極６との接合によりダイオードが形成されている。アノード電極６の主表面のうち、ドリフト領域２に接している側の主表面に、嵌合構造（３、Ｇ１）が形成されている。 （もっと読む）

【課題】アバランシェ降伏時の電流集中を緩和することができ、耐圧およびアバランシェ耐量をともに向上させることができる、ＳｉＣ半導体装置を提供すること。
【解決手段】ｎ^＋型のＳｉＣ基板２上に、ｎ⁻型のＳｉＣエピタキシャル層４を形成し、ＳｉＣエピタキシャル層４上に、フィールド絶縁膜５を形成する。このフィールド絶縁膜５を貫通して、ＳｉＣエピタキシャル層４の表面に、アノード電極７をショットキー接合させる。一方、ＳｉＣ基板２の裏面には、カソード電極３をオーミック接触させる。これにより、ショットキーバリアダイオード１を形成する。このショットキーバリアダイオード１において、ＳｉＣエピタキシャル層４の表層部に、アノード電極７のショットキーメタル９に接するガードリング１３を形成する。そして、このガードリング１３の表層部１７におけるｐ型不純物濃度を、ｎ型不純物濃度よりも小さくする。 （もっと読む）

【課題】高性能の窒化ガリウム系トランジスタを製造するための、誘電体膜付の半導体エ
ピタキシャル結晶基板を提供すること。
【解決手段】下地基板１上にエピタキシャル法によって、バッファ層２、チャネル層３、
及び電子供給層４から成る窒化ガリウム半導体結晶層を形成した後、エピタキシャル成長
炉内で連続してＡｌＮを電子供給層４上に誘電体膜の前駆体として積層し、しかる後、積
層した前駆体に対して酸化処理を施すことによって誘電体膜５を形成する。 （もっと読む）

【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極１５とカソード電極１６との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子１であって、ＧａＮ層１３よりもバンドギャップの大きなＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４の表面に離間してアノード電極１５とカソード電極１６とが形成され、アノード電極１５とカソード電極と１６の間の２次元電子ガス層１３Ａを流れる電流のオンオフを制御する制御電極１９を備えたオンオフ可能領域２１を備え、制御電極１９が所定の抵抗体２０を介してアノード電極１５に接続されてなり、アノード電極１５が被保護素子のアノード電極１５と接続され、カソード電極１６が被保護素子のカソード電極１６と接続され、被保護素子より耐圧が低く設定されている。 （もっと読む）

【課題】熱処理装置のメンテナンス頻度を低減できると共に、電極表面荒れを防止しつつオーミックコンタクトの低抵抗化を図る炭化珪素半導体装置の製造方法を提供する。
【解決手段】Ｐ型ＳｉＣ層１０上に電極材料としてのＡｌ−Ｔｉ合金１１を堆積し、その上にＴｉＮの保護膜１２を形成する。その後、Ａｌの融点を超える温度の熱処理を行い、Ａｌ−Ｔｉ合金１１をＰ型ＳｉＣ層１０と反応させて合金化し、電極とＰ型ＳｉＣ層１０とのオーミックコンタクトを得る。保護膜１２により、上記熱処理においてＡｌ−Ｔｉ合金１１からのＡｌの蒸発・飛散が防止される。 （もっと読む）

【課題】スイッチング損失を低減した半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、ベース層と、ベース層上に設けられた第２導電形半導体層と、第２導電形半導体層の表面からベース層側に向けて延び、ベース層には達しない複数の第１のトレンチの内壁に設けられた第１の絶縁膜と、第１の絶縁膜を介して第１のトレンチ内に設けられると共に第２導電形半導体層の表面に接する第１の電極とを備えている。第２導電形半導体層は、第１のトレンチで挟まれた第１の第２導電形領域と、第１の第２導電形領域とベース層との間および第１のトレンチの底部とベース層との間に設けられ、第１の第２導電形領域よりも第２導電形不純物量が少ない第２の第２導電形領域とを有する。 （もっと読む）

【課題】欠陥密度が低減したドリフト層を有する高出力ダイヤモンド電子素子を提供する。
【解決手段】ダイヤモンド半導体からなるドリフト層と、半絶縁性ダイヤモンド層を有する構造保持材と、ダイヤモンド半導体からなるコンタクト層とを備えるダイヤモンド電子素子であって、前記構造保持材は、開口部を有し、前記ドリフト層の一方の面に積層されており、前記コンタクト層は、前記開口部内において、前記ドリフト層に直接積層されており、また、アノード電極は、前記開口部内の前記コンタクト層に設け、カソード電極は前記ドリフト層の他方の面に設けて、例えば、ショットキーバリアダイオードを実現する。単結晶ダイヤモンド基板の一方の基板面に欠陥層を形成した後、該基板面上に前記ドリフト層を成膜し、半絶縁性ダイヤモンド層を選択的に成長させて開口部を有する構造保持材を形成した後、前記基板はスマートカット法により素子部より分離する。 （もっと読む）

【課題】炭化ケイ素デバイスのためのエッジ終端構造において、酸化膜などの絶縁層の境界面電荷の悪影響を中和し、多重フローティングガードリング終端では、この酸化膜電荷の変化に対する影響を少なくし、又は影響をなくす。
【解決手段】炭化ケイ素ベースの半導体接合に近接し、この半導体接合から間隔をおいて配置された、炭化ケイ素層中の複数の同心円のフローティングガードリングを有する。酸化膜などの絶縁層が、これらのフローティングガードリング上に設けられ、炭化ケイ素表面電荷補償領域が、これらのフローティングガードリング間に設けられ、この絶縁層に隣接している。かかるエッジ終端構造の製造方法もまた提供される。 （もっと読む）

【課題】欠陥密度が低減したドリフト層を有する高出力ダイヤモンド電子素子を提供する。
【解決手段】半絶縁性単結晶ダイヤモンド基板の一方の面に、ｐ⁻ダイヤモンド層からなるドリフト層を成膜し、該ドリフト層の上にｐ^＋ダイヤモンド層からなるコンタクト層を成膜する工程と、前記基板の他方の面に開口部をエッチングにより形成して、前記基板を構造保持材として前記ドリフト層の一部が露出した露出部を形成する工程と、前記露出部にカソード電極を設け、前記コンタクト層にアノード電極を設ける工程とにより、ダイヤモンド電子素子の積層構造を形成する。ドリフト層を基板上に直接成膜するので、欠陥密度の減少した素子を得ることができる。 （もっと読む）

【課題】逆方向耐圧を向上させることができる半導体装置を提供する。
【解決手段】一導電型の半導体層１００と、絶縁体層１３０と、絶縁体層中に設けられた半導体層２１０と、半導体層２１０に設けられた能動素子２０と、半導体層１００の前記一主面２０１に設けられた他の導電型の半導体領域１１２と、半導体領域１１２内に設けられた他の導電型であって半導体領域１１２よりも高不純物濃度の半導体領域１１４と、絶縁体層１３０に設けられたスルーホール１４４内に半導体領域１４４に接続して設けられた導電体１５４と、絶縁体層１３０上または中に設けられた導電体２１４であって、導電体１５４の周囲に設けられ、外側端部が半導体領域１１４よりも外側にある導電体２１４と、導電体１５４と導電体２１４とを接続して設けられた導電体１９２と、半導体層１００に接続して設けられた導電体１５２，１２０と、を備える。 （もっと読む）

【課題】窒化物半導体装置において、オン抵抗が小さく、オン電圧が小さく、逆方向リーク電流が小さい窒化物半導体ダイオードを提供する。
【解決手段】窒化物半導体１，２上に形成されたカソード電極３、アノード電極４，５を有する窒化物半導体ダイオードにおいて、アノード電極４，５の周辺部に窒化物半導体を掘り込んだリセス構造６を有し、リセス構造内部には、アノード電極５が埋め込まれている。 （もっと読む）

【課題】金属半導体化合物電極の界面抵抗を低減する半導体装置の製造方法を提供する。
【解決手段】実施の形態によればｎ型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第１の金属を含有する第１の金属膜を堆積し、熱処理によりｎ型半導体と第１の金属膜を反応させて金属半導体化合物膜を形成するとともに、ｎ型半導体と金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法、さらには、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供することを目的とする。
【解決手段】基板上に形成された絶縁膜、半導体膜又は導電膜上に接して第１の膜を形成する工程と、第１の膜上に第１のマスク材料を含有する溶液を吐出して第１の膜上に第１のマスクを形成する工程と、第１のマスクを用いて第１の膜をパターニングして絶縁膜、半導体膜又は導電膜表面上に塗れ性の低い領域と塗れ性の高い領域を形成する工程と、第１のマスクを除去する工程と、塗れ性の低い領域に挟まれた塗れ性の高い領域に、第２のマスク材料を含有する溶液を吐出して第２のマスクを形成する工程と、第２のマスクを用いて、パターニングされた第１の膜をエッチングするとともに絶縁膜、半導体膜又は導電膜をエッチングする。 （もっと読む）

【課題】イオン注入ダメージにより生ずる損失が抑制された低損失な半導体装置を提供する。
【解決手段】実施の形態の半導体装置は、第１導電型の半導体基板と、半導体基板の上面に形成され、半導体基板よりも低不純物濃度の第１導電型の第１の半導体層と、第１の半導体層上にエピタキシャル成長により形成される第２導電型の第２の半導体層と、第２の半導体層上にエピタキシャル成長により形成され、第２の半導体層よりも高不純物濃度の第２導電型の第３の半導体層と、を備えている。さらに、第３の半導体層に形成され、少なくとも側面と底面との角部が第２の半導体層内にある凹部を備えている。また、第３の半導体層に接する第１の電極と、凹部の底面において、第２の半導体層と接し、第１の電極と接続される第２の電極と、半導体基板の下面に接する第３の電極と、を備えている。 （もっと読む）

【課題】ダイオードと電極材料とのコンタクト抵抗を低減した半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、シリコンを含むダイオードと、前記ダイオードに対して積層された金属層及び可変抵抗膜と、前記ダイオードと前記金属層との間に設けられた、チタンとシリコンと窒素とを含む層と、を備えた。前記チタンと前記シリコンと前記窒素とを含む前記層は、前記窒素よりも前記チタンまたはチタンシリサイドを多く含む。 （もっと読む）

【課題】半導体素子を破壊することを防止しつつ半導体素子の金属膜に対し安価に成膜できるとともに容易に厚膜化できる成膜付半導体素子の製造方法を提供すること。
【解決手段】シリコン層１１に重ねてアルミ膜１２を有する半導体素子１０に対しコールドスプレー装置３０によって成膜する成膜付半導体素子の製造方法は、第１工程と、第２工程とを有する。第１工程では、コールドスプレー装置３０が、アルミ膜１２の厚さＶ１より小さい粒径Ｒ１の第１銅粉末４１を噴射することにより、アルミ膜１２の表面に下地層２１を形成する。第２工程では、コールドスプレー装置３０が、第１銅粉末の粒径Ｒ１より大きく且つ下地層２１の表面からアルミ膜１２とシリコン層１１との境界面までの寸法Ｖ２より小さい粒径Ｒ２の第２銅粉末４２を噴射することにより下地層２１に重ねて厚膜層２２を形成する。 （もっと読む）

【課題】トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。
【解決手段】半導体層１に凹溝１１が形成され、その凹溝１１内にゲート酸化膜４が形成され、その凹溝１１内にポリシリコンなどからなるゲート電極５が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域１０を有している。そして、金属膜からなるゲート配線９とコンタクトするため、ゲート電極５と連続してゲートパッド部５ａが設けられるが、そのゲートパッド部５ａが凹溝１１と同時に設けられる凹部１２内に形成されている。 （もっと読む）

【課題】パッシベーション膜を形成した場合においても逆方向リーク電流を十分に低減した窒化物半導体を用いたダイオードを実現できるようにする。
【解決手段】ダイオードは、半導体層積層体１０２と、半導体層積層体１０２の上に互いに間隔をおいて形成されたカソード電極１０３及びアノード電極１０４と、半導体層積層体１０２の上を覆う保護膜１０６とを備えている。半導体層積層体１０２は、第１の窒化物半導体層１２１及び第１の半導体層１２１と比べてバンドギャップが大きい第２の窒化物半導体層１２２を含み、チャネルを有している。アノード電極１０４は、半導体層積層体１０２の上に形成されたｐ型の第３の窒化物半導体層１４３と、第３の窒化物半導体層１４３とオーミック接触する第１の金属層１４１と、第１の金属層１４１と接し且つチャネルとオーミック接触する第２の金属層１４２とを有している。 （もっと読む）