半導体装置の製造方法
【課題】金属半導体化合物電極の界面抵抗を低減する半導体装置の製造方法を提供する。
【解決手段】実施の形態によればn型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法である。
【解決手段】実施の形態によればn型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施の形態は、半導体装置の製造方法に関する。
【背景技術】
【0002】
各種の半導体装置において、半導体と金属半導体化合物電極との間の接触抵抗の低減が必要とされている。接触抵抗の低減のために、半導体にドーパントとなる高濃度の不純物をイオン注入やエピタキシャル成長等により導入し、金属半導体化合物電極との界面近傍に高濃度のドーパント層を形成する方法がある。
【0003】
例えば、高耐圧で駆動する半導体スイッチであるパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)では、素子耐圧を上げるために基板のキャリア濃度を低く保つ必要がある。
【0004】
このため、高濃度のドーパント層を形成する方法では、後工程によって不純物が低濃度の基板中に拡散し、素子の耐圧が低下するという問題が生じる。また、イオン注入やエピタキシャル成長による高濃度不純物層の形成は、プロセスコストが増大するという問題もある。
【0005】
硫黄などの非ドーパント不純物をイオン注入により導入してショットキー障壁高さを下げ、半導体と金属半導体化合物電極との間の接触抵抗を低減する方法が知られている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2010−109122号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、金属半導体化合物電極の界面抵抗を低減する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0008】
実施の形態の半導体装置の製造方法は、n型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【図面の簡単な説明】
【0009】
【図1】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図2】第1の実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図3】第1の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図4】第1の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図5】第2の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図6】第2の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図7】第3の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図8】第3の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図9】第3の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図10】第4の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図11】第4の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図12】第5の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図13】第5の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図14】第6の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図15】第6の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図16】第7の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図17】第7の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図18】第8の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図19】第8の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図20】第9の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図21】第9の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図22】第10の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図23】第10の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図24】第11の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図25】第11の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図26】第12の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図27】第12の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図28】第13の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図29】第13の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図30】第14の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図31】第14の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図32】第15の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図33】第15の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【0010】
以下、図面を用いて実施の形態を説明する。なお、図面中、同一または類似の箇所には、同一または類似の符号を付している。
【0011】
(第1の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0012】
そして、本実施の形態の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法である。上記構成により、縦型パワーMOSFETのドレイン電極の接触抵抗を低減することが可能になる。
【0013】
図1は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0014】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0015】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート絶縁膜17、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図1(a))。
【0016】
次に、酸化膜20をエッチングにより除去する(図1(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0017】
次に、シリコン基板10の裏面に硫黄(S)を含有する硫黄含有膜22を堆積する(図1(c))。硫黄含有膜22は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0018】
硫黄含有膜22は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0019】
硫黄含有膜22の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0020】
なお、硫黄含有膜22には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル(Ni)、チタン(Ti)、または、コバルト(Co)であることが望ましい。これらの金属はシリコン基板10と反応してシリサイドを形成しやすいからである。
【0021】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図1(d))。第1の金属膜24は、例えば、蒸着またはスパッタ法により堆積する。第1の金属膜24は、例えば、ニッケルの薄膜である。第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0022】
第1の金属膜24の膜厚は、例えば、60nm程度である。
【0023】
なお、硫黄含有膜22に金属が含まれる場合は、第1の金属膜24に含有される第1の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
【0024】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図1(e))。
【0025】
この界面層28は、例えば1×1020atoms/cm3以上の高濃度の硫黄原子(S)が偏析する層である。
【0026】
例えば、硫黄含有膜22が硫黄とニッケルを含有する膜であり、第1の金属膜24がニッケル膜である場合は、ニッケルシリサイド膜26が形成されるとともに、シリコン基板
10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。
【0027】
熱処理の温度は、350℃以上550℃以下であることが望ましい。350℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0028】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0029】
本実施の形態の半導体装置の製造方法によれば、例えば、1×1019cm−3以下の比較的低濃度のn型半導体基板上に、非ドーパントである硫黄を用いて低抵抗な金属半導体化合物電極の形成が可能となる。したがって、縦型パワーMOSFETにおいても、ドーパントの拡散による素子の耐圧劣化を生じさせることなく低抵抗の金属半導体化合物電極が形成できる。また、イオン注入やエピタキシャル成長など高価なプロセスを用いずに低抵抗の金属半導体化合物電極が形成できる。さらに、イオン注入ダメージによる結晶欠陥に起因する素子の特性劣化の懸念もない。
【0030】
本実施の形態の製造方法により、低濃度の半導体に対しても、低い接触抵抗が実現できるのは、以下の理由によると考えられる。n型半導体と金属半導体化合物との界面の高濃度の硫黄原子の存在により、n型半導体の伝導体付近に界面準位が形成される。この界面準位により、フェルミ準位がn型半導体の伝導体付近にピニングされるため、n型半導体と金属半導体化合物との界面のショットキー障壁が低下する。
【0031】
図2は、本実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。図2(a)が縦軸を対数表示にした図、図2(b)が縦軸を線形表示にした図である。
【0032】
図2の実施例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、硫化ニッケル(NiS)をターゲットとする蒸着により硫黄とニッケルを含有する膜を30nm、ニッケルをターゲットとする蒸着によりニッケル膜を60nm堆積した後、RTAにより500℃、10分の熱処理を行って作成している。また、比較例の構造は、硫黄とニッケルを含有する膜を堆積しない以外は実施例と同様に作成している。
【0033】
図2(a)から明らかなように、実施例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。また、図2(b)から明らかように、比較例では非オーミック特性が顕著であるのに対し、実施例ではオーミック特性が実現されている。
【0034】
図3は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図3(a)〜図3(d))。
【0035】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図3(e))。
【0036】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図3(f))。
【0037】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0038】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0039】
図4は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【0040】
図4の変形例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、硫化ニッケル(NiS)をターゲットとする蒸着により硫黄とニッケルを含有する膜を30nm、ニッケルをターゲットとする蒸着によりニッケル膜を60nm、チタンをターゲットとする蒸着によるチタン膜を30nm堆積した後、RTAにより500℃、10分の熱処理を行って作成している。比較例の構造は、図2の比較例と同様である。
【0041】
図4から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。また、図2(a)のキャップ膜なしの場合に比べても、電流が増加している。
【0042】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0043】
(第2の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に硫黄と第1の金属を含有する硫黄含有膜を堆積し、熱処理によりn型半導体と硫黄含有膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0044】
本実施の形態は、硫黄含有膜に金属を含有させるとともに、硫黄含有膜上には金属膜を堆積せずに、熱処理を行う点で、第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0045】
図5は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0046】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0047】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図5(a))。
【0048】
次に、酸化膜20をエッチングにより除去する(図5(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0049】
次に、シリコン基板10の裏面に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図5(c))。硫黄含有膜32は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0050】
硫黄含有膜32は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0051】
硫黄含有膜32の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0052】
第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0053】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図5(d))。
【0054】
例えば、硫黄含有膜22が硫化ニッケル(NiS)である場合は、ニッケルシリサイド膜26が形成されるとともに、シリコン基板10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜26中を拡散し、界面へ達する。
【0055】
熱処理の温度は、350℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0056】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0057】
本実施の形態の半導体装置の製造方法によれば、第1の実施の形態と同様の効果が得られる。さらに、金属膜の堆積工程が削減できるため製造コストの低減も実現できる。
【0058】
図6は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図6(a)〜図6(c))。
【0059】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図6(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図6(e))。
【0060】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0061】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0062】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0063】
(第3の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に第1の金属を含有する第1の金属膜を堆積し、第1の熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成し、金属半導体化合物膜上に、硫黄を含有する硫黄含有膜を堆積し、第2の熱処理によりn型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0064】
本実施の形態は、金属半導体化合物を形成した後、硫黄含有膜を堆積し、さらに熱処理を行う点で、第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0065】
図7は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0066】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0067】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図7(a))。
【0068】
次に、酸化膜20をエッチングにより除去する(図7(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0069】
次に、シリコン基板10の裏面に第1の金属を含有する第1の金属膜24を堆積する(図7(c))。第1の金属膜24は、例えば、蒸着またはスパッタ法により堆積する。第1の金属膜24は、例えば、ニッケルの薄膜である。第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0070】
第1の金属膜24の膜厚は、例えば、60nm程度である。
【0071】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図7(d))。
【0072】
例えば、第1の金属膜24がニッケル膜である場合は、ニッケルシリサイド膜26が形成される。
【0073】
第1の熱処理の温度は、450℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0074】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図6(e))。硫黄含有膜22は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0075】
硫黄含有膜22は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0076】
硫黄含有膜22の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0077】
なお、硫黄含有膜22には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル(Ni)、チタン(Ti)、または、コバルト(Co)であることが望ましい。これらの金属はシリコン基板10と反応してシリサイドを形成しやすいからである。
【0078】
なお、硫黄含有膜22に金属が含まれる場合は、第1の金属膜24に含有される第1の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
【0079】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図7(f))。
【0080】
例えば、第1の金属膜24がニッケル膜であり、硫黄含有膜22が硫黄とニッケルを含有する膜である場合は、シリコン基板10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜26中を拡散し、界面へ達する。
【0081】
第2の熱処理の温度は、450℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0082】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0083】
本実施の形態の半導体装置の製造方法によっても、第1の実施の形態と同様の効果が実現される。
【0084】
図8は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図8(a)〜図8(e))。
【0085】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図8(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図8(g))。
【0086】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0087】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0088】
図9は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【0089】
図9の変形例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、ニッケル(Ni)をターゲットとする蒸着によりニッケル膜を20nm堆積した後、RTAにより450℃、10分の熱処理を行ってニッケルシリサイド膜を形成し、その後に硫化ニッケルをターゲットとする蒸着によってニッケルと硫黄を含有する膜30nmを堆積し、チタンをターゲットとする蒸着によるチタン膜を30nm堆積した後、RTAにより500℃,10分の熱処理を行って作成している。比較例の構造は、図2の比較例と同様である。
【0090】
図9から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。
【0091】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0092】
(第4の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0093】
図10は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0094】
まず、例えばリン(p)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、ダイオードの耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0095】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図10(a))。
【0096】
次に、酸化膜20をエッチングにより除去する(図10(b))。
【0097】
次に、シリコン基板10の裏面に硫黄(S)を含有する硫黄含有膜22を堆積する(図10(c))。
【0098】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図10(d))。
【0099】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図10(e))。
【0100】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0101】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0102】
図11は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図11(a)〜図11(d))。
【0103】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図11(e))。
【0104】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図11(f))。
【0105】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0106】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0107】
(第5の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0108】
図12は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0109】
まず、例えばリン(P)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0110】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図12(a))。
【0111】
次に、酸化膜20をエッチングにより除去する(図12(b))。
【0112】
次に、シリコン基板10の裏面に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図12(c))。
【0113】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図12(d))。
【0114】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0115】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0116】
図13は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図13(a)〜図13(c))。
【0117】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図13(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図13(e))。
【0118】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0119】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0120】
(第6の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0121】
図14は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0122】
まず、例えばリン(p)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、ダイオードの耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0123】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図14(a))。
【0124】
次に、酸化膜20をエッチングにより除去する(図14(b))。
【0125】
次に、シリコン基板10の裏面に第1の金属を含有する第1の金属膜24を堆積する(図14(c))。
【0126】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図14(d))。
【0127】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図14(e))。
【0128】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図14(f))。
【0129】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0130】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0131】
図15は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図15(a)〜図15(e))。
【0132】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図15(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図15(g))。
【0133】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0134】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0135】
(第7の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0136】
図16は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0137】
まず、p型のシリコン(Si)基板10を準備する。
【0138】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図16(a))。
【0139】
次に、酸化膜20をエッチングにより除去する(図16(b))。
【0140】
次に、n+型ソース・ドレイン領域50上に硫黄(S)を含有する硫黄含有膜22を堆積する(図16(c))。
【0141】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図16(d))。
【0142】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図16(e))。
【0143】
その後、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図16(f))。
【0144】
なお、シリサイド膜26がn型MOSFETのソース・ドレイン電極として機能する。
【0145】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0146】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。。
【0147】
図17は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図17(a)〜図17(d))。
【0148】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図17(e))。
【0149】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図17(f))。
【0150】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0151】
その後、第2の金属膜30、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図17(g))。
【0152】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0153】
なお、本実施の形態では、ゲート電極をソース・ドレイン構造の形成前に形成するいわゆるゲート先作りプロセスを例に説明しているが、ゲート電極をソース・ドレイン構造の形成後に形成するいわゆるゲート後作りプロセスを採用することも可能である。
【0154】
(第8の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0155】
図18は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0156】
まず、p型のシリコン(Si)基板10を準備する。
【0157】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図18(a))。
【0158】
次に、酸化膜20をエッチングにより除去する(図18(b))。
【0159】
次に、n+型ソース・ドレイン領域50上に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図18(c))。
【0160】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図18(d))。
【0161】
その後、未反応の硫黄含有膜32を酸によるウェットエッチングで除去する(図18(e))。
【0162】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0163】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。
【0164】
図19は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図19(a)〜図19(c))。
【0165】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図19(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図19(e))。
【0166】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0167】
その後、第2の金属膜30、未反応の硫黄含有膜32を酸によるウェットエッチングで除去する(図19(f))。
【0168】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0169】
(第9の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0170】
図20は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0171】
まず、p型のシリコン(Si)基板10を準備する。
【0172】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図20(a))。
【0173】
次に、酸化膜20をエッチングにより除去する(図20(b))。
【0174】
次に、n+型ソース・ドレイン領域50上に第1の金属を含有する第1の金属膜24を堆積する(図20(c))。
【0175】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図20(d))。
【0176】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図20(e))。
【0177】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図20(f))。
【0178】
その後、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図20(g))。
【0179】
なお、シリサイド膜26がn型MOSFETのソース・ドレイン電極として機能する。
【0180】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0181】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。
【0182】
図21は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図21(a)〜図21(e))。
【0183】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図21(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図21(g))。
【0184】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0185】
その後、第2の金属膜30、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図21(h))。
【0186】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0187】
(第10の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0188】
図22は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0189】
まず、p型のシリコン(Si)基板10を準備する。
【0190】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図22(a))。
【0191】
次に、酸化膜20をエッチングにより除去する(図22(b))。
【0192】
次に、硫黄(S)を含有する硫黄含有膜22を堆積する(図22(c))。
【0193】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図22(d))。
【0194】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図22(e))。
【0195】
なお、シリサイド膜26がコンタクト電極として機能する。
【0196】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0197】
図23は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図23(a)〜図23(d))。
【0198】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図23(e))。
【0199】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図23(f))。
【0200】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0201】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0202】
(第11の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0203】
図24は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0204】
まず、p型のシリコン(Si)基板10を準備する。
【0205】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図24(a))。
【0206】
次に、酸化膜20をエッチングにより除去する(図24(b))。
【0207】
次に、硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図24(c))。
【0208】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図24(d))。
【0209】
なお、シリサイド膜26がコンタクト電極として機能する。
【0210】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0211】
図25は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図25(a)〜図25(c))。
【0212】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図25(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図25(e))。
【0213】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0214】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0215】
(第12の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0216】
図26は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0217】
まず、p型のシリコン(Si)基板10を準備する。
【0218】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図26(a))。
【0219】
次に、酸化膜20をエッチングにより除去する(図26(b))。
【0220】
次に、第1の金属を含有する第1の金属膜24を堆積する(図26(c))。
【0221】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図26(d))。
【0222】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図26(e))。
【0223】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図26(f))。
【0224】
なお、シリサイド膜26がコンタクト電極として機能する。
【0225】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第12の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0226】
図27は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図27(a)〜図27(e))。
【0227】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図25(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図27(g))。
【0228】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0229】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0230】
(第13の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0231】
図28は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0232】
まず、p型のシリコン(Si)基板10を準備する。
【0233】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図28(a))。
【0234】
次に、酸化膜20をエッチングにより除去する(図28(b))。
【0235】
次に、硫黄(S)を含有する硫黄含有膜22を堆積する(図28(c))。
【0236】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図28(d))。
【0237】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図28(e))。
【0238】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0239】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0240】
図29は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図29(a)〜図29(d))。
【0241】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図29(e))。
【0242】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図29(f))。
【0243】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0244】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0245】
(第14の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0246】
図30は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0247】
まず、p型のシリコン(Si)基板10を準備する。
【0248】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図30(a))。
【0249】
次に、酸化膜20をエッチングにより除去する(図30(b))。
【0250】
次に、硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図30(c))。
【0251】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図30(d))。
【0252】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0253】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0254】
図31は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図31(a)〜図31(c))。
【0255】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図31(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図31(e))。
【0256】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0257】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0258】
(第15の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0259】
図32は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0260】
まず、p型のシリコン(Si)基板10を準備する。
【0261】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図32(a))。
【0262】
次に、酸化膜20をエッチングにより除去する(図32(b))。
【0263】
次に、第1の金属を含有する第1の金属膜24を堆積する(図32(c))。
【0264】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図32(d))。
【0265】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図32(e))。
【0266】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に
硫黄原子が導入された界面層28が形成される(図32(f))。
【0267】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0268】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0269】
図33は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図33(a)〜図33(e))。
【0270】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図31(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図33(g))。
【0271】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0272】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0273】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施の形態の構成要素を適宜組み合わせてもかまわない。
【0274】
例えば、実施の形態においては、n型半導体として、n型のシリコンを例に説明したが、n型のシリコンカーバイド(SiC)にも本発明を適用することは可能である。
【0275】
そして、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法に関わる要素を適宜選択して用いることができる。
【0276】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【0277】
10 シリコン基板(n型半導体)
20 酸化膜
22 硫黄含有膜
24 第1の金属膜
26 金属半導体化合物膜
28 界面層
30 第2の金属膜
32 硫黄含有膜
【技術分野】
【0001】
本発明の実施の形態は、半導体装置の製造方法に関する。
【背景技術】
【0002】
各種の半導体装置において、半導体と金属半導体化合物電極との間の接触抵抗の低減が必要とされている。接触抵抗の低減のために、半導体にドーパントとなる高濃度の不純物をイオン注入やエピタキシャル成長等により導入し、金属半導体化合物電極との界面近傍に高濃度のドーパント層を形成する方法がある。
【0003】
例えば、高耐圧で駆動する半導体スイッチであるパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)では、素子耐圧を上げるために基板のキャリア濃度を低く保つ必要がある。
【0004】
このため、高濃度のドーパント層を形成する方法では、後工程によって不純物が低濃度の基板中に拡散し、素子の耐圧が低下するという問題が生じる。また、イオン注入やエピタキシャル成長による高濃度不純物層の形成は、プロセスコストが増大するという問題もある。
【0005】
硫黄などの非ドーパント不純物をイオン注入により導入してショットキー障壁高さを下げ、半導体と金属半導体化合物電極との間の接触抵抗を低減する方法が知られている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2010−109122号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、金属半導体化合物電極の界面抵抗を低減する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0008】
実施の形態の半導体装置の製造方法は、n型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【図面の簡単な説明】
【0009】
【図1】第1の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図2】第1の実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図3】第1の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図4】第1の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図5】第2の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図6】第2の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図7】第3の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図8】第3の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図9】第3の実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【図10】第4の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図11】第4の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図12】第5の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図13】第5の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図14】第6の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図15】第6の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図16】第7の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図17】第7の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図18】第8の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図19】第8の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図20】第9の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図21】第9の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図22】第10の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図23】第10の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図24】第11の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図25】第11の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図26】第12の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図27】第12の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図28】第13の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図29】第13の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図30】第14の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図31】第14の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【図32】第15の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図33】第15の実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【0010】
以下、図面を用いて実施の形態を説明する。なお、図面中、同一または類似の箇所には、同一または類似の符号を付している。
【0011】
(第1の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に硫黄を含有する硫黄含有膜を堆積し、硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0012】
そして、本実施の形態の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法である。上記構成により、縦型パワーMOSFETのドレイン電極の接触抵抗を低減することが可能になる。
【0013】
図1は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0014】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0015】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート絶縁膜17、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図1(a))。
【0016】
次に、酸化膜20をエッチングにより除去する(図1(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0017】
次に、シリコン基板10の裏面に硫黄(S)を含有する硫黄含有膜22を堆積する(図1(c))。硫黄含有膜22は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0018】
硫黄含有膜22は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0019】
硫黄含有膜22の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0020】
なお、硫黄含有膜22には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル(Ni)、チタン(Ti)、または、コバルト(Co)であることが望ましい。これらの金属はシリコン基板10と反応してシリサイドを形成しやすいからである。
【0021】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図1(d))。第1の金属膜24は、例えば、蒸着またはスパッタ法により堆積する。第1の金属膜24は、例えば、ニッケルの薄膜である。第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0022】
第1の金属膜24の膜厚は、例えば、60nm程度である。
【0023】
なお、硫黄含有膜22に金属が含まれる場合は、第1の金属膜24に含有される第1の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
【0024】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図1(e))。
【0025】
この界面層28は、例えば1×1020atoms/cm3以上の高濃度の硫黄原子(S)が偏析する層である。
【0026】
例えば、硫黄含有膜22が硫黄とニッケルを含有する膜であり、第1の金属膜24がニッケル膜である場合は、ニッケルシリサイド膜26が形成されるとともに、シリコン基板
10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。
【0027】
熱処理の温度は、350℃以上550℃以下であることが望ましい。350℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0028】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0029】
本実施の形態の半導体装置の製造方法によれば、例えば、1×1019cm−3以下の比較的低濃度のn型半導体基板上に、非ドーパントである硫黄を用いて低抵抗な金属半導体化合物電極の形成が可能となる。したがって、縦型パワーMOSFETにおいても、ドーパントの拡散による素子の耐圧劣化を生じさせることなく低抵抗の金属半導体化合物電極が形成できる。また、イオン注入やエピタキシャル成長など高価なプロセスを用いずに低抵抗の金属半導体化合物電極が形成できる。さらに、イオン注入ダメージによる結晶欠陥に起因する素子の特性劣化の懸念もない。
【0030】
本実施の形態の製造方法により、低濃度の半導体に対しても、低い接触抵抗が実現できるのは、以下の理由によると考えられる。n型半導体と金属半導体化合物との界面の高濃度の硫黄原子の存在により、n型半導体の伝導体付近に界面準位が形成される。この界面準位により、フェルミ準位がn型半導体の伝導体付近にピニングされるため、n型半導体と金属半導体化合物との界面のショットキー障壁が低下する。
【0031】
図2は、本実施の形態の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。図2(a)が縦軸を対数表示にした図、図2(b)が縦軸を線形表示にした図である。
【0032】
図2の実施例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、硫化ニッケル(NiS)をターゲットとする蒸着により硫黄とニッケルを含有する膜を30nm、ニッケルをターゲットとする蒸着によりニッケル膜を60nm堆積した後、RTAにより500℃、10分の熱処理を行って作成している。また、比較例の構造は、硫黄とニッケルを含有する膜を堆積しない以外は実施例と同様に作成している。
【0033】
図2(a)から明らかなように、実施例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。また、図2(b)から明らかように、比較例では非オーミック特性が顕著であるのに対し、実施例ではオーミック特性が実現されている。
【0034】
図3は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図3(a)〜図3(d))。
【0035】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図3(e))。
【0036】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図3(f))。
【0037】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0038】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0039】
図4は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【0040】
図4の変形例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、硫化ニッケル(NiS)をターゲットとする蒸着により硫黄とニッケルを含有する膜を30nm、ニッケルをターゲットとする蒸着によりニッケル膜を60nm、チタンをターゲットとする蒸着によるチタン膜を30nm堆積した後、RTAにより500℃、10分の熱処理を行って作成している。比較例の構造は、図2の比較例と同様である。
【0041】
図4から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。また、図2(a)のキャップ膜なしの場合に比べても、電流が増加している。
【0042】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0043】
(第2の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に硫黄と第1の金属を含有する硫黄含有膜を堆積し、熱処理によりn型半導体と硫黄含有膜を反応させて金属半導体化合物膜を形成するとともに、n型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0044】
本実施の形態は、硫黄含有膜に金属を含有させるとともに、硫黄含有膜上には金属膜を堆積せずに、熱処理を行う点で、第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0045】
図5は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0046】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0047】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図5(a))。
【0048】
次に、酸化膜20をエッチングにより除去する(図5(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0049】
次に、シリコン基板10の裏面に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図5(c))。硫黄含有膜32は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0050】
硫黄含有膜32は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0051】
硫黄含有膜32の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0052】
第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0053】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図5(d))。
【0054】
例えば、硫黄含有膜22が硫化ニッケル(NiS)である場合は、ニッケルシリサイド膜26が形成されるとともに、シリコン基板10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜26中を拡散し、界面へ達する。
【0055】
熱処理の温度は、350℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0056】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0057】
本実施の形態の半導体装置の製造方法によれば、第1の実施の形態と同様の効果が得られる。さらに、金属膜の堆積工程が削減できるため製造コストの低減も実現できる。
【0058】
図6は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図6(a)〜図6(c))。
【0059】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図6(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図6(e))。
【0060】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0061】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0062】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0063】
(第3の実施の形態)
本実施の形態の半導体装置の製造方法は、n型半導体上に第1の金属を含有する第1の金属膜を堆積し、第1の熱処理によりn型半導体と第1の金属膜を反応させて金属半導体化合物膜を形成し、金属半導体化合物膜上に、硫黄を含有する硫黄含有膜を堆積し、第2の熱処理によりn型半導体と金属半導体化合物膜との界面に硫黄を導入する。
【0064】
本実施の形態は、金属半導体化合物を形成した後、硫黄含有膜を堆積し、さらに熱処理を行う点で、第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0065】
図7は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0066】
まず、例えばアンチモン(Sb)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0067】
シリコン基板10の上面には、公知の製造方法で、p−型のウェル領域12、n+型のソース領域14、p+型のウェルコンタクト領域16、ゲート電極18が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図7(a))。
【0068】
次に、酸化膜20をエッチングにより除去する(図7(b))。エッチングは、例えば、純水で希釈したフッ化水素酸により行われる。
【0069】
次に、シリコン基板10の裏面に第1の金属を含有する第1の金属膜24を堆積する(図7(c))。第1の金属膜24は、例えば、蒸着またはスパッタ法により堆積する。第1の金属膜24は、例えば、ニッケルの薄膜である。第1の金属としては、ニッケルの他には、シリサイドを形成しやすいチタン、または、コバルトであることが望ましい。
【0070】
第1の金属膜24の膜厚は、例えば、60nm程度である。
【0071】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図7(d))。
【0072】
例えば、第1の金属膜24がニッケル膜である場合は、ニッケルシリサイド膜26が形成される。
【0073】
第1の熱処理の温度は、450℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0074】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図6(e))。硫黄含有膜22は、例えば、硫黄とニッケルを含有する非金属の膜、例えば、硫化ニッケル(NiS)の薄膜である。
【0075】
硫黄含有膜22は、例えば、蒸着またはスパッタ法により堆積する。安定した化合物である硫化ニッケルのターゲットを用いたスパッタ法によって形成されることが、量産性を上げる観点から望ましい。
【0076】
硫黄含有膜22の膜厚は、例えば、30nm程度であり、2nm以上100nm以下であることが望ましい。2nm未満になると、ドレイン電極の接触抵抗低減効果が十分得られないおそれがある、
【0077】
なお、硫黄含有膜22には必ずしも金属が含有されなくてもよいが、金属が含有される場合は、金属がニッケル(Ni)、チタン(Ti)、または、コバルト(Co)であることが望ましい。これらの金属はシリコン基板10と反応してシリサイドを形成しやすいからである。
【0078】
なお、硫黄含有膜22に金属が含まれる場合は、第1の金属膜24に含有される第1の金属と同種の金属とすることがプロセスの安定性の観点から望ましい。
【0079】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図7(f))。
【0080】
例えば、第1の金属膜24がニッケル膜であり、硫黄含有膜22が硫黄とニッケルを含有する膜である場合は、シリコン基板10とニッケルシリサイド膜26との界面に硫黄原子を含有する界面層28が形成される。硫黄原子は、熱処理により、ニッケルシリサイド膜26中を拡散し、界面へ達する。
【0081】
第2の熱処理の温度は、450℃以上550℃以上であることが望ましい。450℃未満では反応が十分に進まないおそれがある。また550℃を超えるとシリサイド膜が凝集するなどの問題が生ずるおそれがある。
【0082】
なお、シリサイド膜26が縦型パワーMOSFETのドレイン電極として機能する。
【0083】
本実施の形態の半導体装置の製造方法によっても、第1の実施の形態と同様の効果が実現される。
【0084】
図8は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図8(a)〜図8(e))。
【0085】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図8(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図8(g))。
【0086】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。第2の金属は、第1の金属よりもシリサイド化温度が高い金属であることが好ましい。例えば、バナジウム(V)、モリブデン(Mo)、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)、ニオブ(Nb)、チタンナイトライド(TiN)が好適である。
【0087】
また、第2の金属膜30の膜厚は、例えば30nm程度である。
【0088】
図9は、本実施の形態の変形例の半導体装置の製造方法による半導体―金属半導体化合物間の電圧−電流特性を示す図である。
【0089】
図9の変形例の構造は、n型不純物濃度が1×1016cm−3のシリコン基板に、ニッケル(Ni)をターゲットとする蒸着によりニッケル膜を20nm堆積した後、RTAにより450℃、10分の熱処理を行ってニッケルシリサイド膜を形成し、その後に硫化ニッケルをターゲットとする蒸着によってニッケルと硫黄を含有する膜30nmを堆積し、チタンをターゲットとする蒸着によるチタン膜を30nm堆積した後、RTAにより500℃,10分の熱処理を行って作成している。比較例の構造は、図2の比較例と同様である。
【0090】
図9から明らかなように、変形例によれば、比較例に対してショットキー障壁が低下したことにより、比較例に対し、逆方向(負の印加電圧側)、順方向(正の印加電圧側)ともに電流が増加している。
【0091】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0092】
(第4の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0093】
図10は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0094】
まず、例えばリン(p)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、ダイオードの耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0095】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図10(a))。
【0096】
次に、酸化膜20をエッチングにより除去する(図10(b))。
【0097】
次に、シリコン基板10の裏面に硫黄(S)を含有する硫黄含有膜22を堆積する(図10(c))。
【0098】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図10(d))。
【0099】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図10(e))。
【0100】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0101】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0102】
図11は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図11(a)〜図11(d))。
【0103】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図11(e))。
【0104】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図11(f))。
【0105】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0106】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0107】
(第5の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0108】
図12は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0109】
まず、例えばリン(P)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0110】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図12(a))。
【0111】
次に、酸化膜20をエッチングにより除去する(図12(b))。
【0112】
次に、シリコン基板10の裏面に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図12(c))。
【0113】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図12(d))。
【0114】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0115】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0116】
図13は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図13(a)〜図13(c))。
【0117】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図13(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図13(e))。
【0118】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0119】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0120】
(第6の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、pnダイオードのn側電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0121】
図14は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0122】
まず、例えばリン(p)を比較的低濃度にドープしたn型のシリコン(Si)基板10を準備する。ドーパントであるn型不純物濃度は、ダイオードの耐圧を維持するために、例えば、3×1018cm−3以下であることが好ましい。
【0123】
シリコン基板10の上面には、公知の製造方法で、p型領域40、p側電極42が形成される。また、シリコン基板10の裏面には自然酸化膜や保護酸化膜等の酸化膜20が形成されている(図14(a))。
【0124】
次に、酸化膜20をエッチングにより除去する(図14(b))。
【0125】
次に、シリコン基板10の裏面に第1の金属を含有する第1の金属膜24を堆積する(図14(c))。
【0126】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図14(d))。
【0127】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図14(e))。
【0128】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図14(f))。
【0129】
なお、シリサイド膜26がダイオードのn側電極として機能する。
【0130】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高耐圧のダイオードが実現される。
【0131】
図15は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図15(a)〜図15(e))。
【0132】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図15(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図15(g))。
【0133】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0134】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0135】
(第7の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0136】
図16は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0137】
まず、p型のシリコン(Si)基板10を準備する。
【0138】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図16(a))。
【0139】
次に、酸化膜20をエッチングにより除去する(図16(b))。
【0140】
次に、n+型ソース・ドレイン領域50上に硫黄(S)を含有する硫黄含有膜22を堆積する(図16(c))。
【0141】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図16(d))。
【0142】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図16(e))。
【0143】
その後、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図16(f))。
【0144】
なお、シリサイド膜26がn型MOSFETのソース・ドレイン電極として機能する。
【0145】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0146】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。。
【0147】
図17は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図17(a)〜図17(d))。
【0148】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図17(e))。
【0149】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図17(f))。
【0150】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0151】
その後、第2の金属膜30、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図17(g))。
【0152】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0153】
なお、本実施の形態では、ゲート電極をソース・ドレイン構造の形成前に形成するいわゆるゲート先作りプロセスを例に説明しているが、ゲート電極をソース・ドレイン構造の形成後に形成するいわゆるゲート後作りプロセスを採用することも可能である。
【0154】
(第8の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0155】
図18は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0156】
まず、p型のシリコン(Si)基板10を準備する。
【0157】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図18(a))。
【0158】
次に、酸化膜20をエッチングにより除去する(図18(b))。
【0159】
次に、n+型ソース・ドレイン領域50上に硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図18(c))。
【0160】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図18(d))。
【0161】
その後、未反応の硫黄含有膜32を酸によるウェットエッチングで除去する(図18(e))。
【0162】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0163】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。
【0164】
図19は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図19(a)〜図19(c))。
【0165】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図19(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図19(e))。
【0166】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0167】
その後、第2の金属膜30、未反応の硫黄含有膜32を酸によるウェットエッチングで除去する(図19(f))。
【0168】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0169】
(第9の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、ロジック向けn型MOSFETのソース・ドレイン電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0170】
図20は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0171】
まず、p型のシリコン(Si)基板10を準備する。
【0172】
シリコン基板10の上面には、公知の製造方法で、n+型ソース・ドレイン領域50、n−型エクステンション領域52、ゲート電極54、ゲート側壁56が形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図20(a))。
【0173】
次に、酸化膜20をエッチングにより除去する(図20(b))。
【0174】
次に、n+型ソース・ドレイン領域50上に第1の金属を含有する第1の金属膜24を堆積する(図20(c))。
【0175】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図20(d))。
【0176】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図20(e))。
【0177】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図20(f))。
【0178】
その後、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図20(g))。
【0179】
なお、シリサイド膜26がn型MOSFETのソース・ドレイン電極として機能する。
【0180】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するMOSFETが実現される。
【0181】
特に、信頼性に関しては、イオン注入ダメージに起因する素子の特性劣化、例えば、ゲート絶縁膜の信頼性劣化や、MOSFETのリーク電流増大等の懸念がないことからも、向上が見込まれる。
【0182】
図21は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図21(a)〜図21(e))。
【0183】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図21(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図21(g))。
【0184】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0185】
その後、第2の金属膜30、未反応の硫黄含有膜22、第1の金属膜24を酸によるウェットエッチングで除去する(図21(h))。
【0186】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0187】
(第10の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0188】
図22は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0189】
まず、p型のシリコン(Si)基板10を準備する。
【0190】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図22(a))。
【0191】
次に、酸化膜20をエッチングにより除去する(図22(b))。
【0192】
次に、硫黄(S)を含有する硫黄含有膜22を堆積する(図22(c))。
【0193】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図22(d))。
【0194】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図22(e))。
【0195】
なお、シリサイド膜26がコンタクト電極として機能する。
【0196】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0197】
図23は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図23(a)〜図23(d))。
【0198】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図23(e))。
【0199】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図23(f))。
【0200】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0201】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0202】
(第11の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0203】
図24は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0204】
まず、p型のシリコン(Si)基板10を準備する。
【0205】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図24(a))。
【0206】
次に、酸化膜20をエッチングにより除去する(図24(b))。
【0207】
次に、硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図24(c))。
【0208】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図24(d))。
【0209】
なお、シリサイド膜26がコンタクト電極として機能する。
【0210】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0211】
図25は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図25(a)〜図25(c))。
【0212】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図25(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図25(e))。
【0213】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0214】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0215】
(第12の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、配線層等の基板へのコンタクト電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0216】
図26は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0217】
まず、p型のシリコン(Si)基板10を準備する。
【0218】
シリコン基板10の上面には、公知の製造方法で、n型領域60、層間絶縁膜62、および、層間絶縁膜62のn型領域60部が開口されたコンタクトホールが形成される。また、シリコン基板10のコンタクトホール底部には自然酸化膜の酸化膜20が形成されている(図26(a))。
【0219】
次に、酸化膜20をエッチングにより除去する(図26(b))。
【0220】
次に、第1の金属を含有する第1の金属膜24を堆積する(図26(c))。
【0221】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図26(d))。
【0222】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図26(e))。
【0223】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図26(f))。
【0224】
なお、シリサイド膜26がコンタクト電極として機能する。
【0225】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第12の実施の形態同様の効果が得られる。したがって、安価なプロセスで、低抵抗なコンタクト電極が実現される。
【0226】
図27は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図27(a)〜図27(e))。
【0227】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図25(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図27(g))。
【0228】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0229】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0230】
(第13の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第1の実施の形態と相違する。以下、第1の実施の形態と重複する内容については一部記載を省略する。
【0231】
図28は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0232】
まず、p型のシリコン(Si)基板10を準備する。
【0233】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図28(a))。
【0234】
次に、酸化膜20をエッチングにより除去する(図28(b))。
【0235】
次に、硫黄(S)を含有する硫黄含有膜22を堆積する(図28(c))。
【0236】
次に、硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積する(図28(d))。
【0237】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図28(e))。
【0238】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0239】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第1の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0240】
図29は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜22上に、第1の金属を含有する第1の金属膜24を堆積するまでは実施の形態と同様である(図29(a)〜図29(d))。
【0241】
その後、第1の金属膜24上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図29(e))。
【0242】
その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図29(f))。
【0243】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0244】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0245】
(第14の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第2の実施の形態と相違する。以下、第2の実施の形態と重複する内容については一部記載を省略する。
【0246】
図30は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0247】
まず、p型のシリコン(Si)基板10を準備する。
【0248】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図30(a))。
【0249】
次に、酸化膜20をエッチングにより除去する(図30(b))。
【0250】
次に、硫黄(S)と第1の金属を含有する硫黄含有膜32を堆積する(図30(c))。
【0251】
次に、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図30(d))。
【0252】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0253】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第2の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0254】
図31は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。硫黄含有膜32を堆積するまでは実施の形態と同様である(図31(a)〜図31(c))。
【0255】
その後、硫黄含有膜32上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図31(d))。その後、例えば、RTA(Rapid Thermal Annealing)による熱処理を行う。この熱処理により、シリコン基板10と、硫黄含有膜32を反応させてシリサイド膜26を形成する。また、この熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図31(e))。
【0256】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0257】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0258】
(第15の実施の形態)
本実施の形態の半導体装置の製造方法は、縦型パワーMOSFETのドレイン電極の形成に適用される製造方法ではなく、npnバイポーラトランジスタのコレクタ電極の形成に適用される製造方法である点で第3の実施の形態と相違する。以下、第3の実施の形態と重複する内容については一部記載を省略する。
【0259】
図32は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【0260】
まず、p型のシリコン(Si)基板10を準備する。
【0261】
シリコン基板10の上面には、公知の製造方法で、n+型コレクタ領域70、トレンチ分離領域72、素子分離領域74、p型ベース領域76、ベース電極78、エミッタ電極80が形成される。さらに、層間絶縁膜62、および、層間絶縁膜62のn+型コレクタ領域70上が開口されたコンタクトホールが形成される。また、n+型ソース・ドレイン領域50上には自然酸化膜の酸化膜20が形成されている(図32(a))。
【0262】
次に、酸化膜20をエッチングにより除去する(図32(b))。
【0263】
次に、第1の金属を含有する第1の金属膜24を堆積する(図32(c))。
【0264】
次に、例えば、RTA(Rapid Thermal Annealing)による第1の熱処理を行う。この熱処理により、シリコン基板10と、第1の金属膜24を反応させてシリサイド膜26を形成する(図32(d))。
【0265】
次に、シリサイド膜26上に硫黄(S)を含有する硫黄含有膜22を堆積する(図32(e))。
【0266】
次に、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この熱処理により、シリコン基板10とシリサイド膜26との界面に
硫黄原子が導入された界面層28が形成される(図32(f))。
【0267】
なお、シリサイド膜26がnpnバイポーラトランジスタのコレクタ電極として機能する。
【0268】
本実施の形態の半導体装置の製造方法によれば、金属半導体化合物電極の形成について、第3の実施の形態同様の効果が得られる。したがって、安価なプロセスで、信頼性が高く、高駆動力を有するnpnバイポーラトランジスタが実現される。
【0269】
図33は、本実施の形態の変形例の半導体装置の製造方法を示す工程断面図である。第1の金属膜24上に、硫黄含有膜22を堆積するまでは実施の形態と同様である(図33(a)〜図33(e))。
【0270】
その後、硫黄含有膜22上に、第1の金属と異なる第2の金属を含有する第2の金属膜30を堆積する(図31(f))。その後、例えば、RTA(Rapid Thermal Annealing)による第2の熱処理を行う。この第2の熱処理により、シリコン基板10とシリサイド膜26との界面に硫黄原子が導入された界面層28が形成される(図33(g))。
【0271】
第2の金属膜30は、熱処理中に硫黄含有膜22中の硫黄が酸化されたり、外方拡散されたりすることを防ぐキャップ膜として機能する。
【0272】
本変形例によれば、さらに、n型半導体−金属半導体化合物間の接触抵抗を低減することが可能となる。
【0273】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、各実施の形態の構成要素を適宜組み合わせてもかまわない。
【0274】
例えば、実施の形態においては、n型半導体として、n型のシリコンを例に説明したが、n型のシリコンカーバイド(SiC)にも本発明を適用することは可能である。
【0275】
そして、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法に関わる要素を適宜選択して用いることができる。
【0276】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【0277】
10 シリコン基板(n型半導体)
20 酸化膜
22 硫黄含有膜
24 第1の金属膜
26 金属半導体化合物膜
28 界面層
30 第2の金属膜
32 硫黄含有膜
【特許請求の範囲】
【請求項1】
n型半導体上に硫黄を含有する硫黄含有膜を堆積し、
前記硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、
熱処理により前記n型半導体と前記第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項2】
n型半導体上に硫黄と第1の金属を含有する硫黄含有膜を堆積し、
熱処理により前記n型半導体と前記硫黄含有膜を反応させて金属半導体化合物膜を形成するとともに、前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項3】
n型半導体上に第1の金属を含有する第1の金属膜を堆積し、
第1の熱処理により前記n型半導体と前記第1の金属膜を反応させて金属半導体化合物膜を形成し、
前記金属半導体化合物膜上に、硫黄を含有する硫黄含有膜を堆積し、
第2の熱処理により前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項4】
前記第1の金属がニッケル、チタン、または、コバルトであることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置の製造方法。
【請求項5】
前記硫黄含有膜が、硫化ニッケルをターゲットとするスパッタ法により形成されることを特徴とする請求項1ないし3いずれか一項記載の半導体装置の製造方法。
【請求項6】
前記熱処理の前に、前記第1の金属と異なる第2の金属を含有する第2の金属膜を堆積することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
【請求項7】
前記第2の熱処理の前に、前記第1の金属と異なる第2の金属を含有する第2の金属膜を堆積することを特徴とする請求項3記載の半導体装置の製造方法。
【請求項8】
前記第2の金属が、バナジウム、モリブデン、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、またはチタンナイトライドであることを特徴とする請求項6または請求項7記載の半導体装置の製造方法。
【請求項9】
前記n型半導体のn型不純物濃度が1×1019cm−3以下であることを特徴とする請求項1ないし請求項8いずれか一項記載の半導体装置の製造方法。
【請求項10】
請求項1ないし請求項9いずれか一項記載の半導体装置の製造方法により、縦型パワーMOSFETのドレイン電極を形成することを特徴とする半導体装置の製造方法。
【請求項1】
n型半導体上に硫黄を含有する硫黄含有膜を堆積し、
前記硫黄含有膜上に第1の金属を含有する第1の金属膜を堆積し、
熱処理により前記n型半導体と前記第1の金属膜を反応させて金属半導体化合物膜を形成するとともに、前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項2】
n型半導体上に硫黄と第1の金属を含有する硫黄含有膜を堆積し、
熱処理により前記n型半導体と前記硫黄含有膜を反応させて金属半導体化合物膜を形成するとともに、前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項3】
n型半導体上に第1の金属を含有する第1の金属膜を堆積し、
第1の熱処理により前記n型半導体と前記第1の金属膜を反応させて金属半導体化合物膜を形成し、
前記金属半導体化合物膜上に、硫黄を含有する硫黄含有膜を堆積し、
第2の熱処理により前記n型半導体と前記金属半導体化合物膜との界面に硫黄を導入することを特徴とする半導体装置の製造方法。
【請求項4】
前記第1の金属がニッケル、チタン、または、コバルトであることを特徴とする請求項1ないし請求項3いずれか一項記載の半導体装置の製造方法。
【請求項5】
前記硫黄含有膜が、硫化ニッケルをターゲットとするスパッタ法により形成されることを特徴とする請求項1ないし3いずれか一項記載の半導体装置の製造方法。
【請求項6】
前記熱処理の前に、前記第1の金属と異なる第2の金属を含有する第2の金属膜を堆積することを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
【請求項7】
前記第2の熱処理の前に、前記第1の金属と異なる第2の金属を含有する第2の金属膜を堆積することを特徴とする請求項3記載の半導体装置の製造方法。
【請求項8】
前記第2の金属が、バナジウム、モリブデン、チタン、ジルコニウム、ハフニウム、タンタル、ニオブ、またはチタンナイトライドであることを特徴とする請求項6または請求項7記載の半導体装置の製造方法。
【請求項9】
前記n型半導体のn型不純物濃度が1×1019cm−3以下であることを特徴とする請求項1ないし請求項8いずれか一項記載の半導体装置の製造方法。
【請求項10】
請求項1ないし請求項9いずれか一項記載の半導体装置の製造方法により、縦型パワーMOSFETのドレイン電極を形成することを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【公開番号】特開2012−74549(P2012−74549A)
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願番号】特願2010−218383(P2010−218383)
【出願日】平成22年9月29日(2010.9.29)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年4月12日(2012.4.12)
【国際特許分類】
【出願日】平成22年9月29日(2010.9.29)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]