【課題】トランジスタのリーク電流の低減。
【解決手段】半導体材料の表面に沿って互いに隣接する複数の電気素子要素と、複数の電気素子要素を覆う、シリコンを含まない下層保護絶縁膜と、下層保護絶縁膜の上に配置され、シリコンを含む上層保護絶縁膜と、を備える半導体装置が提供される。上記半導体装置において、複数の電気素子要素の少なくとも一つは、シリサイド化される金属を含有でき、下層保護絶縁膜は、電気素子要素に含有される金属と上層保護絶縁膜に含有されるシリコンとの接触を阻害できる。下層保護絶縁膜は、比誘電率が１０以上の高誘電体層を有してよい。上層保護絶縁膜は、シリコンおよび窒素を含有することができる。 （もっと読む）

【課題】素子終端領域の占有面積を小さくして阻止特性の安定性を確保でき、必要に応じて、順方向／逆方向の電圧阻止能力を実現できる縦型半導体装置を提供する。
【解決手段】縦型半導体装置は、ＩＧＢＴの素子機能を実現する素子活性領域１００と、素子活性領域１００を囲む素子終端領域２００とによって構成されている。素子終端領域２００には、基板表面に略垂直に、素子活性領域１００を取り囲む閉ループ状にトレンチ７００が形成されている。トレンチ７００は、その側壁に形成されたシリコン酸化膜７１０と、酸化膜間の隙間を充填する多結晶シリコン７２０とによって形成されている。さらに、素子終端領域２００は、トレンチ７００と所定距離を隔てたｐ−型低不純物濃度層５００で終端されている。これによって、素子終端領域２００の占有面積を大幅に低減するトレンチ構造において、薄膜の低応力な酸化膜を形成して高耐圧化を図ることができる。 （もっと読む）

【課題】高降伏電圧を持つＧａＮ系スイッチング素子を構成できるマイクロエレクトロニクス素子構造を提供すること。
【解決手段】この発明のマイクロエレクトロニクス素子構造は、
（ａ） 約１×１０¹⁶／ｃｍ³以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ） 上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｃ） 上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０¹⁶／ｃｍ³以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備える。 （もっと読む）

【課題】１×１０^１６ｃｍ^−３以下のキャリア濃度の領域でキャリア補償の影響を低減可能なエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板Ｅは、窒化ガリウム基板１１及び窒化ガリウムエピタキシャル膜１３を備える。窒化ガリウム基板１１の主面１１ａにおいて、転位密度が１×１０^８ｃｍ^−２以下であるとき、窒化ガリウムエピタキシャル膜１３中の電子トラップの密度が低減される。窒化ガリウム基板主面１１ａのオフ角が０．３度以上であるとき、窒化ガリウムエピタキシャル膜１３は低い電子トラップの密度を有する。窒化ガリウムエピタキシャル膜１３が１×１０^１６ｃｍ^−３以下のドナー濃度及び３×１０^１５ｃｍ^−３以下のアクセプタ濃度を有するので、窒化ガリウムエピタキシャル膜１３における補償が低く、窒化ガリウムエピタキシャル膜に１×１０^１６ｃｍ^−３以下のキャリア濃度が提供される。 （もっと読む）

【課題】裏面を平坦化できる太陽電池及びその裏面金属被覆の形成方法を提供する。
【解決手段】半導体基板４１と、裏側表面の第１部分に設けられ、裏側表面から離れた側に面する平面状第１表面部４６−１１、および平面状第１表面部４６−１１から裏側表面に向かって延びる第１端部４６−１２を有する裏面電界金属化層４６と、裏側表面の第２部分に設けられ、裏側表面から離れた側に面する平面状第２表面部４８−１１、および平面状第２表面部４８−１１から裏側表面に向かって延びる第２端部４８−１２を有するはんだパッド金属化層４８と、を含む太陽電池において、第１端部４６−１２が重畳しない方式で第２端部４８−１２に当接することによって、平面状第１表面部４６−１１が平面状第２表面部４８−１１と実質的に同一平面になるように裏面電界金属化層４６およびはんだパッド金属化層４８を配置する。 （もっと読む）

【課題】半導体基板内に縦型のスイッチング素子群が設けられている半導体装置において、スイッチング素子領域内の局所的な温度上昇を抑制する。
【解決手段】半導体装置１００の半導体基板内に、縦型のスイッチング素子群が設けられているスイッチング素子領域５０を備えている。スイッチング素子領域５０は、第１領域５１と第２領域５２を有している。第１領域５１には、バイポーラ構造の第１スイッチング素子群が設けられている。第２領域５２には、ユニポーラ構造の第２スイッチング素子群が設けられている。第２スイッチング素子群は、第１スイッチング素子群の間に設けられている。 （もっと読む）

【課題】消費電流及び抗折強度に優れる半導体装置を実現する。
【解決手段】半導体装置１０は、半導体素子１１と、半導体素子１１の第１面の表面部に設けられた拡散領域１２と、半導体素子１１の第１面上に設けられた第１金属配線１４と、半導体素子１１を厚さ方向に貫通する貫通孔１５と、貫通孔１５内に設けられ、第１金属配線１４ｂの裏面に接し且つ半導体素子１１における第１面の反対側の第２面にまで延びる貫通電極１６とを備える。更に、半導体素子１１の第２面に設けられた凹部１７と、凹部１７内に設けられ、貫通電極１６に電気的に接続された第２金属配線１７とを備える。 （もっと読む）

【課題】ソフトリカバリー特性の良好なダイオードを単純な製造方法で得る。
【解決手段】ｎ⁻層１０２中には、軽元素のイオン注入によって形成されたｎ側結晶欠陥層１０７が、図１（ｂ）における上下方向に延びたストライプ状に局所的に形成されている。ｐ側結晶欠陥層１０８も同様であり、図１（ａ）に示されるように、ｐ側結晶欠陥層１０８とｎ側結晶欠陥層１０７とは隣接して交互に形成されている。また、アノード電極１０４の厚さは均一ではなく、薄い箇所と厚い箇所が交互に存在する不均一な厚さをもつ電極である。その薄い箇所に対応してｎ側結晶欠陥層１０７が形成され、厚い箇所に対応してｐ側結晶欠陥層１０８が形成されている。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】基板が割れることなくかつ、反ることなく基板の厚さを薄くすることができる半導体装置の製造方法を提供すること。
【解決手段】素子部Ａが形成されたｎ＋半導体層１０ａ上の素子部Ａ上にソース電極１６及びゲート取り出し電極を形成することで半導体素子基板１８を形成し、この半導体素子基板１８のソース電極１６及びゲート取り出し電極が形成されない箇所の表面からｎ＋半導体層１０ａの所望の深さまで、それぞれの素子を分離するように格子状の溝２５を設け、この溝２５及び、ソース電極１６及びゲート取り出し電極が形成された各素子の間を樹脂３５で充填し、樹脂３５が充填された状態でｎ＋半導体層１０ａの裏面を所望の厚さに研磨し、この研磨されたｎ＋半導体層１０ａのそれぞれの素子部Ａに対応する箇所にドレイン電極２０を形成し、これらのドレイン電極２０をダイシングテープ３６に貼り付けて樹脂３５が充填された箇所をダイシングする。 （もっと読む）

【課題】半導体素子に損傷を与えず、且つ半導体素子の電気的特性を高精度に試験する。
【解決手段】半導体素子の第１の主面に導電性ペーストを配置する（ステップＳ１）。次に、半導体素子を導電性ペーストを介して支持台上に載置する（ステップＳ２）。次に、半導体素子の第２の主面に形成された電極にコンタクトピンを接触させる（ステップＳ３）。そして、支持台とコンタクトピンに電圧を印加して、半導体素子の電気的特性を試験する（ステップＳ４）。このような素子試験方法によれば、半導体素子に損傷が与えられず、且つ半導体素子の電気的特性が高精度に試験される。 （もっと読む）

【課題】半導体装置の設計上の大きな制約となることなく、雰囲気温度に対する半導体装置の電流センス比の変動を抑制する。
【解決手段】半導体装置は、複数の機能セルを備えたメイン素子領域と、メイン素子領域より少ない数の機能セルを備えたセンス素子領域を有している。メイン素子領域の第２電極８１は、メイン配線が接続されるメイン領域８５ａと、ケルビン配線が接続されるケルビン端子領域８６ａと、メイン領域とケルビン端子領域との間に形成されており、メイン領域とケルビン端子領域の間の電気抵抗を大きくする高抵抗領域８７ａを有している。高抵抗領域８７ａの抵抗温度係数が機能セルの抵抗温度係数より小さくされている。 （もっと読む）

【課題】ショットキー接触を発生させることなく、炭素の析出を抑制することにより配線の密着性を向上したオーミック電極を有する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】
ＳｉＣ半導体装置においてオーミック電極を形成する際に、ＳｉＣ層１１の一方の主表面上には、１種の第１の金属元素からなる、第１の金属層１２を形成する。また、第１の金属層の、ＳｉＣ層１１と対向する表面とは反対側の表面上（図１における上側）に、ＳｉからなるＳｉ層１３を形成する。このようにして形成した積層構造１０Ａに対して熱処理を行なう。以上により、電極の表面層への炭素原子の析出や、ＳｉとＳｉＣとによるショットキー接触の形成が抑制された、配線との良好な密着性を示すオーミック電極を有する炭化珪素半導体装置を得ることができる。 （もっと読む）

【課題】インパクトイオン化領域にてキャリアがゲート絶縁膜に入り込むことがない半導体装置とその製造方法を提供する。
【解決手段】トランジスタ部分２２と、ダイオード部分２３を具備し、トランジスタ部分２２は、第１導電型又は真性の半導体領域であるチャネル形成領域６と、チャネル形成領域６に接するゲート絶縁膜７と、チャネルを形成させるゲート電極８と、第２導電型あり、チャネル形成領域６に接し、ドレイン電圧が供給されるドレイン領域４と、第２導電型であり、チャネル形成領域６を介してドレイン領域４に対向し、チャネル形成領域６にチャネルが形成されたときにチャネル形成領域６を介してドレイン電圧が供給されるソース領域５とを含み、ダイオード部分２３は、ソース領域５に電気的に接続されており、ソース領域５にドレイン電圧が供給されたときに、ダイオード部分２３はインパクトイオン化現象が発生する領域を含む。 （もっと読む）

【課題】波形振動を抑制しスイッチング損失を低減した半導体装置を提供する。
【解決手段】第１半導体層と、前記第１半導体層の第１面の側に設けられた第１電極と、前記第１半導体層と前記第１電極との間に設けられ、前記第１半導体層と前記第１電極との間に流れる電流を狭窄する第１絶縁層と、前記第１絶縁層で狭窄された電流の経路上に少なくとも設けられ、前記第１半導体層に含有される不純物濃度よりも高い濃度で不純物を含有する第１導電型の第２半導体層と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】高耐電圧のダイヤモンド電子素子及び高耐電圧のダイヤモンド電子素子の製造方法を提供する。
【解決手段】上記課題を解決するために、本発明のダイヤモンド電子素子２は、第２ダイヤモンドエピタキシャル層２２を有する本体部と、本体部に設けられた電極２４とを備えたダイヤモンド電子素子であって、第２ダイヤモンドエピタキシャル層２２は、３×１０^４ｃｍ^−２以下の面密度の複合転移を有する所定の電圧印加領域Ｅ１を含み、電極２４は、電圧印加領域Ｅ１上に設けられている。 （もっと読む）

【課題】積層された各層に平面的に電極が形成された、III族窒化物系化合物半導体素子
【解決手段】ｐｎｐトランジスタ１００は、基板１０の上に、図示しないバッファ層を介して、ｐ型ＧａＮ層１１、ｎ型ＧａＮ層１２、ｐ型ＧａＮ層１３を順に形成した後、ケミカルポリシングにより露出部である傾斜面１１ｔ、１２ｔ及び１３ｔを形成し、そこに各々、コレクタ電極Ｃ、ベース電極Ｂ、エミッタ電極Ｅを形成して構成したものである。図１のｐｎｐ型トランジスタ１００は、水平形状が１辺が５００μｍの矩形状で、その外周の１辺に水平面と１０度の角度を成す傾斜面が形成されている。ｐ型ＧａＮ層１１、ｎ型ＧａＮ層１２及びｐ型ＧａＮ層１３の膜厚はいずれも１μｍであり、ｐ型ＧａＮ層１１の傾斜面１１ｔ、ｎ型ＧａＮ層１２の傾斜面１２ｔ及びｐ型ＧａＮ層１３の傾斜面１３ｔの幅はいずれも約５．８μｍである。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】製造工程数の少ない半導体装置の製造方法を提供する。
【解決手段】第１導電型の半導体層１１に、第２導電型の不純物Ｂをイオン注入する工程と、半導体層１１に熱処理を施して不純物Ｂの一部を活性化し、第１不純物拡散層１２を形成する工程と、第１不純物拡散層１２に選択的にレーザを照射してレーザが照射された領域の未活性の不純物Ｂを活性化し、第１不純物拡散層１２より高いキャリア濃度を有する第２不純物拡散層１３を形成する工程と、を具備する。 （もっと読む）

【課題】アクセプタドープ層を含む積層体を形成する場合に、アクセプタドープ層におけるアクセプタ濃度の増大を図らなくても、ホール濃度を十分な濃度とし、ｐ型化を容易に実現できる半導体素子を提供する。
【解決手段】ＺｎＯ基板１上に、アンドープＺｎＯ層２、共ドープＭｇＺｎＯ層３、透明導電膜４が順に積層されている。ここで、共ドープＭｇＺｎＯ層３は、アクセプタ元素とドナー元素とが共に含まれている共ドープ層である。共ドープＭｇＺｎＯ層３のバンドギャップは、共ドープ層以外の半導体層中で最も小さいバンドギャップとなるアンドープＺｎＯ層２のバンドギャップよりも大きくなるように形成されている。 （もっと読む）