半導体装置

【課題】半導体基板内に縦型のスイッチング素子群が設けられている半導体装置において、スイッチング素子領域内の局所的な温度上昇を抑制する。
【解決手段】半導体装置１００の半導体基板内に、縦型のスイッチング素子群が設けられているスイッチング素子領域５０を備えている。スイッチング素子領域５０は、第１領域５１と第２領域５２を有している。第１領域５１には、バイポーラ構造の第１スイッチング素子群が設けられている。第２領域５２には、ユニポーラ構造の第２スイッチング素子群が設けられている。第２スイッチング素子群は、第１スイッチング素子群の間に設けられている。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えた半導体装置に関する。
【背景技術】
【０００２】
例えば、モータ等の負荷を駆動するインバータ回路には、大電流を扱うことが要求される。このため、インバータ回路には、バイポーラで動作するスイッチング素子が用いられることが多い。特許文献１には、バイポーラで動作するスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられた半導体装置が開示されている。特許文献１に開示されている半導体装置は、縦型のＩＧＢＴ群が設けられているスイッチング素子領域を半導体基板内に備えている。
【０００３】
【特許文献１】特開２００７−２２７８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
バイポーラで動作するスイッチング素子は、大電流を扱うので多量の熱を発生する。特に、スイッチング素子領域の面積を大きくして大電流を扱おうとすると、スイッチング素子領域の中央部が過度に温度上昇してしまう。このため、スイッチング素子領域では温度分布が偏在し、局所的な温度上昇によって半導体装置が破壊に至る虞がある。従来技術では、スイッチング素子領域の大部分で熱破壊の虞がないにも関わらず、局所における過度な温度上昇による熱破壊を防ぐために、電流量を制限せざるを得なかった。すなわち、従来技術では、局所的な温度上昇による熱破壊が、スイッチング素子領域のオン特性に制限を設けてしまっている。本明細書で開示される技術は、上記課題を解決するために創作された。
【課題を解決するための手段】
【０００５】
本明細書に開示する技術は、スイッチング素子領域内にバイポーラ構造のスイッチング素子群とユニポーラ構造のスイッチング素子群の双方が設けられていることを特徴としている。それらのスイッチング素子群のオン時における発熱量を比較すると、ユニポーラ構造のスイッチング素子群の発熱量は、バイポーラ構造のスイッチング素子群の発熱量よりも小さい。そのため、本明細書に開示する技術は、スイッチング素子領域のうちの温度上昇が起き易い場所にユニポーラ構造のスイッチング素子群を選択的に設け、スイッチング素子領域の温度分布を平準化する。これにより、局所的な温度上昇による熱破壊が抑制され、スイッチング素子領域のオン特性を改善することができる。なお、本明細書では、スイッチング動作に必要な構成要素を含む最小単位を「スイッチング素子」といい、その最小単位が繰り返された全体部分を「スイッチング素子群」という。
【０００６】
本明細書に開示する半導体装置は、縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えている。スイッチング素子群は、バイポーラ構造の第１スイッチング素子群とユニポーラ構造の第２スイッチング素子群を有している。第２スイッチング素子群は、第１スイッチング素子群の間に設けられている。すなわち、発熱量の少ない第２スイッチング素子群が、発熱量の大きい第１スイッチング素子群の間に設けられている。このため、第１スイッチング素子群と第２スイッチング素子群が並ぶ方向に沿った温度分布が平準化される。
【０００７】
本明細書に開示する半導体装置では、縦型のダイオードが設けられているダイオード領域を半導体基板内に備えていてもよい。この場合、スイッチング素子領域が複数個であり、ダイオード領域がスイッチング素子領域の間に配置されていることが好ましい。ダイオードとスイッチング素子のオン時における発熱量を比較すると、ダイオードの発熱量は、スイッチング素子の発熱量よりも小さい。上記の半導体装置では、発熱量の小さいダイオード領域が、発熱量の大きいスイッチング素子領域の間に設けられている。そのため、ダイオード領域とスイッチング素子領域が並ぶ方向に沿った温度分布が平準化される。なお、本明細書では、半導体基板を平面視したときに、アノード構造が含まれている範囲をダイオード領域という。
【発明の効果】
【０００８】
本明細書に開示する技術は、半導体基板内に縦型のスイッチング素子群が設けられている半導体装置において、スイッチング素子領域内の局所的な温度上昇を抑制することができる。
【発明を実施するための最良の形態】
【０００９】
実施例の特徴を列記する。
（第１特徴）スイッチング素子領域では、ゲート電極が、半導体基板の表面側で第１方向に伸びている。半導体基板の裏面では、ｐ型の第１半導体領域とｎ型の第２半導体領域が第２方向に伸びている。第１方向と第２方向は交差している。
（第２特徴）第２半導体領域は、半導体基板の中央部分で第２方向に伸びている。
（第３特徴）ダイオード領域が、半導体装置の中央部分に設けられている。
【実施例】
【００１０】
以下、図面を参照して実施例を説明する。各実施例において共通する構成要素には共通の符号を付し、その説明を省略することがある。また、以下の実施例では、半導体基板の材料にシリコン単結晶を用いた例を説明するが、例えば、窒化ガリウム、炭化シリコン又はガリウム砒素等の化合物半導体を用いてもよい。
【００１１】
（第１実施例）
図１は、半導体装置１００の半導体基板３２に設けられた各領域の位置関係を模式的に示すパターン平面図である。半導体装置１００は、スイッチング素子領域５０とダイオード領域６０を備えている。ダイオード領域６０は、半導体基板３２の中央部分に設けられており、スイッチング素子領域５０の間に設けられている。ダイオード領域６０がスイッチング素子領域５０を分断しているということもできる。スイッチング素子領域５０は、第１領域５１と第２領域５２を備えている。第１領域５１にはＩＧＢＴ群（バイポーラ構造の第１スイッチング素子群の一例）が形成されており、第２領域５２にはＭＯＳＦＥＴ群（ユニポーラ構造の第２スイッチング素子群の一例）が形成されている。スイッチング素子領域５０とダイオード領域６０の外周には、終端領域２が設けられている。終端領域２には、半導体装置１００内にかかる電界が、半導体装置１００の端部に及ぶことを防止する構造が設けられている。
【００１２】
図２は、図１のII−II線に沿った断面図を示す。第１領域５１には複数のＩＧＢＴ４０が設けられている。隣接するゲート電極２２の間に、１つのＩＧＢＴ４０が形成されている。１つのＩＧＢＴ４０は、スイッチング動作に必要な構成要素の全てを含んでいる。複数のＩＧＢＴ４０が集合することにより、ＩＧＢＴ群２３が形成されている。ダイオード領域６０にはダイオード１１が形成されている。なお、本実施例では、半導体基板３２の表面側にゲート電極２２が設けられている範囲をスイッチング素子領域５０と称す。また、半導体基板３２の表面側にゲート電極２２が設けられておらず、ｐ型のアノード領域１４が設けられている範囲をダイオード領域６０と称す。すなわち、半導体基板３２の裏面側に後述する第２半導体領域２８ｂが設けられておらず、第１半導体領域２８ａが設けられている範囲もダイオード領域６０と称す。ここで、ＩＧＢＴ群２３について半導体装置１００の裏面側から順に説明する。半導体基板３２の裏面に、コレクタ電極３０が設けられている。コレクタ電極３０は、スイッチング素子領域５０とダイオード領域６０の双方に連続して設けられている。コレクタ電極３０は、ダイオード１１のカソード電極ということもできる。
【００１３】
コレクタ電極３０の表面に、ｐ型不純物を高濃度に含む第１半導体領域２８ａが設けられている。第１半導体領域２８ａは、ＩＧＢＴ群２３のコレクタ領域ということもできる。第１半導体領域２８ａには、ホウ素（Ｂ）（ｐ型不純物の一例）がおよそ５×１０^１８ｃｍ^−３含まれている。第１半導体領域２８ａの表面に、ｎ型バッファ領域２６が設けられている。ｎ型バッファ領域２６には、リン（Ｐ）（ｎ型不純物の一例）がおよそ２×１０^１７ｃｍ^−３含まれている。ｎ型バッファ領域２６の表面に、ｎ型ドリフト領域２４が設けられている。ｎ型ドリフト領域２４には、リンがおよそ９×１０^１３ｃｍ^−３含まれている。
【００１４】
ｎ型ドリフト領域２４の表面に、ｐ型ボディ領域１７が設けられている。ｐ型ボディ領域１７には、ホウ素がおよそ２×１０^１７ｃｍ^−３含まれている。ｐ型ボディ領域１７の表面に、ｎ型不純物を高濃度に含むエミッタ領域１８が分散して設けられている。エミッタ領域１８には、砒素（Ａｓ）がおよそ５×１０^１８ｃｍ^−３含まれている。ｐ型ボディ領域１７によって、エミッタ領域１８がｎ型ドリフト領域２４から隔てられている。半導体基板３２の表面に、エミッタ電極１０ｂが設けられている。エミッタ電極１０ｂは、エミッタ領域１８とｐ型ボディ領域１７の双方に電気的に接続している。
【００１５】
エミッタ領域１８とｎ型ドリフト領域２４を隔てている範囲のｐ型ボディ領域１７に、絶縁膜２０を介してゲート電極２２が対向している。ゲート電極２２は、エミッタ領域１８とｐ型ボディ領域１７を貫通して、ｎ型ドリフト領域２４に達している。ゲート電極２２は、絶縁膜２０によって、エミッタ電極１０ｂから電気的に分離されている。ゲート電極２２に正の電圧が印加されると、ゲート電極２２に対向するｐ型ボディ領域１７に電子のチャネルが形成される。その結果、エミッタ領域１８とｎ型ドリフト領域２４が導通し、ＩＧＢＴ群２３がオンする。ＩＧＢＴ群２３がオンすると、エミッタ領域１８からｎ型ドリフト領域２４に電子が供給される。また、コレクタ領域２８ａからドリフト領域２４に正孔が供給される。ＩＧＢＴ群２３は、バイポーラ構造のスイッチング素子である。
【００１６】
次に、ダイオード１１について半導体装置１００の裏面側から順に説明する。カソード電極（コレクタ電極）３０の表面に、ｎ型不純物を高濃度に含む第２半導体領域２８ｂが設けられている。第２半導体領域２８ｂは、ダイオード１１のカソード領域ということもできる。第２半導体領域２８ｂは、リンをおよそ５×１０^１８ｃｍ^−３含んでいる。第２半導体領域２８ｂは、第１半導体領域２８ａに隣接している。以下の説明では、第２半導体領域２８ｂと第１半導体領域２８ａを併せて、半導体装置１００の裏面半導体領域２８という。第２半導体領域２８ｂの表面にｎ型バッファ領域２６が設けられており、ｎ型バッファ領域２６の表面にｎ型ドリフト領域２４が設けられている。ｎ型バッファ領域２６とｎ型ドリフト領域２４は、ダイオード領域６０とスイッチング素子領域５０で共通である。
【００１７】
ｎ型ドリフト領域２４の表面に、アノード領域１４が設けられている。アノード領域１４は、ホウ素をおよそ５×１０^１６ｃｍ^−３含んでいる。アノード領域１４は、半導体基板３２の表層部に分散して設けられており、半導体基板３２の表面に露出している。隣接するアノード領域１４の間に、低濃度ｐ型半導体領域１２が設けられている。アノード領域１４とｐ型ボディ領域１７の間に、低濃度ｐ型半導体領域１６が設けられている。低濃度ｐ型半導体領域１２，１６は、ホウ素をおよそ１×１０^１６ｃｍ^−３含んでいる。半導体基板３２の表面に、アノード電極１０ａが設けられている。アノード電極１０ａは、アノード領域１４と低濃度ｐ型半導体領域１２の双方に電気的に接続している。なお、半導体装置１００ではアノード電極１０ａがエミッタ電極１０ｂから分離されているが、アノード電極１０ａがエミッタ電極１０ｂと一体に形成されていてもよい。上記した裏面半導体領域２８、ｎ型バッファ領域２６、ｎ型ドリフト領域２４、ｐ型ボディ領域１７、エミッタ領域１８、アノード領域１４及び低濃度ｐ型半導体領域１２，１６は、シリコンの半導体基板３２に不純物をイオン注入することにより形成されている。
【００１８】
図３に、図２のIII−III線に沿った断面図を示す。図３に示すように、スイッチング素子領域５０とダイオード領域６０は、第１方向６に沿って伸びている。なお、ＩＧＢＴ群２３のゲート電極２２（図２を参照）は、第１方向６に沿って伸びている。裏面半導体領域２８では、第１半導体領域２８ａと第２半導体領域２８ｂの双方が、第２方向８に沿って伸びている。スイッチング素子領域５０とダイオード領域６０が伸びる方向（第１方向６）は、第１半導体領域２８ａと第２半導体領域２８ｂが伸びる方向（第２方向８）に直交している。図２のコレクタ領域２８ａは、図３のスイッチング素子領域５０と第１半導体領域２８ａが重なる部分に相当する。図２のカソード領域２８ｂは、図３のダイオード領域６０と第２半導体領域２８ｂが重なる部分に相当する。
【００１９】
図４に、図１のIV-IV線に沿った断面図を示す。図４に示すように、第２領域５２では、ｎ型の第２半導体領域２８ｂが、コレクタ電極３０の表面に設けられている。スイッチング素子４２は、ＭＯＳＦＥＴと評価することができる。そのため、図３において、スイッチング素子領域５０と第２型半導体領域２８ｂが重なる部分には、ＭＯＳＦＥＴ群２５が形成されている。ＭＯＳＦＥＴ群２５は、複数のＭＯＳＦＥＴ４２が集合することにより形成されている。ＭＯＳＦＥＴ群２５が、ＩＧＢＴ群２３の間に設けられている。ＭＯＳＦＥＴ４２のオン時の発熱量は、ＩＧＢＴ４０のオン時の発熱量よりも小さい。そのため、スイッチング素子領域５０の中央部４（図１を参照）が過度に温度上昇することを抑制することができる。第１方向６において、スイッチング素子領域５０内の温度分布が平準化される。
【００２０】
図４に示すように、スイッチング素子領域５０が伸びる方向は、第１半導体領域２８ａが伸びる方向と直交している。そのため、ＩＧＢＴ群２３がオンしたときに、エミッタ領域１８から注入された電子は、第２方向８に広がりながら第１半導体領域２８ａに達する。ＩＧＢＴ群２３がオンしているときに、電流が半導体基板３２内の特定部分に集中することを抑制することができる。半導体基板３２内の発熱をさらに抑制することができる。また、ダイオード領域６０が伸びる方向は、第２半導体領域２８ｂが伸びる方向と直交している。そのため、アノード領域１４から注入された正孔は、第２方向８に広がりながら第２半導体領域２８ｂに達する。ダイオード１１がオンしているときに、電流が半導体基板３２内の特定部分に集中することを防止することができる。半導体基板３２内の発熱をさらに抑制することができる。上記したように、アノード領域１４から注入された正孔は、第２方向８に広がりながら第２半導体領域２８ｂに達する。そのため、半導体基板３２の表面側にアノード領域１４が設けられていれば、半導体基板３２の裏面側に第１半導体領域２８ａが設けられていてもダイオードと評価できる。
【００２１】
本実施例では、ダイオード領域６０が、スイッチング素子領域５０の間に設けられている。半導体基板３２内において、第２方向８の温度分布が平準化される。なお、スイッチング素子領域５０がダイオード領域６０の間に配置されていてもよい。ＭＯＳＦＥＴ群２５がＩＧＢＴ群２３の間に配置されていれば、少なくともスイッチング素子領域５０内の温度分布を平準化することができる。
【００２２】
図５から図８を参照し、図３の裏面半導体領域２８の変形例を示す。図５は、裏面半導体領域１２８を示す。裏面半導体領域１２８では、第１半導体領域２８ａと第２半導体領域２８ｂの双方が、第２方向８に沿って伸びている。第１方向６の中央部分には、第１半導体領域２８ａが設けられている。第１方向６の中央部分以外には、第１半導体領域２８ａと第２半導体領域２８ｂが繰り返して設けられている。上記したように、スイッチング素子領域５０と第２半導体領域２８ｂが重なる部分では、ＭＯＳＦＥＴ群２５が形成される。裏面半導体領域１２８では、ＭＯＳＦＥＴ群２５が、第１方向６の端部側にも形成される。スイッチング素子領域５０の温度上昇をより低くすることができる。
【００２３】
図６は、裏面半導体領域２２８を示す。裏面半導体領域２２８では、第１半導体領域２８ａが、第２半導体領域２８ｂに囲まれている。そのため、ＩＧＢＴ群２３がオンしているときに、裏面半導体領域２２８の終端部分から正孔が注入されない。半導体装置１００の終端部分に電流が流れることを防止することができる。
【００２４】
図７は、裏面半導体領域３２８を示す。裏面半導体領域３２８では、第２半導体領域２８ｂを第１半導体領域２８ａが囲っており、その第１半導体領域２８ａをさらに第２半導体領域２８ｂが囲っている。なお、裏面半導体領域３２８を採用しても、スイッチング素子領域５０の中心部分には、第２半導体領域２８ｂが位置する。そのため、スイッチング素子領域５０の中心部分には、ＭＯＳＦＥＴ群２５が形成される。裏面半導体領域３２８を裏面半導体領域２２８と比較して表現すると、裏面半導体装置３２８では、第１半導体領域２８ａの第２方向８の端部において、第１半導体領域２８ａ同士がｐ型の半導体領域で連結されている。そのため、裏面半導体領域３２８は、裏面半導体領域２２８よりもｐ型の半導体領域（コレクタ領域）の面積が大きい。ＩＧＢＴ群２３が形成される範囲を広くすることができるので、半導体装置１００内を流れる電流量を多くすることができる。
【００２５】
図８は、裏面半導体領域４２８を示す。裏面半導体領域４２８は、裏面半導体領域３２８の特徴に加え、第２方向８の中央部分でも、第１半導体領域２８ａ同士がｐ型の半導体領域で連結されている。裏面半導体領域４２８は、裏面半導体領域３２８よりもｐ型の半導体領域の面積が大きい。ＩＧＢＴ群２３が形成される範囲をさらに広くすることができるので、半導体装置１００内を流れる電流量を多くすることができる。
【００２６】
（第２実施例）
図９に、半導体装置５００の要部断面図を示す。半導体装置５００は、ダイオード５１１の構造が半導体装置１００のダイオード１１と異なるだけである。ダイオード５１１では、隣接するアノード領域１４間に、低濃度ｐ型半導体領域１２（図２を参照）が設けられていない。そのため、アノード電極１０ｂの一部が、ドリフト領域２４とショットキー接合している。ダイオード５１１は、ｐｎダイオードとショットキーダイオードの双方を有するショットキー混合ダイオード（ＭＰＳダイオード）である。ダイオード５１１は、オン抵抗が低いというｐｎダイオードの特徴と、逆回復特性が優れているというショットキーダイオードの双方の特徴を有する。
【００２７】
（第３実施例）
図１０に、半導体装置６００の要部断面図を示す。半導体装置６００では、ダイオードの６１１の構造が、半導体装置１００のダイオード１１と異なるだけである。ダイオード６１１では、隣接するアノード領域１４の間に、低濃度ｐ型半導体領域１２ａとｎ型半導体領域１２ｂが設けられている。低濃度ｐ型半導体領域１２ａとｎ型半導体領域１２ｂが、隣接するアノード領域１４の隙間１２に設けられていると評価することもできる。ｎ型半導体領域１２ｂは、低濃度ｐ型半導体領域１２ａの表面に設けられており、アノード電極１０ｂに接続している。ダイオード６１１は、静電誘導サイリスタ構造（ＳＩダイオードともいう）である。ＳＩダイオード６１１は、オン抵抗が低く、逆回復特性に優れている。
【００２８】
（実験例）
半導体装置１００を動作させているときの、半導体基板３２内の温度を測定した。半導体装置１００では、スイッチング素子領域５０の中央部４（図１を参照）の発熱量が最大であった。また、比較例として、従来の半導体装置を動作させているときの、半導体基板内の温度も測定した。なお、従来の半導体装置は、図１３に示す裏面半導体領域７１８を備えている。従来の半導体装置の構造は、裏面半導体領域７１８の形状を除いて半導体装置１００と等しい。図１３に示すように、従来の半導体装置では、スイッチング素子領域５０に対応する範囲にのみ、ｐ型の第１半導体領域２８ａが設けられている。そのため、従来の半導体装置では、スイッチング素子領域５０の全体に、ＩＧＢＴ群２３が設けられている。なお、従来の半導体装置でも、スイッチング素子領域５０の中央部（図１の中央部４に相当する位置）の発熱量が最大であった。
【００２９】
図１１は、ＩＧＢＴ群２３が動作しているときの、コレクタ電極３０に流れる電流とスイッチング素子領域５０の中央部４の温度の関係を示す。グラフの横軸はコレクタ電極３０に流れる電流（単位：アンペア）を示し、縦軸はスイッチング素子領域５０の中央部４の温度（単位：℃）を示す。曲線７０は半導体装置１００の温度を示し、曲線７２は従来の半導体装置の温度を示す。図１１に示すように、半導体装置１００は、従来の半導体装置よりもスイッチング素子領域５０の中央部４の温度が低い。半導体装置１００は、スイッチング素子領域５０内の温度上昇が起き易い位置（中央部４）の発熱量を抑制することができることが確認された。
【００３０】
図１２は、スイッチング素子領域５０の位置と、温度の関係を示す。グラフの横軸は、図１のXII−XII線に沿ったスイッチング素子領域５０の位置を示す。横軸の中心４が、スイッチング素子領域５０の中央部４に相当する。グラフの縦軸は温度を示す。曲線７４は半導体装置１００の温度を示す、曲線７６は従来の半導体装置の温度を示す。図１２に示すように、半導体装置１００は、従来の半導体装置よりも、スイッチング素子領域５０内温度分布を平準化することが確認された。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３２】
【図１】第１実施例の半導体装置の特徴を示す模式図を示す。
【図２】図１のII−II線に沿った断面図を示す。
【図３】図２のIII−III線に沿った断面図を示す。
【図４】図１のIV−IV線に沿った断面図を示す。
【図５】図３の裏面半導体領域の変形例を示す。
【図６】図３の裏面半導体領域の変形例を示す。
【図７】図３の裏面半導体領域の変形例を示す。
【図８】図３の裏面半導体領域の変形例を示す。
【図９】第２実施例の半導体装置の要部断面図を示す。
【図１０】第３実施例の半導体装置の要部断面図を示す。
【図１１】コレクタ電極に流れる電流とスイッチング素子領域の中心部の温度の関係を示す。
【図１２】スイッチング素子領域の位置と温度の関係を示す。
【図１３】従来の半導体装置の裏面半導体領域の構造を示す。
【符号の説明】
【００３３】
１１、５１１、６１１：ダイオード
３：第１領域
４：第２領域
６：スイッチング素子領域
８：ダイオード領域
２３：第１スイッチング素子群
２５：第２スイッチング素子群
３２：半導体基板
４０：スイッチング素子
１００、５００、６００：半導体装置

【特許請求の範囲】
【請求項１】
半導体装置であって、
縦型のスイッチング素子群が設けられているスイッチング素子領域を半導体基板内に備えており、
前記スイッチング素子領域に設けられている前記スイッチング素子群は、バイポーラ構造の第１スイッチング素子群とユニポーラ構造の第２スイッチング素子群を有しており、
前記第２スイッチング素子群は、前記第１スイッチング素子群の間に設けられている半導体装置。
【請求項２】
縦型のダイオードが設けられているダイオード領域を半導体基板内にさらに備えており、
前記スイッチング素子領域が複数個であり、
前記ダイオード領域が前記スイッチング素子領域の間に配置されていることを特徴とする請求項１に記載の半導体装置。

【図１】