【課題】リーク電流を抑え、微小電流が流れる領域で電圧降下を低くすることができる半導体装置およびその製造方法を提供することを目的としている。
【解決手段】半導体装置の製造方法は、ｎ型半導体層の一方の表面近傍に、微小電流が流れる領域で電圧降下が生じるように濃度設定されたｐ型半導体層を形成してｐｎ接合を形成し、ｐ型半導体層の表面に、アルミニウムの膜を形成し、アルミニウムとｐ型半導体層のシリコンを、焼結処理により反応させてアルミニウム・シリサイド膜を生成し、アルミニウム・シリサイド膜の上部に存在するアルミニウムであって、シリコンとは未反応のアルミニウムを、エッチングにより除去して表面を粗面化し、粗面化されたアルミニウム・シリサイド膜の上に、ニッケル膜を形成する。 （もっと読む）

【課題】微細なトレンチに対しても、ゲート構造または埋込み層などの層を再現性良く形成することができる半導体装置の製造方法を提供する。
【解決手段】トレンチ１６に対して、１００Ｐａ以下の減圧下で、チャネル層１７、ゲート絶縁膜１８およびゲート電極１９を形成する。具体的には、炭素原料として不飽和炭化水素および有機シランの少なくとも一方を含む原料ガスを用い、１００Ｐａ以下の減圧下で、エピタキシャル成長を行うことによって、ＳｉＣから成るチャネル層１７またはゲート電極１９を形成する。また１００Ｐａ以下の減圧下で酸素活性種を供給することによる酸化および、１００Ｐａ以下の減圧下で酸素活性種およびシラン原料を供給することによる堆積の少なくとも一方によって、ゲート絶縁膜１８を形成する。 （もっと読む）

少なくとも１つのＭＯＳ電界効果トランジスタとダイオードとを含んでいる半導体デバイスであって、前記ダイオードはトレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）であり、モノリシックに組み込まれている構造体としてＭＯＳ電界効果トランジスタとトレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）を備えた構造が実現される。前記ＭＯＳ電界効果トランジスタおよび前記トレンチジャンクションバリアショットキーダイオード（ＴＪＢＳ）のアバランシェ電圧は、前記ＭＯＳ電界効果トランジスタがアバランシェにおいて動作可能であるように選択されている。
（もっと読む）

【課題】不純物を活性化又は拡散させる熱処理後の半導体基板の裏面への自然酸化膜の成長を抑制する。
【解決手段】第１導電型の低不純物濃度の半導体基板（例えば、ｎ⁻型半導体基板１）に裏面側から第１導電型の不純物をドープした後で、半導体基板の裏面に裏面電極８を形成する。その後、ドープされた不純物を熱処理により活性化又は拡散させる。熱処理後の段階では既に裏面電極８が形成されているので、熱処理後において、半導体基板の裏面への自然酸化膜の成長を抑制することができる。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】半導体装置において耐電荷性を向上させること。
【解決手段】素子活性部１とｎ⁺ドレイン領域２との間に第１の並列ｐｎ層１２が設けられている。素子周縁部３に、第１の並列ｐｎ層１２よりも繰り返しピッチの狭い第２の並列ｐｎ層１５が設けられている。第２の並列ｐｎ層１５と第１の主面との間にｎ^-表面領域１８が設けられている。ｎ^-表面領域１８の第１の主面側に複数のｐ型ガードリング領域１９，２０，２１が互いに離れて設けられている。複数のｐ型ガードリング領域１９，２０，２１のうちの最も外側に位置するｐ型ガードリング領域１９に、フィールドプレート電極２３が電気的に接続する。素子周縁部３のｐ型最外周領域２６にチャネルストッパー電極２４が電気的に接続する。 （もっと読む）

【課題】過電圧に伴う破壊を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、互いに並列に接続され、ゲート電極１０、ソース電極９及びドレイン電極１５を備えた複数の縦型トランジスタ３２と、前記複数の縦型トランジスタ３２を個別に取り囲むダイオード３１と、が設けられている。前記ソース電極９に前記ダイオード３１のアノード１１が接続され、前記ドレイン電極１５に前記ダイオードのカソード１が接続されている。 （もっと読む）

【課題】 n型半導体領域の表面の一部にp型半導体領域が設けられたダイオードにおいて、内在するpn接合ダイオードを活用して順方向抵抗を低減化する技術を提供する。
【解決手段】 n型半導体領域２２と、n型半導体領域２２の表面の一部に設けられているp型半導体領域１４と、n型半導体領域２２の表面とp型半導体領域１４の表面に接しており、少なくともn型半導体領域２２の表面にショットキー接合Ｊｂしているアノード電極２（表面電極）と、n型半導体領域２２に接する右側面３０ｂ（第１側面）及び左側面３０ａ（第２側面）を有する絶縁領域３０を備えている。右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 （もっと読む）

【課題】薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置を提供する。
【解決手段】半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれ、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、前記多層配線基板の配線層Ｈ３，Ｈ１に接続されてなる半導体装置１００とする。 （もっと読む）

【課題】ポリマー絶縁層及び無機層から構成されるゲート絶縁層を有し、溶液により塗布可能な半導体前駆体材料を用いこれに半導体変換処理を行って金属酸化物半導体を有することにより、移動度が高く、閾電圧が低く、且つ、Ｏｎ／Ｏｆｆ特性が良好な薄膜トランジスタの製造方法及び薄膜トランジスタを提供する。
【解決手段】支持体６上にゲート電極５、ゲート絶縁層２、ソース電極３及びドレイン電極４、金属酸化物半導体層１を有する薄膜トランジスタの製造方法において、ゲート絶縁層が、ポリマー絶縁層２ａ該ポリマー絶縁層上の無機層２ｂからなり、無機層２ｂの上に金属酸化物半導体前駆体材料の溶液を用いて金属酸化物半導体前駆体層を形成する工程を有することを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

本発明は、特に光電子工学、太陽光技術、およびセンサ技術の電子部品において使用するための透明な整流性接触構造ならびにその製造方法に関する。本発明による透明な整流性接触構造は、下記の構成要素：ａ）透明な半導体、ｂ）金属酸化物、金属硫化物、および／または金属窒化物から成り、透明で絶縁性でなく伝導性でなく、固有抵抗が好ましくは１０^２Ωｃｍ〜１０^７Ωｃｍの範囲内である層、およびｃ）透明な導電体から成る層を有し、層ｂ）は半導体ａ）と層ｃ）の間に形成されており、この層ｂ）の組成は特許明細書の中で詳しく定義されている。 （もっと読む）

【課題】本発明は、エミッタ電極などの電極とリードフレームの接続に伴う接続抵抗を低減した信頼性の高い半導体デバイスとその製造方法を提供することを目的とする。
【解決手段】半導体層の表面に形成された電極と、該電極上に形成され、リードフレームとはんだ付け可能な付加電極と、該付加電極とともに該電極を覆い、かつ、該半導体層を覆うように該付加電極の表面に開口部を設けて形成されたパッシベーション膜とを備えたことを特徴とする。 （もっと読む）

【課題】消費電流及び抗折強度に優れる半導体装置の製造方法を実現する。
【解決手段】
半導体装置の製造方法は、第１面の表面部に設けられた拡散領域１２を備える半導体基板１１を準備する工程（ａ）と、半導体基板１１の第１面上に第１金属配線１４ａ及び１４ｂを形成する工程（ｂ）と、半導体基板１１を厚さ方向に貫通する貫通孔１５を形成する工程（ｃ）と、貫通孔１５内に、第１金属配線１４ｂの裏面から半導体基板１１の第２面にまで延びる貫通電極１６を形成する工程（ｄ）と、半導体基板１１の第２面に凹部１７を形成する工程（ｅ）と、凹部１７内に、貫通電極１６と電気的に接続された第２金属配線１８を形成する工程（ｆ）とを備える。 （もっと読む）

【課題】アバランシェ降伏時におけるアバランシェ電流の集中を緩和して、アバランシェ耐量を高めることを課題とする。
【解決手段】炭化珪素の半導体基板１と炭化珪素のエピタキシャル層２とが積層されてなる炭化珪素の半導体基体１００と、半導体基体１００とはバンドギャップが異なり、かつ半導体基体１００とヘテロ接合を形成する多結晶シリコンからなる第１のヘテロ半導体領域３とでヘテロ接合ダイオードを構成し、第１のヘテロ半導体領域３にアノード電極６が接合された半導体装置において、ヘテロ接合ダイオードに所定の逆バイアスが印加されたときに、アバランシェ降伏するアバランシェ降伏領域となる第１のヘテロ半導体領域３とエピタキシャル層２との接合面となるヘテロ接合領域４の外周端部９は、第１のヘテロ半導体領域３とアノード電極６との接合面の外周端部８の内側に配置されていることを特徴とする。 （もっと読む）

【課題】ガードリングを用いた半導体装置において、導電膜の表面に異物などが付着しても、所望の耐圧特性を確保する。
【解決手段】ｐｎ接合領域８を取り囲むｐ型ガードリング領域７と、ｐ型ガードリング領域７を覆う絶縁膜９と、絶縁膜９に設けられたコンタクトホール１０を通してｐ型ガードリング領域７と電気的に接続される導電膜１１と、絶縁膜９および導電膜１１を覆う半絶縁膜１２と、を設けた。さらに、導電膜１１を断続的に配置した。これにより、導電膜１１の表面に異物などが付着しても、所望の耐圧特性を確保することができる。 （もっと読む）

【課題】 所望の耐電圧特性を得ることが可能な不純物濃度の範囲の広いＪＴＥ領域を、製造工程数をあまり増加させることなく容易に製造可能な炭化珪素半導体装置の製造方法を得る。
【解決手段】 第１導電型の炭化珪素ウエハの表面内に、第１不純物であるアルミニウムと第２不純物であるボロンをイオン注入して、所定間隔を有する第２導電型の第１領域を形成する工程と、活性化アニール処理により第１領域に含まれる第２不純物であるボロンを周囲に拡散させて、炭化珪素ウエハの表面内に第１領域からＪＴＥ領域を形成する工程と、第１領域の一部を含む第１領域の間に相当する炭化珪素ウエハの表面上に第１電極を形成する工程と、炭化珪素ウエハの裏面上に第２電極を形成する工程とを含む。 （もっと読む）

【課題】雰囲気条件下で簡単に実施でき、安価な金属箔を使用できる、有機半導体表面に電気接点を形成する方法を提供する。
【解決手段】半導体表面に溶媒層を形成し、前記表面、少なくともその下面が部分的に酸化された金属箔を載置し、次いで前記溶媒を蒸発させる。本発明方法によると、経済的な競争力が向上し、同時に半導体の構造の保持、及び高い界面導電性がその品質的な価値を上昇させる。 （もっと読む）

【課題】深いウェル領域を選択的に形成することが現実的ではない半導体材料を用いる場合に、外乱電荷の影響を受け難くするとともに、耐圧の向上と耐圧の信頼性の高い終端構造部を備えるワイドバンドギャップ半導体素子の提供。
【解決手段】ｎ型耐圧層３上にｐ型半導体層５を有する半導体基板が、主電流の流れる活性領域Ａ１と該領域を取り巻く終端構造部Ｅ１を備え、前記活性領域Ａ１は前記耐圧層３と前記半導体層５との間のｐｎ主接合を有し、前記終端構造部Ｅ１は、前記半導体層５を貫いて前記耐圧層３に達する深さを有して少なくとも前記活性領域Ａ１と終端構造Ｅ１とを分離する環状分離溝３１を含む複数の環状分離溝３１を有するとともに、前記環状分離溝３１内部に配設されそれぞれ露出する前記半導体層５表面と前記耐圧層３表面とにショットキー接触し、前記環状分離溝３１間では相互に絶縁される金属電極３３を備える。 （もっと読む）

【課題】 従来のダイオードでは、微小な電圧領域では、十分な検波特性が得られない。
【解決手段】 電子及び正孔が、ダイレクトトンネル現象により透過可能な厚さの空乏層を挟んでｐ型半導体層及びｎ型半導体層が相互に接合されている。ｎ型半導体層とｐ型半導体層との間に、両者のエネルギバンドがフラットになるフラットバンド電圧を印加した状態で、ｎ型半導体層の禁制帯とｐ型半導体層の禁制帯とが部分的に重なる。電圧無印加時の平衡状態で、空乏層に連続するエネルギバンドの曲がり部よりも空乏層から離れた領域において、ｐ型半導体層の価電子帯上端の電子のエネルギレベルが、ｎ型半導体層の伝導帯下端の電子のエネルギレベルと同等か、またはそれよりも高い。 （もっと読む）

本開示は、導電性ポリマー組成物、およびそれらの電子デバイス中での使用に関する。本発明の組成物は：（ｉ）非フッ素化ポリマー酸でドープした少なくとも１種類の導電性ポリマーと；（ｉｉ）少なくとも１種類の高フッ素化酸ポリマーと；（ｉｉｉ）電気絶縁性酸化物ナノ粒子とを含む水性分散体である。
（もっと読む）