半導体装置
【課題】薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置を提供する。
【解決手段】半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれ、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、前記多層配線基板の配線層Ｈ３，Ｈ１に接続されてなる半導体装置１００とする。
【解決手段】半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれ、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、前記多層配線基板の配線層Ｈ３，Ｈ１に接続されてなる半導体装置１００とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、両面マルチ電極チップが実装されてなる半導体装置に関する。
【背景技術】
【０００２】
半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップからなる半導体装置が、例えば、米国特許第５，７５３，５２９号明細書（特許文献１）、特開２００８−１６６７０５号公報（特許文献２）および特開２００８−２６３１３５号公報（特許文献３）に開示されている。
【０００３】
図１２は、特許文献２に開示された両面マルチ電極チップからなる半導体装置を示す図で、半導体装置１０の模式的な断面図である。
【０００４】
図１２の半導体装置１０は、能動素子３１〜３３，４１〜４３および受動素子５１，５２が、一つの半導体基板（半導体チップ）２０に複数個形成されてなる半導体装置である。半導体装置１０では、能動素子の代表例として、バイポーラトランジスタ素子３１、相補型ＭＯＳ（ＣＭＯＳ、Complementary Metal OxideSemiconductor）トランジスタ素子３２、横型ＭＯＳトランジスタ素子３３、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子４２およびダイオード素子４３が例示されている。また、半導体装置１０では、受動素子の代表例として、抵抗素子として利用するＮ導電型（ｎ−）の低不純物濃度素子５１および配線素子として利用するＮ導電型（ｎ＋）の高不純物濃度素子５２が例示されている。
【０００５】
半導体装置１０に用いられている半導体基板２０は、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる。図１２に示す能動素子３１〜３３，４１〜４３および受動素子５１，５２は、いずれも、薄膜素子ではなく、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる半導体基板２０を用いた素子である。
【０００６】
図１２の半導体装置１０では、半導体基板２０が、当該半導体基板２０を貫通する絶縁分離領域Ｔに取り囲まれて、複数のフィールド領域Ｆ１〜Ｆ８に分割されている。半導体装置１０における複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２は、それぞれ異なるフィールド領域Ｆ１〜Ｆ８に分散して配置されている。また、上記複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２のうち、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ素子４２およびダイオード素子４３で例示されている能動素子４１〜４３と抵抗素子としての低不純物濃度素子（受動素子）５１および配線素子としての高不純物濃度素子（受動素子）５２で例示されて受動素子５１，５２は、当該素子４１〜４３，５１，５２を駆動するための図１２においてハッチングを施した一組の電極ｄｒ１，ｄｒ２が半導体基板２０の第１面側と第２面側の両側の表面Ｓ１，Ｓ２に分散して配置されてなる、両面電極素子である。また、バイポーラトランジスタ素子３１、ＣＭＯＳトランジスタ素子３２、横型ＭＯＳトランジスタ素子３３で例示されている能動素子３１〜３３は、当該素子３１〜３３を駆動するための図１２においてハッチングを施した一組の電極ｄｓ１が半導体基板２０における第１面側の表面Ｓ１にまとめて配置されてなる、片面電極素子である。
【０００７】
図１２の半導体装置１０には、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった両面電極素子が形成できるため、電力用途の半導体装置として好適である。半導体装置１０は、バルク単結晶シリコン基板（半導体基板２０）が用いられているため、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２のような両面電極素子を形成する場合、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第５，７５３，５２９号明細書
【特許文献２】特開２００８−１６６７０５号公報
【特許文献３】特開２００８−２６３１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１２の半導体装置１０において、半導体基板（半導体チップ）２０は、電極配置の観点から言えば、両側の表面にそれぞれ複数の電極ｄｒ１，ｄｒ２が形成されてなる、両面マルチ電極チップとなっている。この半導体装置（両面マルチ電極チップ）１０を利用するにあたっては、半導体基板２０の両面に電極ｄｒ１，ｄｒ２が形成されているため、その実装構造にも特別な構造が必要である。
【００１０】
このため、特許文献３においては、上記両面マルチ電極チップの実装構造として、裏面側電極に対応した電極パターンが設けられたシリコン基板に搭載する実装構造と、裏面側電極に対応した貫通穴や絶縁分離された貫通導体部が設けられたリードフレームに搭載する実装構造とが開示されている。該実装構造は、主面側電極への接続にワイヤボンディングやリボンボンディングを併用するものである。しかしながら、両面マルチ電極チップは、半導体チップの両側の表面に電極が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップにおいては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００１１】
そこで本発明は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１に記載の半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、前記両面マルチ電極チップの複数の電極が、前記多層配線基板の配線層に接続されてなることを特徴としている。
【００１３】
上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された、両面マルチ電極チップを用いるものである。
【００１４】
両面マルチ電極チップは、例えば縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子といった通電のための一組の電極が該半導体チップの両側の表面に分散して配置されてなる両面電極素子が絶縁分離されて集積化されている半導体チップで、大電流化やＥＳＤ等のサージに対する耐量増加が容易で電力用途に好適な半導体チップである。一方、両面マルチ電極チップは、半導体チップの両側の表面に電極が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップにおいては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００１５】
この両面マルチ電極チップを好適に実装するため、上記半導体装置においては、前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、両面マルチ電極チップの複数の電極が、多層配線基板の配線層に接続されてなる構成としている。この構成によれば、半導体チップの両側の表面にそれぞれ多数の電極が形成されてなる両面マルチ電極チップであっても、ワイヤボンディングやリボンボンディングを用いることなく、上記多層配線基板に実装することができる。また、両面マルチ電極チップは上記多層配線基板中に外部に露出しないように埋め込み実装されるため、チップ厚さが薄く割れが発生し易い両面マルチ電極チップであっても、その後の製造工程における取り扱いが容易になる。さらに、上記多層配線基板は、両面マルチ電極チップに対するインターポーザとしての利用や、３層以上の配線層を有する場合には両面マルチ電極チップの再配線にも利用することができる。
【００１６】
以上のようにして、上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置とすることができる。
【００１７】
上記半導体装置においては、例えば請求項２に記載のように、前記両面マルチ電極チップの複数の電極が、半導体チップの側から、第１メタル層、バリアメタル層および第２メタル層の３層構造を有してなることが好ましい。この場合、例えば請求項３に記載のように、前記第１メタル層が、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、前記バリアメタル層が、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、前記第２メタル層が、銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することができる。
【００１８】
第１メタル層のＡｌまたはＣｕは、シリコン半導体基板の配線層として一般的に用いられる金属である。バリアメタル層のＴｉＮ、ＴｉＷ、ＴｉＯ２およびＴａＮは、いずれも金属拡散防止のためのバリアメタルとして機能させることができ、第２メタル層のＣｕまたはＮｉは、金属間の密着性がよく、接触抵抗が小さい。
【００１９】
また、前記多層配線基板の配線層についても、請求項４に記載のように、金属間の密着性がよく接触抵抗が小さい銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することが好ましい。
【００２０】
上記半導体装置における前記多層配線基板は、例えば請求項５に記載のように、前記配線層となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板を採用することができる。
【００２１】
特に、請求項６に記載のように、前記貼り合わせ基板は、前記複数枚の樹脂フィルムと前記両面マルチ電極チップを所定の配置で積層し、前記加熱・加圧により一括して相互に貼り合わせると共に前記導電材料を焼結させる、一括貼り合わせ基板であることが好ましい。これによれば、上記樹脂フィルムを一枚ずつ貼り合わせて製造する場合に較べて、製造コストを低減することができる。
【００２２】
また、多層配線基板として貼り合わせ基板を採用する場合には、請求項７に記載のように、前記貼り合わせ基板において、外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることが好ましい。これによれば、樹脂モールドされたＩＣパッケージと同様に、当該半導体装置を取り扱うことができる。
【００２３】
上記多層配線基板として貼り合わせ基板を採用する場合の前記導電材料は、請求項８に記載のように、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることが好ましい。ＡｇとＳｎの混合粉末からなる導電材料は、上記樹脂フィルムの貼り合わせ温度で焼結が可能であり、良好な導電性を有している。
【００２４】
また、上記半導体装置における前記多層配線基板は、請求項９に記載のように、支持基板の前記配線層に前記両面マルチ電極チップの片側の電極を接続して該支持基板に両面マルチ電極チップを搭載し、その上に絶縁体層と前記配線層となる金属層を交互に積層形成する、交互積層基板であってもよい。これによれば、両面マルチ電極チップが最初に支持基板上に搭載されてから交互に積層形成される絶縁体層と配線層で埋め込まれるため、当該半導体装置の製造時の取り扱いが容易であり、両面マルチ電極チップの割れ発生を抑制することができる。
【００２５】
上記半導体装置における前記両面マルチ電極チップにおいては、請求項１０に記載のように、前記電極が、前記半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることが好ましい。
【００２６】
これによれば、電極が半導体チップの表側と裏側で同じ面内位置に形成されていない場合に較べて、多層配線基板に両面マルチ電極チップを埋め込んで該両面マルチ電極チップの電極と多層配線基板の配線層を接続する際に、該両面マルチ電極チップにかかる応力を半導体チップの面内でより均一に近づけることができる。尚、半導体チップの表側と裏側でそれぞれ同じ面内位置に形成する上記電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００２７】
上記半導体装置における前記両面マルチ電極チップは、請求項１１に記載のように、前記半導体チップが、該半導体チップを貫通する絶縁分離領域に取り囲まれて、複数のフィールド領域に分割されてなり、複数個の半導体素子が、それぞれ異なる前記フィールド領域に分散して配置されてなり、少なくとも二個以上の前記半導体素子が、通電のための一組の電極が該半導体チップの両側の表面に分散して配置された、両面電極素子からなる構成とすることができる。また、この場合には請求項１２に記載のように、前記両面電極素子が、電力用の縦型半導体素子である構成とすることができる。当該両面マルチ電極チップは、前述した縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子といった両面電極素子が絶縁分離されて集積化されている場合に相当し、大電流化やＥＳＤ等のサージに対する耐量増加が容易な半導体チップである。
【００２８】
また、電力用の縦型半導体素子を両面マルチ電極チップの構成要素とする場合には、請求項１３に記載のように、少なくとも一個の前記半導体素子が、通電のための全ての電極が前記半導体チップの片側の表面にまとめて配置されてなる片面電極素子であり、該片面電極素子が、前記縦型半導体素子の制御に用いられるように、該両面マルチ電極チップを構成することが好ましい。
【００２９】
上記半導体装置における前記両面マルチ電極チップは、例えば請求項１４に記載のように、前記半導体チップの表面に保護膜が形成されてなり、前記複数の電極が、前記保護膜に形成された開口部から露出するように形成されなる構成であってよい。
【００３０】
また、半導体チップの表面に保護膜が形成されている場合には、多層配線基板の配線層との接続を容易にするために、請求項１５に記載のように、前記複数の電極が、前記保護膜から突出するように形成されていてもよい。電極を保護膜から突出させる方法としてはは、例えば、半導体チップ上の保護膜の開口部に露出するパッド部分にバンプを形成して、前記複数の電極とする。
【００３１】
尚、請求項１４における保護膜の開口部から露出する前記複数の電極や請求項１５における保護膜から突出する前記複数の電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００３２】
上記半導体装置においては、請求項１６に記載のように、前記両面マルチ電極チップに接触するヒートシンクが、前記多層配線基板に埋め込み配置されてなる構成とすることができる。これによれば、多層配線基板に埋め込まれている両面マルチ電極チップで発生した熱を、効率的に多層配線基板の外部に逃すことができる。
【００３３】
この場合には、請求項１７に記載のように、前記ヒートシンクが、複数に分割されて前記両面マルチ電極チップに接触することが好ましい。これによれば、ヒートシンクからの応力に起因する両面マルチ電極チップの割れ発生を、分割しない場合に較べてより抑制することができる。
【００３４】
また、請求項１８に記載のように、前記多層配線基板において、前記両面マルチ電極チップの所定の電極から該多層配線基板の外部に露出する配線層まで断面方向に直線的に接続するサーマルビアが形成されてなり、前記サーマルビアに接続する配線層に、ヒートシンクが接続されてなる構成であってもよい。
【００３５】
これによれば、上記したヒートシンクを両面マルチ電極チップに接触させて多層配線基板に埋め込み配置する場合に較べて、両面マルチ電極チップにかかる応力を低減することができる。
【００３６】
以上のようにして、上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置となっている。
【００３７】
従って、上記半導体装置は、請求項１９に記載のように、小型・安価で高い信頼性を要する、車載用の半導体装置として好適である。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体装置の一例を示す図で、（ａ）は、半導体装置１００の模式的な断面図であり、（ｂ）は、（ａ）の半導体装置１００に実装されている両面マルチ電極チップ１１を抜き出して示した図である。また、（ｃ）は、（ｂ）の両面マルチ電極チップ１１を具体化した例について、細部をより詳細に描画した部分的な断面図である。
【図２】（ａ），（ｂ）は、図１（ａ）に示す半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【図３】（ａ）〜（ｃ）は、樹脂フィルムの順次貼り合わせによる半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【図４】（ａ），（ｂ）は、両面マルチ電極チップ１１の別の具体化例で、それぞれ両面マルチ電極チップ１１ａ，１１ｂの部分的な断面図である。
【図５】半導体装置１００における両面マルチ電極チップ１１の電極Ｄ１，Ｄ２の周りの拡大断面図である。
【図６】図１（ａ）に示した半導体装置１００の変形例で、半導体装置１０１の模式的な断面図である。
【図７】図１（ａ）に示した半導体装置１００の別の変形例で、半導体装置１０２の模式的な断面図である。
【図８】別の半導体装置の例で、半導体装置１０３の模式的な断面図である。
【図９】本発明に係る別の半導体装置の例を示した図で、半導体装置１１０の模式的な断面図である。
【図１０】（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【図１１】（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【図１２】特許文献２に開示された両面マルチ電極チップからなる半導体装置を示す図で、半導体装置１０の模式的な断面図である。
【発明を実施するための形態】
【００３９】
以下、本発明を実施するための形態を、図に基づいて説明する。
【００４０】
図１は、本発明に係る半導体装置の一例を示す図で、図１（ａ）は、半導体装置１００の模式的な断面図であり、図１（ｂ）は、図１（ａ）の半導体装置１００に実装されている両面マルチ電極チップ１１を抜き出して示した図である。また、図１（ｃ）は、図１（ｂ）の両面マルチ電極チップ１１を具体化した例について、細部をより詳細に描画した部分的な断面図である。尚、図１（ｃ）の両面マルチ電極チップ１１において、図１２に示した半導体装置（両面マルチ電極チップ）１０と同様の部分については、同じ符号で示した。
【００４１】
図１（ａ）に示す半導体装置１００は、両面マルチ電極チップ１１が実装されてなる半導体装置である。図１（ｂ）に示すように、両面マルチ電極チップ１１は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成されたチップである。すなわち、図１（ａ）の半導体装置１００は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された、両面マルチ電極チップ１１を用いるものである。
【００４２】
両面マルチ電極チップ１１は、例えば図１２に示した半導体装置（両面マルチ電極チップ）１０のように、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった通電のための一組の電極ｄｒ１、ｄｒ２が半導体基板２０の両側の表面Ｓ１，Ｓ２に分散して配置されてなる両面電極素子が絶縁分離されて集積化されている半導体チップで、大電流化やＥＳＤ等のサージに対する耐量増加が容易で電力用途に好適な半導体チップである。
【００４３】
両面マルチ電極チップ１１は、例えば図１（ｃ）に示すように、半導体チップ２１が、該半導体チップ２１を貫通する絶縁分離領域Ｔに取り囲まれて、複数のフィールド領域Ｆに分割されてなり、複数個の半導体素子３０ａ，３０ｂ，４０ａ，４０ｂが、それぞれ異なるフィールド領域Ｆに分散して配置されてなり、少なくとも二個以上の前記半導体素子が、通電のための一組の電極ｄｒ１、ｄｒ２が該半導体チップ２１の両側の表面Ｓ１，Ｓ２に分散して配置された、両面電極素子４０ａ，４０ｂからなる構成とすることができる。また、この場合には、両面電極素子４０ａ，４０ｂが、電力用の縦型半導体素子である構成とすることができる。当該両面マルチ電極チップ１１は、前述した縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった両面電極素子４０ａ，４０ｂが絶縁分離されて集積化されている場合に相当し、大電流化やＥＳＤ等のサージに対する耐量増加が容易な半導体チップである。
【００４４】
また、上記したように電力用の縦型半導体素子４０ａ，４０ｂを両面マルチ電極チップ１１の構成要素とする場合には、図１（ｃ）に示すように、少なくとも一個の前記半導体素子が、通電のための全ての電極ｄｓ１が半導体チップ２１の片側の表面にまとめて配置されてなる片面電極素子３０ａ，３０ｂであり、該片面電極素子３０ａ，３０ｂが、縦型半導体素子４０ａ，４０ｂの制御に用いられるように、該両面マルチ電極チップ１１を構成することが好ましい。
【００４５】
一方、両面マルチ電極チップ１１は、図１（ｂ）に示すように、半導体チップ２１の両側の表面Ｓ１，Ｓ２に電極Ｄ１，Ｄ２が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップ１１においては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００４６】
上記のような特徴を持つ両面マルチ電極チップ１１を好適に実装するため、図１（ａ）の半導体装置１００においては、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれている。該多層配線基板６０は、配線層Ｈ１〜Ｈ５を有している。そして、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、それぞれ、多層配線基板６０の配線層Ｈ３，Ｈ１に接続されてなる構成としている。多層配線基板６０は、後述するように、配線層Ｈ１〜Ｈ５となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板を採用している。
【００４７】
上記構成によれば、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ多数の電極Ｄ１，Ｄ２が形成されてなる両面マルチ電極チップ１１であっても、ワイヤボンディングやリボンボンディングを用いることなく、多層配線基板６０に実装することができる。また、両面マルチ電極チップ１１は多層配線基板６０中に外部に露出しないように埋め込み実装されているため、チップ厚さが薄く割れが発生し易い両面マルチ電極チップ１１であっても、その後の製造工程における取り扱いが容易になる。さらに、多層配線基板６０は、両面マルチ電極チップ１１に対するインターポーザとしての利用や、３層以上の配線層Ｈ１〜Ｈ５を有する場合には両面マルチ電極チップ１１の再配線にも利用することができる。尚、図１（ａ）に示す多層配線基板６０において、符号Ｃｍで示した部分は各配線層Ｈ１〜Ｈ５間および両面マルチ電極チップ１１の電極Ｄ１，Ｄ２と配線層Ｈ３，Ｈ１の間を接続する接続導体で、後述するように、導電ペースト等の導電材料の焼結体からなる。
【００４８】
以上のようにして、図１（ａ）に示す半導体装置１００は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、薄い半導体チップ２１の両側の表面に多数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が好適に実装された半導体装置となっている。
【００４９】
上記半導体装置１００においては、図１（ａ）に示すように、両面マルチ電極チップ１１に接触するヒートシンク７０が、多層配線基板６０に埋め込み配置されてなる構成とすることができる。これによれば、多層配線基板６０に埋め込まれている両面マルチ電極チップ１１で発生した熱を、効率的に多層配線基板６０の外部に逃すことができる。また、図示は省略するが、図１（ａ）に示すヒートシンク７０は、複数に分割されて両面マルチ電極チップ１１に接触することが好ましい。例えば、図１（ｃ）に示したフィールド領域Ｆ毎に分割して、ヒートシンクを両面マルチ電極チップ１１に接触させる。これによれば、ヒートシンクを分割しないで接触させる場合に較べて、ヒートシンクからの応力に起因する両面マルチ電極チップ１１の割れ発生をより抑制することができる。尚、図１（ａ）ではヒートシンク７０が半導体チップ２１に直接接触している場合を示したが、ヒートシンク７０を第２面側の表面Ｓ２に形成された電極Ｄ２に接触させるようにしてもよい。
【００５０】
次に、図１（ａ）に示す半導体装置１００の製造方法について説明する。
【００５１】
図２（ａ），（ｂ）は、図１（ａ）に示す半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【００５２】
図２に示す半導体装置１００の製造方法においては、最初に、配線層Ｈ１〜Ｈ５となる回路パターンと該回路パターンを底とする底付穴に導電ペースト等の導電材料Ｃｐが充填された熱可塑性樹脂からなる複数枚の樹脂フィルムＪ１〜Ｊ５を準備する。次に、準備した樹脂フィルムＪ１〜Ｊ５と両面マルチ電極チップ１１およびヒートシンク７０を、図２（ａ）に示す所定の配置で積層する。次に、図２（ｂ）に示すように、保護フィルムＧを介して図２（ａ）の積層体を熱プレス板Ｎの間に挿入し、樹脂フィルムＪ１〜Ｊ５を加熱・加圧により一括して相互に貼り合わせると共に、導電材料Ｃｐを焼結させて接続導体Ｃｍとする。
【００５３】
上記のように、図２の工程で製造される多層配線基板６０は、樹脂フィルムＪ１〜Ｊ５が加熱・加圧により一括して相互に貼り合わされると共に導電材料Ｃｐを焼結される、一括貼り合わせ基板である。上記熱プレス後に多層配線基板６０を冷却して取り出せば、両面マルチ電極チップ１１およびヒートシンク７０が多層配線基板６０に埋め込まれた、半導体装置１００を製造される。
【００５４】
図１（ａ）に示す半導体装置１００の製造は、上記樹脂フィルムＪ１〜Ｊ５の一括貼り合わせに限らず、樹脂フィルムを順次貼り合わせるようにしてもよい。
【００５５】
図３（ａ）〜（ｃ）は、上記樹脂フィルムの順次貼り合わせによる半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【００５６】
図３に示す半導体装置１００の製造においては、最初に、図３（ａ）に示すように、樹脂フィルムＪ１〜Ｊ３と両面マルチ電極チップ１１およびヒートシンク７０を所定の配置で積層して、加熱加圧により貼り合わせる。該貼り合わせ品に対して、次に、図３（ｂ）に示すように、樹脂フィルムＪ４を積層して加熱加圧により貼り合わせる。該貼り合わせ品に対して、次に、図３（ｃ）に示すように、樹脂フィルムＪ５を積層して加熱加圧により貼り合わせる。
【００５７】
上記のように樹脂フィルムＪ４、Ｊ５を順次貼り合わせていっても、図１（ａ）の半導体装置１００を製造することができる。図３に示す順次貼り合わせ工程を用いた半導体装置１００の製造は、両面マルチ電極チップ１１の再配線等に好適である。一方、図２に示した一括貼り合わせ工程を用いた半導体装置１００の製造は、上記順次貼り合わせ工程を用いた半導体装置１００の製造に較べて、製造コストを低減することができる。
【００５８】
次に、図１（ｂ）に示した両面マルチ電極チップ１１について、より詳細に説明する。
【００５９】
図４（ａ），（ｂ）は、両面マルチ電極チップ１１の別の具体化例で、それぞれ両面マルチ電極チップ１１ａ，１１ｂの部分的な断面図である。尚、図４（ａ），（ｂ）の両面マルチ電極チップ１１ａ，１１ｂにおいて、図１（ｃ）に示した両面マルチ電極チップ１１と同様の部分については、同じ符号で示した。
【００６０】
図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂにおいては、表側の表面Ｓ１に形成されている電極Ｄ１ａ〜Ｄ１ｃと裏側の表面Ｓ２に形成されている電極Ｄ２ａ〜Ｄ２ｃとが、それぞれ同じ面内位置になるように形成されている。
【００６１】
上記した半導体装置における両面マルチ電極チップにおいては、図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂのように、電極が、半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることが好ましい。これによれば、電極が半導体チップの表側と裏側で同じ面内位置に形成されていない場合に較べて、例えば図２（ｂ）に示すように、多層配線基板に両面マルチ電極チップを埋め込んで該両面マルチ電極チップの電極と多層配線基板の配線層を接続する際に、該両面マルチ電極チップにかかる応力を半導体チップの面内でより均一に近づけることができる。尚、半導体チップの表側と裏側でそれぞれ同じ面内位置に形成する上記電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００６２】
また、図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂにおいては、半導体チップ２１の両側の表面Ｓ１，Ｓ２に保護膜２２ａ，２２ｂが形成されている。図４（ａ）の両面マルチ電極チップ１１ａでは、電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃが、保護膜２２ａ，２２ｂに形成された開口部から露出するように形成されている。また、図４（ｂ）の両面マルチ電極チップ１１ｂでは、図４（ａ）の電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃにバンプＢ１ａ〜Ｂ１ｃ，Ｂ２ａ〜Ｂ２ｃを形成している。
【００６３】
上記した半導体装置における両面マルチ電極チップは、例えば図４（ａ）に示す両面マルチ電極チップ１１ａのように、半導体チップの表面に保護膜が形成されてなり、前記複数の電極が、該保護膜に形成された開口部から露出するように形成されなる構成であってよい。また、多層配線基板の配線層との接続を容易にするために、図４（ｂ）に示す両面マルチ電極チップ１１ｂのように、図４（ａ）の電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃにバンプＢ１ａ〜Ｂ１ｃ，Ｂ２ａ〜Ｂ２ｃを形成して、多層配線基板の配線層に接続される複数の電極が、保護膜２２ａ，２２ｂから突出するようにしてもよい。
【００６４】
次に、図１（ａ）に示す半導体装置１００の細部について、好ましい実施形態を説明する。
【００６５】
図５は、半導体装置１００における両面マルチ電極チップ１１の電極Ｄ１，Ｄ２の周りの拡大断面図である。
【００６６】
図１（ａ）の半導体装置１００においては、図５に示すように、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、半導体チップ２１の側から、第１メタル層Ｄａ、バリアメタル層Ｄｂおよび第２メタル層Ｄｃの３層構造を有してなることが好ましい。この場合、例えば、第１メタル層Ｄａが、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、バリアメタル層Ｄｂが、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、第２メタル層Ｄｃが、銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することができる。第１メタル層ＤａのＡｌまたはＣｕは、シリコン半導体基板の配線層として一般的に用いられる金属である。バリアメタル層ＤｂのＴｉＮ、ＴｉＷ、ＴｉＯ２およびＴａＮは、いずれも金属拡散防止のためのバリアメタルとして機能させることができ、第２メタル層ＤｃのＣｕまたはＮｉは、金属間の密着性がよく、接触抵抗が小さい。
【００６７】
多層配線基板６０の配線層Ｈ１〜Ｈ５についても、金属間の密着性がよく接触抵抗が小さい銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することが好ましい。また、多層配線基板６０として図２と図３の製造方法による貼り合わせ基板を採用する場合の導電材料Ｃｐは、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることが好ましい。ＡｇとＳｎの混合粉末からなる導電材料Ｃｐは、熱可塑性樹脂からなる樹脂フィルムＪ１〜Ｊ５の貼り合わせ温度（３００℃程度）で焼結が可能であり、良好な導電性を有している。
【００６８】
図６は、図１（ａ）に示した半導体装置１００の変形例で、半導体装置１０１の模式的な断面図である。
【００６９】
図６に示す半導体装置１０１においては、多層配線基板６１の外部に露出する電極が、配線層Ｈ１だけで構成されている。両面マルチ電極チップ１１を埋め込む多層配線基板として貼り合わせ基板を採用する場合には、図６の半導体装置１０１のように、貼り合わせ基板において、外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることが好ましい。これによれば、樹脂モールドされたＩＣパッケージと同様に、当該半導体装置を取り扱うことができる。
【００７０】
次に、両面マルチ電極チップとヒートシンクの別の接続方法について説明する。
【００７１】
図７は、図１（ａ）に示した半導体装置１００の別の変形例で、半導体装置１０２の模式的な断面図である。
【００７２】
図１（ａ）の半導体装置１００では、ヒートシンク７０が両面マルチ電極チップ１１に接触するようにして、多層配線基板６０に埋め込み配置されていた。これに対して、図７の半導体装置１０２においては、多層配線基板６２において、両面マルチ電極チップ１２の所定の電極Ｄ１ｈから多層配線基板６２の外部に露出する配線層Ｈ５ｈまで断面方向に直線的に接続するサーマルビアＴＶが形成されおり、該サーマルビアＴＶに接続する配線層Ｈ５ｈに、ヒートシンク７１が接続されている。
【００７３】
図７の半導体装置１０２におけるサーマルビアＴＶを介した両面マルチ電極チップ１２とヒートシンク７１の接続構成によれば、図１（ａ）の半導体装置１００のようにヒートシンク７０を両面マルチ電極チップ１１に接触させて多層配線基板６０に埋め込み配置する場合に較べて、両面マルチ電極チップ１２にかかる応力を低減することができる。
【００７４】
図８は、別の半導体装置の例で、半導体装置１０３の模式的な断面図である。
【００７５】
図８に示す半導体装置１０３においては、両面マルチ電極チップ１１だけでなく、片面電極チップ１３，１４やスタックチップ１５が、多層配線基板６３に埋め込まれている。このように、上記した半導体装置においては、両面マルチ電極チップだけでなく、片面電極チップやスタックチップ等の他の半導体チップについても、多層配線基板中に同時に埋め込むことができる。
【００７６】
図９は、本発明に係る別の半導体装置の例を示した図で、半導体装置１１０の模式的な断面図である。また、図１０（ａ）〜（ｄ）と図１１（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【００７７】
図１（ａ）と図６に示した半導体装置１００，１０１は、いずれも、両面マルチ電極チップ１１を埋め込む多層配線基板６０，６１として、貼り合わせ基板を採用したものであった。一方、図９に示す半導体装置１１０は、両面マルチ電極チップ１１を埋め込む多層配線基板８０として、支持基板８０ｓ上に絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃとなる金属層を交互に積層形成した、交互積層基板を採用するものである。すなわち、半導体装置１１０においては、支持基板８０ｓの配線層Ｈｓからなる電極に両面マルチ電極チップ１１の第２面側の電極Ｄ２が半田Ｃｈで接続され、両面マルチ電極チップ１１が支持基板８０ｓに搭載されている。そして、その上に絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃとなる金属層が交互に積層形成された構成となっている。図９に示す半導体装置１１０についても、図１（ａ）に示した半導体装置１００と同様に、ワイヤボンディングやリボンボンディングを用いることなく多層配線基板８０に実装することができ、両面マルチ電極チップ１１は多層配線基板８０中に外部に露出しないように埋め込み実装されているため、チップ厚さが一般的に薄く割れが発生し易い両面マルチ電極チップ１１であっても、その後の製造工程における取り扱いが容易になる。
【００７８】
図９に示す半導体装置１１０の製造においては、最初に、図１０（ａ）に示すように、両面マルチ電極チップ１１と、表面に配線層Ｈｓが形成されヒートシンク７０が埋め込まれた支持基板８０ｓを準備する。次に、図１０（ｂ）に示すように、両面マルチ電極チップ１１の第２面側の電極Ｄ２と支持基板８０ｓの表面に形成された配線層Ｈｓからなる電極を半田Ｃｈで接続して、両面マルチ電極チップ１１を支持基板８０ｓに搭載する。次に、図１０（ｃ）に示すように、絶縁体層Ｚａを形成して、両面マルチ電極チップ１１を絶縁体層Ｚａ中に埋め込む。次に、図１０（ｄ）に示すように、支持基板８０ｓの表面に形成された配線層Ｈｓおよび両面マルチ電極チップ１１の第１面側の電極Ｄ１に達する所定のトレンチＴｈを絶縁体層Ｚａに形成する。そして、該トレンチＴｈを埋め込むようにして、配線層Ｈａを形成する。同様にして、図１１（ａ）に示すように絶縁体層Ｚｂを形成し、図１１（ｂ）に示すように配線層Ｈｂを形成する。さらに繰り返して、図１１（ｃ）に示すように絶縁体層Ｚｃを形成し、図１１（ｄ）に示すように配線層Ｈｃを形成する。以上で、図９に示す半導体装置１１０が製造される。
【００７９】
図９に示す半導体装置１１０および図１０と図１１に示した製造方法によれば、両面マルチ電極チップ１１が最初に支持基板８０ｓ上に搭載されてから交互に積層形成される絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃで埋め込まれるため、当該半導体装置１１０の製造時の取り扱いが容易であり、両面マルチ電極チップ１１の割れ発生を抑制することができる。また、絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃを順次形成した多層配線基板８０として交互積層基板を採用する図１０と図１１に示した半導体装置１１０の製造方法は、両面マルチ電極チップ１１の再配線等にも好適である。
【００８０】
以上に例示した半導体装置１００，１０１〜１０３，１１０は、いずれも、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１〜１３が実装されてなる半導体装置であって、薄い半導体チップ２１の両側の表面Ｓ１，Ｓ２に多数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１〜１３が好適に実装されてなる半導体装置となっている。
【００８１】
従って、上記半導体装置１００，１０１〜１０３，１１０は、小型・安価で高い信頼性を要する、車載用の半導体装置として好適である。
【符号の説明】
【００８２】
１００，１０１〜１０３，１１０ 半導体装置
１１〜１３，１１ａ，１１ｂ 両面マルチ電極チップ
２１ 半導体チップ
Ｄ１，Ｄ２，Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃ，Ｄ１ｈ 電極
６０〜６３，８０ 多層配線基板
Ｈ１〜Ｈ５，Ｈｓ，Ｈａ〜Ｈｃ，Ｈ５ｈ 配線層
Ｚａ〜Ｚｃ 絶縁体層
８０ｓ 支持基板
７０，７１ ヒートシンク
ＴＨ サーマルビア
【技術分野】
【０００１】
本発明は、両面マルチ電極チップが実装されてなる半導体装置に関する。
【背景技術】
【０００２】
半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップからなる半導体装置が、例えば、米国特許第５，７５３，５２９号明細書（特許文献１）、特開２００８−１６６７０５号公報（特許文献２）および特開２００８−２６３１３５号公報（特許文献３）に開示されている。
【０００３】
図１２は、特許文献２に開示された両面マルチ電極チップからなる半導体装置を示す図で、半導体装置１０の模式的な断面図である。
【０００４】
図１２の半導体装置１０は、能動素子３１〜３３，４１〜４３および受動素子５１，５２が、一つの半導体基板（半導体チップ）２０に複数個形成されてなる半導体装置である。半導体装置１０では、能動素子の代表例として、バイポーラトランジスタ素子３１、相補型ＭＯＳ（ＣＭＯＳ、Complementary Metal OxideSemiconductor）トランジスタ素子３２、横型ＭＯＳトランジスタ素子３３、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子４２およびダイオード素子４３が例示されている。また、半導体装置１０では、受動素子の代表例として、抵抗素子として利用するＮ導電型（ｎ−）の低不純物濃度素子５１および配線素子として利用するＮ導電型（ｎ＋）の高不純物濃度素子５２が例示されている。
【０００５】
半導体装置１０に用いられている半導体基板２０は、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる。図１２に示す能動素子３１〜３３，４１〜４３および受動素子５１，５２は、いずれも、薄膜素子ではなく、Ｎ導電型（ｎ−）のバルク単結晶シリコン基板からなる半導体基板２０を用いた素子である。
【０００６】
図１２の半導体装置１０では、半導体基板２０が、当該半導体基板２０を貫通する絶縁分離領域Ｔに取り囲まれて、複数のフィールド領域Ｆ１〜Ｆ８に分割されている。半導体装置１０における複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２は、それぞれ異なるフィールド領域Ｆ１〜Ｆ８に分散して配置されている。また、上記複数個の能動素子３１〜３３，４１〜４３および受動素子５１，５２のうち、縦型ＭＯＳトランジスタ素子４１、ＩＧＢＴ素子４２およびダイオード素子４３で例示されている能動素子４１〜４３と抵抗素子としての低不純物濃度素子（受動素子）５１および配線素子としての高不純物濃度素子（受動素子）５２で例示されて受動素子５１，５２は、当該素子４１〜４３，５１，５２を駆動するための図１２においてハッチングを施した一組の電極ｄｒ１，ｄｒ２が半導体基板２０の第１面側と第２面側の両側の表面Ｓ１，Ｓ２に分散して配置されてなる、両面電極素子である。また、バイポーラトランジスタ素子３１、ＣＭＯＳトランジスタ素子３２、横型ＭＯＳトランジスタ素子３３で例示されている能動素子３１〜３３は、当該素子３１〜３３を駆動するための図１２においてハッチングを施した一組の電極ｄｓ１が半導体基板２０における第１面側の表面Ｓ１にまとめて配置されてなる、片面電極素子である。
【０００７】
図１２の半導体装置１０には、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった両面電極素子が形成できるため、電力用途の半導体装置として好適である。半導体装置１０は、バルク単結晶シリコン基板（半導体基板２０）が用いられているため、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２のような両面電極素子を形成する場合、大電流化やＥＳＤ等のサージに対する耐量増加が容易である。また、埋め込み酸化膜がないため、ＳＯＩ基板を用いた半導体装置に較べて放熱性を高めることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第５，７５３，５２９号明細書
【特許文献２】特開２００８−１６６７０５号公報
【特許文献３】特開２００８−２６３１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１２の半導体装置１０において、半導体基板（半導体チップ）２０は、電極配置の観点から言えば、両側の表面にそれぞれ複数の電極ｄｒ１，ｄｒ２が形成されてなる、両面マルチ電極チップとなっている。この半導体装置（両面マルチ電極チップ）１０を利用するにあたっては、半導体基板２０の両面に電極ｄｒ１，ｄｒ２が形成されているため、その実装構造にも特別な構造が必要である。
【００１０】
このため、特許文献３においては、上記両面マルチ電極チップの実装構造として、裏面側電極に対応した電極パターンが設けられたシリコン基板に搭載する実装構造と、裏面側電極に対応した貫通穴や絶縁分離された貫通導体部が設けられたリードフレームに搭載する実装構造とが開示されている。該実装構造は、主面側電極への接続にワイヤボンディングやリボンボンディングを併用するものである。しかしながら、両面マルチ電極チップは、半導体チップの両側の表面に電極が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップにおいては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００１１】
そこで本発明は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１に記載の半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、前記両面マルチ電極チップの複数の電極が、前記多層配線基板の配線層に接続されてなることを特徴としている。
【００１３】
上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された、両面マルチ電極チップを用いるものである。
【００１４】
両面マルチ電極チップは、例えば縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子といった通電のための一組の電極が該半導体チップの両側の表面に分散して配置されてなる両面電極素子が絶縁分離されて集積化されている半導体チップで、大電流化やＥＳＤ等のサージに対する耐量増加が容易で電力用途に好適な半導体チップである。一方、両面マルチ電極チップは、半導体チップの両側の表面に電極が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップにおいては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００１５】
この両面マルチ電極チップを好適に実装するため、上記半導体装置においては、前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、両面マルチ電極チップの複数の電極が、多層配線基板の配線層に接続されてなる構成としている。この構成によれば、半導体チップの両側の表面にそれぞれ多数の電極が形成されてなる両面マルチ電極チップであっても、ワイヤボンディングやリボンボンディングを用いることなく、上記多層配線基板に実装することができる。また、両面マルチ電極チップは上記多層配線基板中に外部に露出しないように埋め込み実装されるため、チップ厚さが薄く割れが発生し易い両面マルチ電極チップであっても、その後の製造工程における取り扱いが容易になる。さらに、上記多層配線基板は、両面マルチ電極チップに対するインターポーザとしての利用や、３層以上の配線層を有する場合には両面マルチ電極チップの再配線にも利用することができる。
【００１６】
以上のようにして、上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置とすることができる。
【００１７】
上記半導体装置においては、例えば請求項２に記載のように、前記両面マルチ電極チップの複数の電極が、半導体チップの側から、第１メタル層、バリアメタル層および第２メタル層の３層構造を有してなることが好ましい。この場合、例えば請求項３に記載のように、前記第１メタル層が、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、前記バリアメタル層が、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、前記第２メタル層が、銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することができる。
【００１８】
第１メタル層のＡｌまたはＣｕは、シリコン半導体基板の配線層として一般的に用いられる金属である。バリアメタル層のＴｉＮ、ＴｉＷ、ＴｉＯ２およびＴａＮは、いずれも金属拡散防止のためのバリアメタルとして機能させることができ、第２メタル層のＣｕまたはＮｉは、金属間の密着性がよく、接触抵抗が小さい。
【００１９】
また、前記多層配線基板の配線層についても、請求項４に記載のように、金属間の密着性がよく接触抵抗が小さい銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することが好ましい。
【００２０】
上記半導体装置における前記多層配線基板は、例えば請求項５に記載のように、前記配線層となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板を採用することができる。
【００２１】
特に、請求項６に記載のように、前記貼り合わせ基板は、前記複数枚の樹脂フィルムと前記両面マルチ電極チップを所定の配置で積層し、前記加熱・加圧により一括して相互に貼り合わせると共に前記導電材料を焼結させる、一括貼り合わせ基板であることが好ましい。これによれば、上記樹脂フィルムを一枚ずつ貼り合わせて製造する場合に較べて、製造コストを低減することができる。
【００２２】
また、多層配線基板として貼り合わせ基板を採用する場合には、請求項７に記載のように、前記貼り合わせ基板において、外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることが好ましい。これによれば、樹脂モールドされたＩＣパッケージと同様に、当該半導体装置を取り扱うことができる。
【００２３】
上記多層配線基板として貼り合わせ基板を採用する場合の前記導電材料は、請求項８に記載のように、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることが好ましい。ＡｇとＳｎの混合粉末からなる導電材料は、上記樹脂フィルムの貼り合わせ温度で焼結が可能であり、良好な導電性を有している。
【００２４】
また、上記半導体装置における前記多層配線基板は、請求項９に記載のように、支持基板の前記配線層に前記両面マルチ電極チップの片側の電極を接続して該支持基板に両面マルチ電極チップを搭載し、その上に絶縁体層と前記配線層となる金属層を交互に積層形成する、交互積層基板であってもよい。これによれば、両面マルチ電極チップが最初に支持基板上に搭載されてから交互に積層形成される絶縁体層と配線層で埋め込まれるため、当該半導体装置の製造時の取り扱いが容易であり、両面マルチ電極チップの割れ発生を抑制することができる。
【００２５】
上記半導体装置における前記両面マルチ電極チップにおいては、請求項１０に記載のように、前記電極が、前記半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることが好ましい。
【００２６】
これによれば、電極が半導体チップの表側と裏側で同じ面内位置に形成されていない場合に較べて、多層配線基板に両面マルチ電極チップを埋め込んで該両面マルチ電極チップの電極と多層配線基板の配線層を接続する際に、該両面マルチ電極チップにかかる応力を半導体チップの面内でより均一に近づけることができる。尚、半導体チップの表側と裏側でそれぞれ同じ面内位置に形成する上記電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００２７】
上記半導体装置における前記両面マルチ電極チップは、請求項１１に記載のように、前記半導体チップが、該半導体チップを貫通する絶縁分離領域に取り囲まれて、複数のフィールド領域に分割されてなり、複数個の半導体素子が、それぞれ異なる前記フィールド領域に分散して配置されてなり、少なくとも二個以上の前記半導体素子が、通電のための一組の電極が該半導体チップの両側の表面に分散して配置された、両面電極素子からなる構成とすることができる。また、この場合には請求項１２に記載のように、前記両面電極素子が、電力用の縦型半導体素子である構成とすることができる。当該両面マルチ電極チップは、前述した縦型ＭＯＳトランジスタ素子やＩＧＢＴ素子といった両面電極素子が絶縁分離されて集積化されている場合に相当し、大電流化やＥＳＤ等のサージに対する耐量増加が容易な半導体チップである。
【００２８】
また、電力用の縦型半導体素子を両面マルチ電極チップの構成要素とする場合には、請求項１３に記載のように、少なくとも一個の前記半導体素子が、通電のための全ての電極が前記半導体チップの片側の表面にまとめて配置されてなる片面電極素子であり、該片面電極素子が、前記縦型半導体素子の制御に用いられるように、該両面マルチ電極チップを構成することが好ましい。
【００２９】
上記半導体装置における前記両面マルチ電極チップは、例えば請求項１４に記載のように、前記半導体チップの表面に保護膜が形成されてなり、前記複数の電極が、前記保護膜に形成された開口部から露出するように形成されなる構成であってよい。
【００３０】
また、半導体チップの表面に保護膜が形成されている場合には、多層配線基板の配線層との接続を容易にするために、請求項１５に記載のように、前記複数の電極が、前記保護膜から突出するように形成されていてもよい。電極を保護膜から突出させる方法としてはは、例えば、半導体チップ上の保護膜の開口部に露出するパッド部分にバンプを形成して、前記複数の電極とする。
【００３１】
尚、請求項１４における保護膜の開口部から露出する前記複数の電極や請求項１５における保護膜から突出する前記複数の電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００３２】
上記半導体装置においては、請求項１６に記載のように、前記両面マルチ電極チップに接触するヒートシンクが、前記多層配線基板に埋め込み配置されてなる構成とすることができる。これによれば、多層配線基板に埋め込まれている両面マルチ電極チップで発生した熱を、効率的に多層配線基板の外部に逃すことができる。
【００３３】
この場合には、請求項１７に記載のように、前記ヒートシンクが、複数に分割されて前記両面マルチ電極チップに接触することが好ましい。これによれば、ヒートシンクからの応力に起因する両面マルチ電極チップの割れ発生を、分割しない場合に較べてより抑制することができる。
【００３４】
また、請求項１８に記載のように、前記多層配線基板において、前記両面マルチ電極チップの所定の電極から該多層配線基板の外部に露出する配線層まで断面方向に直線的に接続するサーマルビアが形成されてなり、前記サーマルビアに接続する配線層に、ヒートシンクが接続されてなる構成であってもよい。
【００３５】
これによれば、上記したヒートシンクを両面マルチ電極チップに接触させて多層配線基板に埋め込み配置する場合に較べて、両面マルチ電極チップにかかる応力を低減することができる。
【００３６】
以上のようにして、上記半導体装置は、半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、薄い半導体チップの両側の表面に多数の電極が形成された両面マルチ電極チップが好適に実装されてなる半導体装置となっている。
【００３７】
従って、上記半導体装置は、請求項１９に記載のように、小型・安価で高い信頼性を要する、車載用の半導体装置として好適である。
【図面の簡単な説明】
【００３８】
【図１】本発明に係る半導体装置の一例を示す図で、（ａ）は、半導体装置１００の模式的な断面図であり、（ｂ）は、（ａ）の半導体装置１００に実装されている両面マルチ電極チップ１１を抜き出して示した図である。また、（ｃ）は、（ｂ）の両面マルチ電極チップ１１を具体化した例について、細部をより詳細に描画した部分的な断面図である。
【図２】（ａ），（ｂ）は、図１（ａ）に示す半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【図３】（ａ）〜（ｃ）は、樹脂フィルムの順次貼り合わせによる半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【図４】（ａ），（ｂ）は、両面マルチ電極チップ１１の別の具体化例で、それぞれ両面マルチ電極チップ１１ａ，１１ｂの部分的な断面図である。
【図５】半導体装置１００における両面マルチ電極チップ１１の電極Ｄ１，Ｄ２の周りの拡大断面図である。
【図６】図１（ａ）に示した半導体装置１００の変形例で、半導体装置１０１の模式的な断面図である。
【図７】図１（ａ）に示した半導体装置１００の別の変形例で、半導体装置１０２の模式的な断面図である。
【図８】別の半導体装置の例で、半導体装置１０３の模式的な断面図である。
【図９】本発明に係る別の半導体装置の例を示した図で、半導体装置１１０の模式的な断面図である。
【図１０】（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【図１１】（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【図１２】特許文献２に開示された両面マルチ電極チップからなる半導体装置を示す図で、半導体装置１０の模式的な断面図である。
【発明を実施するための形態】
【００３９】
以下、本発明を実施するための形態を、図に基づいて説明する。
【００４０】
図１は、本発明に係る半導体装置の一例を示す図で、図１（ａ）は、半導体装置１００の模式的な断面図であり、図１（ｂ）は、図１（ａ）の半導体装置１００に実装されている両面マルチ電極チップ１１を抜き出して示した図である。また、図１（ｃ）は、図１（ｂ）の両面マルチ電極チップ１１を具体化した例について、細部をより詳細に描画した部分的な断面図である。尚、図１（ｃ）の両面マルチ電極チップ１１において、図１２に示した半導体装置（両面マルチ電極チップ）１０と同様の部分については、同じ符号で示した。
【００４１】
図１（ａ）に示す半導体装置１００は、両面マルチ電極チップ１１が実装されてなる半導体装置である。図１（ｂ）に示すように、両面マルチ電極チップ１１は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成されたチップである。すなわち、図１（ａ）の半導体装置１００は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された、両面マルチ電極チップ１１を用いるものである。
【００４２】
両面マルチ電極チップ１１は、例えば図１２に示した半導体装置（両面マルチ電極チップ）１０のように、縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった通電のための一組の電極ｄｒ１、ｄｒ２が半導体基板２０の両側の表面Ｓ１，Ｓ２に分散して配置されてなる両面電極素子が絶縁分離されて集積化されている半導体チップで、大電流化やＥＳＤ等のサージに対する耐量増加が容易で電力用途に好適な半導体チップである。
【００４３】
両面マルチ電極チップ１１は、例えば図１（ｃ）に示すように、半導体チップ２１が、該半導体チップ２１を貫通する絶縁分離領域Ｔに取り囲まれて、複数のフィールド領域Ｆに分割されてなり、複数個の半導体素子３０ａ，３０ｂ，４０ａ，４０ｂが、それぞれ異なるフィールド領域Ｆに分散して配置されてなり、少なくとも二個以上の前記半導体素子が、通電のための一組の電極ｄｒ１、ｄｒ２が該半導体チップ２１の両側の表面Ｓ１，Ｓ２に分散して配置された、両面電極素子４０ａ，４０ｂからなる構成とすることができる。また、この場合には、両面電極素子４０ａ，４０ｂが、電力用の縦型半導体素子である構成とすることができる。当該両面マルチ電極チップ１１は、前述した縦型ＭＯＳトランジスタ素子４１やＩＧＢＴ素子４２といった両面電極素子４０ａ，４０ｂが絶縁分離されて集積化されている場合に相当し、大電流化やＥＳＤ等のサージに対する耐量増加が容易な半導体チップである。
【００４４】
また、上記したように電力用の縦型半導体素子４０ａ，４０ｂを両面マルチ電極チップ１１の構成要素とする場合には、図１（ｃ）に示すように、少なくとも一個の前記半導体素子が、通電のための全ての電極ｄｓ１が半導体チップ２１の片側の表面にまとめて配置されてなる片面電極素子３０ａ，３０ｂであり、該片面電極素子３０ａ，３０ｂが、縦型半導体素子４０ａ，４０ｂの制御に用いられるように、該両面マルチ電極チップ１１を構成することが好ましい。
【００４５】
一方、両面マルチ電極チップ１１は、図１（ｂ）に示すように、半導体チップ２１の両側の表面Ｓ１，Ｓ２に電極Ｄ１，Ｄ２が形成されるためワイヤの引き回しが難しくなり、ワイヤボンディングやリボンボンディングでの対応は困難である。また、特にチップ厚さが薄い（１５０μｍ以下）両面マルチ電極チップ１１においては、ボンディング時や樹脂モールド時に割れが発生し易い。
【００４６】
上記のような特徴を持つ両面マルチ電極チップ１１を好適に実装するため、図１（ａ）の半導体装置１００においては、両面マルチ電極チップ１１が、外部に露出しないように多層配線基板６０に埋め込まれている。該多層配線基板６０は、配線層Ｈ１〜Ｈ５を有している。そして、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、それぞれ、多層配線基板６０の配線層Ｈ３，Ｈ１に接続されてなる構成としている。多層配線基板６０は、後述するように、配線層Ｈ１〜Ｈ５となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板を採用している。
【００４７】
上記構成によれば、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ多数の電極Ｄ１，Ｄ２が形成されてなる両面マルチ電極チップ１１であっても、ワイヤボンディングやリボンボンディングを用いることなく、多層配線基板６０に実装することができる。また、両面マルチ電極チップ１１は多層配線基板６０中に外部に露出しないように埋め込み実装されているため、チップ厚さが薄く割れが発生し易い両面マルチ電極チップ１１であっても、その後の製造工程における取り扱いが容易になる。さらに、多層配線基板６０は、両面マルチ電極チップ１１に対するインターポーザとしての利用や、３層以上の配線層Ｈ１〜Ｈ５を有する場合には両面マルチ電極チップ１１の再配線にも利用することができる。尚、図１（ａ）に示す多層配線基板６０において、符号Ｃｍで示した部分は各配線層Ｈ１〜Ｈ５間および両面マルチ電極チップ１１の電極Ｄ１，Ｄ２と配線層Ｈ３，Ｈ１の間を接続する接続導体で、後述するように、導電ペースト等の導電材料の焼結体からなる。
【００４８】
以上のようにして、図１（ａ）に示す半導体装置１００は、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が実装されてなる半導体装置であって、薄い半導体チップ２１の両側の表面に多数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１が好適に実装された半導体装置となっている。
【００４９】
上記半導体装置１００においては、図１（ａ）に示すように、両面マルチ電極チップ１１に接触するヒートシンク７０が、多層配線基板６０に埋め込み配置されてなる構成とすることができる。これによれば、多層配線基板６０に埋め込まれている両面マルチ電極チップ１１で発生した熱を、効率的に多層配線基板６０の外部に逃すことができる。また、図示は省略するが、図１（ａ）に示すヒートシンク７０は、複数に分割されて両面マルチ電極チップ１１に接触することが好ましい。例えば、図１（ｃ）に示したフィールド領域Ｆ毎に分割して、ヒートシンクを両面マルチ電極チップ１１に接触させる。これによれば、ヒートシンクを分割しないで接触させる場合に較べて、ヒートシンクからの応力に起因する両面マルチ電極チップ１１の割れ発生をより抑制することができる。尚、図１（ａ）ではヒートシンク７０が半導体チップ２１に直接接触している場合を示したが、ヒートシンク７０を第２面側の表面Ｓ２に形成された電極Ｄ２に接触させるようにしてもよい。
【００５０】
次に、図１（ａ）に示す半導体装置１００の製造方法について説明する。
【００５１】
図２（ａ），（ｂ）は、図１（ａ）に示す半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【００５２】
図２に示す半導体装置１００の製造方法においては、最初に、配線層Ｈ１〜Ｈ５となる回路パターンと該回路パターンを底とする底付穴に導電ペースト等の導電材料Ｃｐが充填された熱可塑性樹脂からなる複数枚の樹脂フィルムＪ１〜Ｊ５を準備する。次に、準備した樹脂フィルムＪ１〜Ｊ５と両面マルチ電極チップ１１およびヒートシンク７０を、図２（ａ）に示す所定の配置で積層する。次に、図２（ｂ）に示すように、保護フィルムＧを介して図２（ａ）の積層体を熱プレス板Ｎの間に挿入し、樹脂フィルムＪ１〜Ｊ５を加熱・加圧により一括して相互に貼り合わせると共に、導電材料Ｃｐを焼結させて接続導体Ｃｍとする。
【００５３】
上記のように、図２の工程で製造される多層配線基板６０は、樹脂フィルムＪ１〜Ｊ５が加熱・加圧により一括して相互に貼り合わされると共に導電材料Ｃｐを焼結される、一括貼り合わせ基板である。上記熱プレス後に多層配線基板６０を冷却して取り出せば、両面マルチ電極チップ１１およびヒートシンク７０が多層配線基板６０に埋め込まれた、半導体装置１００を製造される。
【００５４】
図１（ａ）に示す半導体装置１００の製造は、上記樹脂フィルムＪ１〜Ｊ５の一括貼り合わせに限らず、樹脂フィルムを順次貼り合わせるようにしてもよい。
【００５５】
図３（ａ）〜（ｃ）は、上記樹脂フィルムの順次貼り合わせによる半導体装置１００の製造方法の一例を示した製造工程別の断面図である。
【００５６】
図３に示す半導体装置１００の製造においては、最初に、図３（ａ）に示すように、樹脂フィルムＪ１〜Ｊ３と両面マルチ電極チップ１１およびヒートシンク７０を所定の配置で積層して、加熱加圧により貼り合わせる。該貼り合わせ品に対して、次に、図３（ｂ）に示すように、樹脂フィルムＪ４を積層して加熱加圧により貼り合わせる。該貼り合わせ品に対して、次に、図３（ｃ）に示すように、樹脂フィルムＪ５を積層して加熱加圧により貼り合わせる。
【００５７】
上記のように樹脂フィルムＪ４、Ｊ５を順次貼り合わせていっても、図１（ａ）の半導体装置１００を製造することができる。図３に示す順次貼り合わせ工程を用いた半導体装置１００の製造は、両面マルチ電極チップ１１の再配線等に好適である。一方、図２に示した一括貼り合わせ工程を用いた半導体装置１００の製造は、上記順次貼り合わせ工程を用いた半導体装置１００の製造に較べて、製造コストを低減することができる。
【００５８】
次に、図１（ｂ）に示した両面マルチ電極チップ１１について、より詳細に説明する。
【００５９】
図４（ａ），（ｂ）は、両面マルチ電極チップ１１の別の具体化例で、それぞれ両面マルチ電極チップ１１ａ，１１ｂの部分的な断面図である。尚、図４（ａ），（ｂ）の両面マルチ電極チップ１１ａ，１１ｂにおいて、図１（ｃ）に示した両面マルチ電極チップ１１と同様の部分については、同じ符号で示した。
【００６０】
図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂにおいては、表側の表面Ｓ１に形成されている電極Ｄ１ａ〜Ｄ１ｃと裏側の表面Ｓ２に形成されている電極Ｄ２ａ〜Ｄ２ｃとが、それぞれ同じ面内位置になるように形成されている。
【００６１】
上記した半導体装置における両面マルチ電極チップにおいては、図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂのように、電極が、半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることが好ましい。これによれば、電極が半導体チップの表側と裏側で同じ面内位置に形成されていない場合に較べて、例えば図２（ｂ）に示すように、多層配線基板に両面マルチ電極チップを埋め込んで該両面マルチ電極チップの電極と多層配線基板の配線層を接続する際に、該両面マルチ電極チップにかかる応力を半導体チップの面内でより均一に近づけることができる。尚、半導体チップの表側と裏側でそれぞれ同じ面内位置に形成する上記電極は、電気的な接続を要しないダミー電極を含んでいてもよい。
【００６２】
また、図４（ａ），（ｂ）に示す両面マルチ電極チップ１１ａ，１１ｂにおいては、半導体チップ２１の両側の表面Ｓ１，Ｓ２に保護膜２２ａ，２２ｂが形成されている。図４（ａ）の両面マルチ電極チップ１１ａでは、電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃが、保護膜２２ａ，２２ｂに形成された開口部から露出するように形成されている。また、図４（ｂ）の両面マルチ電極チップ１１ｂでは、図４（ａ）の電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃにバンプＢ１ａ〜Ｂ１ｃ，Ｂ２ａ〜Ｂ２ｃを形成している。
【００６３】
上記した半導体装置における両面マルチ電極チップは、例えば図４（ａ）に示す両面マルチ電極チップ１１ａのように、半導体チップの表面に保護膜が形成されてなり、前記複数の電極が、該保護膜に形成された開口部から露出するように形成されなる構成であってよい。また、多層配線基板の配線層との接続を容易にするために、図４（ｂ）に示す両面マルチ電極チップ１１ｂのように、図４（ａ）の電極Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃにバンプＢ１ａ〜Ｂ１ｃ，Ｂ２ａ〜Ｂ２ｃを形成して、多層配線基板の配線層に接続される複数の電極が、保護膜２２ａ，２２ｂから突出するようにしてもよい。
【００６４】
次に、図１（ａ）に示す半導体装置１００の細部について、好ましい実施形態を説明する。
【００６５】
図５は、半導体装置１００における両面マルチ電極チップ１１の電極Ｄ１，Ｄ２の周りの拡大断面図である。
【００６６】
図１（ａ）の半導体装置１００においては、図５に示すように、両面マルチ電極チップ１１の複数の電極Ｄ１，Ｄ２が、半導体チップ２１の側から、第１メタル層Ｄａ、バリアメタル層Ｄｂおよび第２メタル層Ｄｃの３層構造を有してなることが好ましい。この場合、例えば、第１メタル層Ｄａが、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、バリアメタル層Ｄｂが、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、第２メタル層Ｄｃが、銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することができる。第１メタル層ＤａのＡｌまたはＣｕは、シリコン半導体基板の配線層として一般的に用いられる金属である。バリアメタル層ＤｂのＴｉＮ、ＴｉＷ、ＴｉＯ２およびＴａＮは、いずれも金属拡散防止のためのバリアメタルとして機能させることができ、第２メタル層ＤｃのＣｕまたはＮｉは、金属間の密着性がよく、接触抵抗が小さい。
【００６７】
多層配線基板６０の配線層Ｈ１〜Ｈ５についても、金属間の密着性がよく接触抵抗が小さい銅（Ｃｕ）またはニッケル（Ｎｉ）である構成を採用することが好ましい。また、多層配線基板６０として図２と図３の製造方法による貼り合わせ基板を採用する場合の導電材料Ｃｐは、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることが好ましい。ＡｇとＳｎの混合粉末からなる導電材料Ｃｐは、熱可塑性樹脂からなる樹脂フィルムＪ１〜Ｊ５の貼り合わせ温度（３００℃程度）で焼結が可能であり、良好な導電性を有している。
【００６８】
図６は、図１（ａ）に示した半導体装置１００の変形例で、半導体装置１０１の模式的な断面図である。
【００６９】
図６に示す半導体装置１０１においては、多層配線基板６１の外部に露出する電極が、配線層Ｈ１だけで構成されている。両面マルチ電極チップ１１を埋め込む多層配線基板として貼り合わせ基板を採用する場合には、図６の半導体装置１０１のように、貼り合わせ基板において、外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることが好ましい。これによれば、樹脂モールドされたＩＣパッケージと同様に、当該半導体装置を取り扱うことができる。
【００７０】
次に、両面マルチ電極チップとヒートシンクの別の接続方法について説明する。
【００７１】
図７は、図１（ａ）に示した半導体装置１００の別の変形例で、半導体装置１０２の模式的な断面図である。
【００７２】
図１（ａ）の半導体装置１００では、ヒートシンク７０が両面マルチ電極チップ１１に接触するようにして、多層配線基板６０に埋め込み配置されていた。これに対して、図７の半導体装置１０２においては、多層配線基板６２において、両面マルチ電極チップ１２の所定の電極Ｄ１ｈから多層配線基板６２の外部に露出する配線層Ｈ５ｈまで断面方向に直線的に接続するサーマルビアＴＶが形成されおり、該サーマルビアＴＶに接続する配線層Ｈ５ｈに、ヒートシンク７１が接続されている。
【００７３】
図７の半導体装置１０２におけるサーマルビアＴＶを介した両面マルチ電極チップ１２とヒートシンク７１の接続構成によれば、図１（ａ）の半導体装置１００のようにヒートシンク７０を両面マルチ電極チップ１１に接触させて多層配線基板６０に埋め込み配置する場合に較べて、両面マルチ電極チップ１２にかかる応力を低減することができる。
【００７４】
図８は、別の半導体装置の例で、半導体装置１０３の模式的な断面図である。
【００７５】
図８に示す半導体装置１０３においては、両面マルチ電極チップ１１だけでなく、片面電極チップ１３，１４やスタックチップ１５が、多層配線基板６３に埋め込まれている。このように、上記した半導体装置においては、両面マルチ電極チップだけでなく、片面電極チップやスタックチップ等の他の半導体チップについても、多層配線基板中に同時に埋め込むことができる。
【００７６】
図９は、本発明に係る別の半導体装置の例を示した図で、半導体装置１１０の模式的な断面図である。また、図１０（ａ）〜（ｄ）と図１１（ａ）〜（ｄ）は、図９に示す半導体装置１１０の製造方法を示した製造工程別の断面図である。
【００７７】
図１（ａ）と図６に示した半導体装置１００，１０１は、いずれも、両面マルチ電極チップ１１を埋め込む多層配線基板６０，６１として、貼り合わせ基板を採用したものであった。一方、図９に示す半導体装置１１０は、両面マルチ電極チップ１１を埋め込む多層配線基板８０として、支持基板８０ｓ上に絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃとなる金属層を交互に積層形成した、交互積層基板を採用するものである。すなわち、半導体装置１１０においては、支持基板８０ｓの配線層Ｈｓからなる電極に両面マルチ電極チップ１１の第２面側の電極Ｄ２が半田Ｃｈで接続され、両面マルチ電極チップ１１が支持基板８０ｓに搭載されている。そして、その上に絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃとなる金属層が交互に積層形成された構成となっている。図９に示す半導体装置１１０についても、図１（ａ）に示した半導体装置１００と同様に、ワイヤボンディングやリボンボンディングを用いることなく多層配線基板８０に実装することができ、両面マルチ電極チップ１１は多層配線基板８０中に外部に露出しないように埋め込み実装されているため、チップ厚さが一般的に薄く割れが発生し易い両面マルチ電極チップ１１であっても、その後の製造工程における取り扱いが容易になる。
【００７８】
図９に示す半導体装置１１０の製造においては、最初に、図１０（ａ）に示すように、両面マルチ電極チップ１１と、表面に配線層Ｈｓが形成されヒートシンク７０が埋め込まれた支持基板８０ｓを準備する。次に、図１０（ｂ）に示すように、両面マルチ電極チップ１１の第２面側の電極Ｄ２と支持基板８０ｓの表面に形成された配線層Ｈｓからなる電極を半田Ｃｈで接続して、両面マルチ電極チップ１１を支持基板８０ｓに搭載する。次に、図１０（ｃ）に示すように、絶縁体層Ｚａを形成して、両面マルチ電極チップ１１を絶縁体層Ｚａ中に埋め込む。次に、図１０（ｄ）に示すように、支持基板８０ｓの表面に形成された配線層Ｈｓおよび両面マルチ電極チップ１１の第１面側の電極Ｄ１に達する所定のトレンチＴｈを絶縁体層Ｚａに形成する。そして、該トレンチＴｈを埋め込むようにして、配線層Ｈａを形成する。同様にして、図１１（ａ）に示すように絶縁体層Ｚｂを形成し、図１１（ｂ）に示すように配線層Ｈｂを形成する。さらに繰り返して、図１１（ｃ）に示すように絶縁体層Ｚｃを形成し、図１１（ｄ）に示すように配線層Ｈｃを形成する。以上で、図９に示す半導体装置１１０が製造される。
【００７９】
図９に示す半導体装置１１０および図１０と図１１に示した製造方法によれば、両面マルチ電極チップ１１が最初に支持基板８０ｓ上に搭載されてから交互に積層形成される絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃで埋め込まれるため、当該半導体装置１１０の製造時の取り扱いが容易であり、両面マルチ電極チップ１１の割れ発生を抑制することができる。また、絶縁体層Ｚａ〜Ｚｃと配線層Ｈａ〜Ｈｃを順次形成した多層配線基板８０として交互積層基板を採用する図１０と図１１に示した半導体装置１１０の製造方法は、両面マルチ電極チップ１１の再配線等にも好適である。
【００８０】
以上に例示した半導体装置１００，１０１〜１０３，１１０は、いずれも、半導体チップ２１の両側の表面Ｓ１，Ｓ２にそれぞれ複数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１〜１３が実装されてなる半導体装置であって、薄い半導体チップ２１の両側の表面Ｓ１，Ｓ２に多数の電極Ｄ１，Ｄ２が形成された両面マルチ電極チップ１１〜１３が好適に実装されてなる半導体装置となっている。
【００８１】
従って、上記半導体装置１００，１０１〜１０３，１１０は、小型・安価で高い信頼性を要する、車載用の半導体装置として好適である。
【符号の説明】
【００８２】
１００，１０１〜１０３，１１０ 半導体装置
１１〜１３，１１ａ，１１ｂ 両面マルチ電極チップ
２１ 半導体チップ
Ｄ１，Ｄ２，Ｄ１ａ〜Ｄ１ｃ，Ｄ２ａ〜Ｄ２ｃ，Ｄ１ｈ 電極
６０〜６３，８０ 多層配線基板
Ｈ１〜Ｈ５，Ｈｓ，Ｈａ〜Ｈｃ，Ｈ５ｈ 配線層
Ｚａ〜Ｚｃ 絶縁体層
８０ｓ 支持基板
７０，７１ ヒートシンク
ＴＨ サーマルビア
【特許請求の範囲】
【請求項１】
半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、
前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、
前記両面マルチ電極チップの複数の電極が、前記多層配線基板の配線層に接続されてなることを特徴とする半導体装置。
【請求項２】
前記両面マルチ電極チップの複数の電極が、半導体チップの側から、第１メタル層、バリアメタル層および第２メタル層の３層構造を有してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１メタル層が、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、
前記バリアメタル層が、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、
前記第２メタル層が、銅（Ｃｕ）またはニッケル（Ｎｉ）であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記多層配線基板の配線層が、銅（Ｃｕ）またはニッケル（Ｎｉ）であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記多層配線基板は、
前記配線層となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記貼り合わせ基板は、
前記複数枚の樹脂フィルムと前記両面マルチ電極チップを所定の配置で積層し、前記加熱・加圧により一括して相互に貼り合わせると共に前記導電材料を焼結させる、一括貼り合わせ基板であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記貼り合わせ基板において、
外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
前記導電材料が、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記多層配線基板は、
支持基板の前記配線層に前記両面マルチ電極チップの片側の電極を接続して該支持基板に両面マルチ電極チップを搭載し、その上に絶縁体層と前記配線層となる金属層を交互に積層形成する、交互積層基板であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項１０】
前記両面マルチ電極チップにおいて、
前記電極が、前記半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
前記両面マルチ電極チップは、
前記半導体チップが、該半導体チップを貫通する絶縁分離領域に取り囲まれて、複数のフィールド領域に分割されてなり、
複数個の半導体素子が、それぞれ異なる前記フィールド領域に分散して配置されてなり、
少なくとも二個以上の前記半導体素子が、通電のための一組の電極が該半導体チップの両側の表面に分散して配置された、両面電極素子からなる構成であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１２】
前記両面電極素子が、電力用の縦型半導体素子であることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
少なくとも一個の前記半導体素子が、通電のための全ての電極が前記半導体チップの片側の表面にまとめて配置されてなる片面電極素子であり、
該片面電極素子が、前記縦型半導体素子の制御に用いられることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記両面マルチ電極チップにおいて、
前記半導体チップの表面に保護膜が形成されてなり、
前記複数の電極が、前記保護膜に形成された開口部から露出するように形成されてなることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記両面マルチ電極チップにおいて、
前記半導体チップの表面に保護膜が形成されてなり、
前記複数の電極が、前記保護膜から突出するように形成されてなることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１６】
前記両面マルチ電極チップに接触するヒートシンクが、前記多層配線基板に埋め込み配置されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記ヒートシンクが、複数に分割されて前記両面マルチ電極チップに接触することを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記多層配線基板において、
前記両面マルチ電極チップの所定の電極から該多層配線基板の外部に露出する配線層まで断面方向に直線的に接続するサーマルビアが形成されてなり、
前記サーマルビアに接続する配線層に、ヒートシンクが接続されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の半導体装置。
【請求項１９】
前記半導体装置が、車載用の半導体装置であることを特徴とする請求項１乃至１８のいずれか一項に記載の半導体装置。
【請求項１】
半導体チップの両側の表面にそれぞれ複数の電極が形成された両面マルチ電極チップが実装されてなる半導体装置であって、
前記両面マルチ電極チップが、外部に露出しないように多層配線基板に埋め込まれ、
前記両面マルチ電極チップの複数の電極が、前記多層配線基板の配線層に接続されてなることを特徴とする半導体装置。
【請求項２】
前記両面マルチ電極チップの複数の電極が、半導体チップの側から、第１メタル層、バリアメタル層および第２メタル層の３層構造を有してなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１メタル層が、アルミニウム（Ａｌ）または銅（Ｃｕ）であり、
前記バリアメタル層が、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、酸化チタン（ＴｉＯ２）および窒化タンタル（ＴａＮ）のいずれかであり、
前記第２メタル層が、銅（Ｃｕ）またはニッケル（Ｎｉ）であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記多層配線基板の配線層が、銅（Ｃｕ）またはニッケル（Ｎｉ）であることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
前記多層配線基板は、
前記配線層となる回路パターンと該回路パターンを底とする底付穴に導電材料が充填された熱可塑性樹脂からなる複数枚の樹脂フィルムを加熱・加圧により相互に貼り合わせる、貼り合わせ基板であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
前記貼り合わせ基板は、
前記複数枚の樹脂フィルムと前記両面マルチ電極チップを所定の配置で積層し、前記加熱・加圧により一括して相互に貼り合わせると共に前記導電材料を焼結させる、一括貼り合わせ基板であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記貼り合わせ基板において、
外部に露出する電極が、該貼り合わせ基板の一方側の表面にまとめて配置されてなることを特徴とする請求項５または６に記載の半導体装置。
【請求項８】
前記導電材料が、銀（Ａｇ）と錫（Ｓｎ）の混合粉末からなることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置。
【請求項９】
前記多層配線基板は、
支持基板の前記配線層に前記両面マルチ電極チップの片側の電極を接続して該支持基板に両面マルチ電極チップを搭載し、その上に絶縁体層と前記配線層となる金属層を交互に積層形成する、交互積層基板であることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項１０】
前記両面マルチ電極チップにおいて、
前記電極が、前記半導体チップの表側と裏側で、それぞれ同じ面内位置に形成されてなることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
前記両面マルチ電極チップは、
前記半導体チップが、該半導体チップを貫通する絶縁分離領域に取り囲まれて、複数のフィールド領域に分割されてなり、
複数個の半導体素子が、それぞれ異なる前記フィールド領域に分散して配置されてなり、
少なくとも二個以上の前記半導体素子が、通電のための一組の電極が該半導体チップの両側の表面に分散して配置された、両面電極素子からなる構成であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置。
【請求項１２】
前記両面電極素子が、電力用の縦型半導体素子であることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
少なくとも一個の前記半導体素子が、通電のための全ての電極が前記半導体チップの片側の表面にまとめて配置されてなる片面電極素子であり、
該片面電極素子が、前記縦型半導体素子の制御に用いられることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記両面マルチ電極チップにおいて、
前記半導体チップの表面に保護膜が形成されてなり、
前記複数の電極が、前記保護膜に形成された開口部から露出するように形成されてなることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記両面マルチ電極チップにおいて、
前記半導体チップの表面に保護膜が形成されてなり、
前記複数の電極が、前記保護膜から突出するように形成されてなることを特徴とする請求項１乃至１３のいずれか一項に記載の半導体装置。
【請求項１６】
前記両面マルチ電極チップに接触するヒートシンクが、前記多層配線基板に埋め込み配置されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の半導体装置。
【請求項１７】
前記ヒートシンクが、複数に分割されて前記両面マルチ電極チップに接触することを特徴とする請求項１６に記載の半導体装置。
【請求項１８】
前記多層配線基板において、
前記両面マルチ電極チップの所定の電極から該多層配線基板の外部に露出する配線層まで断面方向に直線的に接続するサーマルビアが形成されてなり、
前記サーマルビアに接続する配線層に、ヒートシンクが接続されてなることを特徴とする請求項１乃至１５のいずれか一項に記載の半導体装置。
【請求項１９】
前記半導体装置が、車載用の半導体装置であることを特徴とする請求項１乃至１８のいずれか一項に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−９７１５（Ｐ２０１１−９７１５Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２０１０−１１２４３０（Ｐ２０１０−１１２４３０）
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]