【課題】ダマシンプロセスに適した溝や孔への優先的なメッキ膜形成を実現する。
【解決手段】半導体基板と少なくとも前記半導体基板に形成された導電層を有する被処理基板と、メッキ液を含む第１の含浸体１１１１及び電解液を含む第２の含浸体１１１４が設けられたメッキヘッド１１１０とを用意し、第１の含浸体１１１１に陽極１１１２の電位を与えると共に、第２の含浸体１１１４に陰極１１１５の電位を与えた状態で、第１及び第２の含浸体１１１１，１１１４を導電層に対向させ、導電層の少なくとも一部にメッキ層を形成するために、メッキヘッド１１１０を導電層に対して相対的に移動させる。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】
【解決手段】本発明は銅配線層、銅電極層などのような電気伝導性銅パターン層の形成方法に関し、（ステップ１）銅粒子、酸化銅粒子及びこれらの混合物からなる群より選択された銅系粒子の分散液を用意する段階；（ステップ２）前記銅系粒子の分散液を基材に所定形状で印刷または充填して銅系粒子パターン層を形成する段階；及び（ステップ３）前記銅系粒子パターン層にレーザーを照射し、前記銅系粒子パターン層に含まれた銅系粒子を焼成しながら相互連結させる段階を含む。本発明による電気伝導性銅パターン層の形成方法は、レーザーを用いて短時間で強いエネルギーで銅系粒子パターン層を焼成することで、空気中でも酸化が殆ど進まない銅パターン層が得られるため、電気伝導性の良好な銅パターン層を形成することができる。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】表面電極の収縮応力を低減してマイクロクラック等の発生が抑制される太陽電池の製造方法、太陽電池および印刷用スクリーンを提供する。
【解決手段】印刷用スクリーン２には、バスバー電極のパターンに対応した露出したメッシュのスクリーンの領域Ｓ１における所定の領域に第２遮蔽部５が形成されている。銀ペーストをスキージによって押し広げることで銀ペーストパターンが印刷され、印刷用スクリーンを取外すと、第２遮蔽部５によって銀ペーストパターンが印刷されなかった領域に、銀ペーストの粘性によって銀ペーストがだれて流れ込み、銀ペーストパターンの幅方向の端部の厚みがより薄くなる。これにより、銀ペーストパターンの幅方向の端部と中央付近とで厚みの差が小さくなって、バスバー電極の収縮応力が大幅に低減される。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】 集積度が低下することを最大限抑制しつつ、必要に応じて大きい電流容量の確保を可能にしたコンタクトプラグを備えた半導体装置の製造方法を提供する。
【解決手段】 半導体基板１上にソース・ドレイン領域８を形成後、層間絶縁膜１０を堆積し、ソース・ドレイン領域８の上面が露出するようにコンタクトホールを開口する。このとき、比較的小電流容量で機能を奏するロジック素子形成領域上面においては最小加工寸法で規定される程度の小さい孔径で開口する一方、大電流容量を必要とする保護素子形成領域上面においては、第１孔径よりも大きい第２孔径で開口する。その後、これらのコンタクトホールを完全に充填するように、コンタクトプラグ材料膜１３を層間絶縁膜１０の堆積膜厚以上成膜する。その後、コンタクトプラグ材料膜１３に対して平坦化処理を行った後、配線層を形成する。 （もっと読む）

【課題】非感光性のシロキサン樹脂を用いて、ウェットエッチング法で所望の形状に形成された絶縁膜を形成することができる、絶縁膜の作製方法を提供する。
【解決手段】有機溶媒中にシロキサン樹脂またはシロキサン系材料を有する懸濁液を用いて薄膜を形成し、薄膜に第１の加熱処理を施し、第１の加熱処理後の薄膜上にマスクを形成し、有機溶媒を用いてウェットエッチングすることで、第１の加熱処理後の薄膜の形状を加工し、加工された薄膜に第２の加熱処理を施す。 （もっと読む）

【課題】半導体装置の製造方法に関し、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。
【解決手段】金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。 （もっと読む）

【課題】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲートパターン密度の偏りを小さくし、ダミーゲートの上面を露出させるＣＭＰ工程において、ディッシングが発生しないようにする。
【解決手段】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。あるいはダミーゲート１２ａの代わりにインターフェーストランジスタ、あるいはアナログ回路用容量の電極を配置することにより、ゲートパターン密度の偏りを小さくする。 （もっと読む）

【課題】ランドパッドとエピウエハの間の付着力を確実にし、ランドパッド表面粗度過大の問題を改善するＬＥＤエピウエハに用いるランドパッドの製造工程及び構造を提供する。
【解決手段】ＬＥＤエピウエハに用いるランドパッドの製造工程及び構造は、先ずエピウエハ表面に対して界面結合力を高める手段、次にエピウエハ表面に金属沈殿手段、先ずエピウエハの表面にプラズマ処理を行い、ランドパッドとエピウエハの間の付着力を確実にする。この他、更に電気メッキ条件を制御して、電気メッキ沈殿の粒を極粒にし、ランドパッド表面粗度過大の問題を改善し、ランドパッドと電線接合の接着強度を高める。また第一金属層及び第二金属層の間に導電粘着層を沈殿させ、第一金属層及び第二金属層の界面結合力を高める。 （もっと読む）

【課題】ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴに適した組成のフルシリサイド相を、少ない工程数で、容易に得ることが可能な製造方法を提供すること。
【解決手段】基板１上に、ゲート絶縁膜２を介して前記ＮＭＯＳＦＥＴ用第１ゲート電極、およびＰＭＯＳＦＥＴ用第２ゲート電極を形成する工程と、前記ゲート電極を覆う層間膜８を形成する工程と、前記層間膜８を平坦化し、前記第１、第２ゲート電極のシリコン層３を露出する工程と、前記第２ゲート電極の上部を選択的に除去する工程と、前記第２のゲート電極および第１のゲート電極のシリコン層３上に金属膜１１を形成し、シリサイド化熱処理を行う工程と、熱処理工程後に未反応の金属膜を除去する工程と、を含み、第２のゲート電極上部を選択的に除去する工程の前に、前記第１および第２のゲート電極の各シリコン層３に、シリサイド相の組成制御のための不純物を同時に導入する工程を含む半導体装置の製造方法。 （もっと読む）

【課題】ゲート電極上に積層するポリサイド層、バリアメタル層、メタル層、絶縁膜ハードマスクの膜剥がれを抑制する効果を発揮させた半導体装置およびその製造方法を提供することを目的とする。
【解決手段】トレンチゲート型のＭＯＳトランジスタＴｒ１、Ｔｒ２を備えた半導体装置の製造方法であって、半導体基板１の表面にトレンチ１２、１３を形成してからゲート絶縁膜２０を形成する工程と、前記半導体基板１上にゲート電極８用のポリシリコン層を形成する工程と、前記トレンチ１２、１３上に位置する前記ポリシリコン層の上面に生じた凹部を除くための水素雰囲気中アニールを行なう工程と、前記ポリシリコン層を選択的に除去することによりトレンチ１２、１３上のポリシリコン層を残してこれをゲート電極８とする工程とを具備してなることを特徴とする半導体装置の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】配線抵抗のばらつきが抑制された高品質の半導体装置を安価に作製することが可能な半導体装置の製造装置を得ること。
【解決手段】化学研磨液を用いて化学的機械的研磨を行う研磨パッドと、前記研磨パッドを設置する回転可能な定盤と、表面層に凹部が形成された基板の前記凹部の形成面を前記研磨パッドの表面に対向させて保持する保持手段と、前記保持手段により保持された前記基板を前記研磨パッドに対して押圧して前記基板の前記凹部の形成面を前記研磨パッドの表面に当接させる押圧手段と、前記基板の前記凹部の形成面と前記研磨パッドとの当接面にめっき液を供給するめっき液供給手段と、前記基板および前記定盤間にめっき電圧を印加する電圧印加手段と、前記研磨パッドの表面に前記化学研磨液を供給する研磨液供給手段と、を備え、前記基板の表面に対するめっき膜の形成と、前記基板の表面の化学的機械的研磨と、を行うことが可能である。 （もっと読む）

【課題】 上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。
【解決手段】 多結晶半導体層３を活性層とし、層間絶縁膜６に形成されたコンタクトホール７を介して配線が多結晶半導体層３に接続されている。多結晶半導体層３に接続される配線は、複層配線のうちの２層目以上の上層配線（第２配線８）である。コンタクトホール７に対応する位置に所定の厚さを有する下地パターン１０が形成され、この下地パターン１０上に多結晶半導体層３の第２配線８との接続部分（ソース領域３ａ及びドレイン領域３ｂ）が形成されている。 （もっと読む）

【課題】金属或いは金属シリサイド層を多結晶シリコン層の上に含む層構造のパターニング方法において、ドーピング物質が全析出面にわたって均質に分布され、その表面性質及び隣接の層との接着性ができるだけ良くなる方法を提供する。さらに、高い選択性と、大きな均質性とをもって、かつエッチングされる全ての層にわたって真っ直ぐにエッチングされた側面部を形成するようにパターニングする方法を提供する。
【解決手段】ドーピング化合物がプロセスガスとしてポリシリコンの化学気相蒸着の際に添加され、そのプロセスガスへの供給が気相蒸着の終了近くで停止され、その結果非ドープのシリコンからなる境界層が析出される。このパターニング法は、少なくとも３段階のエッチングプロセスを含み、第一の段階ではフッ素を含むガスが、第二の段階では塩素を含むガスが、第三の段階では臭素を含むガスがエッチングのために使用される。 （もっと読む）

【課題】電極パッドの面積を確保しつつ、装置面積が小さい窒化物半導体装置を実現でき電極パッドの面積を確保しつつ、装置面積が小さい窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、基板１１と、基板１１の主面の上に形成され、主面と平行な方向に電子が走行するチャネル領域を有する窒化物半導体層１３と、窒化物半導体層１３における活性領域３０の上に互いに間隔をおいて形成された第１の電極１８及び第２の電極１７とを備えている。窒化物半導体層１３の上には、第１の電極１８を露出する開口部を有し且つ上面が平坦化された層間絶縁膜２３が形成され、層間絶縁膜２３における活性領域３０の上側の領域には、開口部から露出した第１の電極１８と電気的に接続された第１の電極パッド２５が形成されている。 （もっと読む）

【課題】TFTアレイ基板及びその製造方法を提供する。
【解決手段】透明ガラス基板11と、上方に順次ゲート絶縁層13、半導体層14、オーミック接触層15が被覆しているゲートライン12b及びゲートライン12bと一体となるゲート電極12aと、ゲートライン12b及びゲート電極12a、ゲート絶縁層13、半導体層14、オーミック接触層15の両側に形成された絶縁層16と、オーミック接触層15に形成され、半導体層14の中間位置の上方でオーミック接触層15を分断する分断溝15aと、絶縁層16及びオーミック接触層15の上方に形成されたデータライン及び第1、第2のソース・ドレイン電極と、を備えるTFTアレイ基板であり、該TFTアレイ基板はスリットフォトリソグラフィー処理を使用しない4回のフォトリソグラフィー処理により製造できる。 （もっと読む）

パワーＭＯＳＦＥＴの製造方法。当該方法は、パワーＭＯＳＦＥＴの複数の層を加工して上部表面の活性領域を形成すること、当該活性領域に化学機械研磨プロセスを施して実質的に平坦な表面を形成することを含む。次に、金属化堆積プロセスが実質的に平坦な表面上に実施され、パワーＭＯＳＦＥＴの製造がその後に完了する。 （もっと読む）