【課題】 基板と金属膜間の密着性を向上させることが可能であり、さらに簡単な製造方法にて前記密着性を向上させることが可能な金属膜を有する基板およびその製造方法等を提供することを目的としている。
【解決手段】 基板１上に単分子膜２が形成され、前記単分子膜２上に中間膜３が形成される。前記中間膜３に含まれるピロリル基及び単分子膜２に含まれるピロリル基の少なくとも一部は重合している。また前記中間膜３は、無電解メッキでの触媒能力のある金属、例えばパラジウムを含有する。金属膜５を構成する無電解メッキ膜６が前記中間膜３上に直接、無電解メッキ法によりメッキ形成されている。本実施形態の構成により、基板と金属膜間の密着性を従来に比べて向上させることが出来る。 （もっと読む）

【課題】基板面内でゲート電極高さのばらつきが小さい半導体装置の製造方法および研磨方法を提案する。
【解決手段】半導体基板１における素子形成領域上に形成されたゲート電極４の上部にシリサイド層８を形成し、半導体装置の全体を覆うように保護膜（シリコン窒化膜）９を形成し、保護膜９上に層間絶縁膜１０を形成し、層間絶縁膜１０上にこの層間絶縁膜よりも研磨に対する抵抗力が大きい研磨ストッパ膜１１を形成し、研磨ストッパ膜１１および層間絶縁膜１０を研磨し、ゲート電極４の存在に起因する凸部領域Ａの外側の領域Ｂでの研磨ストッパ膜１１の作用により研磨を停止させ、その研磨の工程の後に、研磨ストッパ膜１１を除去し、ゲート電極４の全体をシリサイド化してシリサイド化ゲート電極を形成する。 （もっと読む）

【課題】シリサイドプロセスにおいてゲート電極の高さを制御する方法を提供する。
【解決手段】シリサイドプロセスにおいてゲート電極の高さを制御する方法が、 少なくとも１つのゲート電極１３のそれぞれの上に犠牲キャップ層１８が、半導体基板１０の上に所定の高さで堆積されている工程と、 犠牲層１８の上に酸化物からなる追加層１４を形成する工程と、 犠牲キャップ層１８を上部に有する少なくとも１つのゲート電極を備えた半導体基板１０を、材料１７を用いて覆う工程と、 化学的機械的ポリッシング（ＣＭＰ）により平坦化を行う工程と、 少なくとも１つのゲート電極１３上の、犠牲キャップ層１８が露出するまで除去する工程と、 ゲート電極１３のそれぞれから、犠牲キャップ層１８を除去し、ゲート電極１３のそれぞれが、所定の高さを有するようにする工程と、を含む。 （もっと読む）

【課題】画質を向上させると共に、ストレージキャパシタの格納容量を増加できる薄膜トランジスタアレイ基板及びその製造方法を提供する。
【解決手段】基板４２上に形成された画素電極１８に接続された薄膜トランジスタ６において、ゲート電極８と活性層１４間のゲート絶縁膜を、平坦化が得られるコーティング工程による有機物質のメインゲート絶縁膜４５と強誘電性物質を含むサブゲート絶縁パターン５２とで構成しゲートドレイン間容量Ｃｇｄとストレージキャパシタ２０を増加させる。 （もっと読む）

【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートを有する半導体装置の製造方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートを有する半導体装置の製造方法において、オフセット窒化膜３２付きゲート３１を生成後、ストッパー窒化膜を堆積させ、サイドウォールエッチング後、絶縁膜３４を生成しＣＭＰ処理を施し、更に平坦化された前記ゲート３１上に層間絶縁膜３６を生成し、この層間絶縁膜３６生成後のＣＭＰ処理を省くようにしたものである。 （もっと読む）

【課題】たとえば半導体装置およびプリント回路基板のような基体の、種々のサイズの開口を、実質的に空隙なく充填することができ、さらに密集した非常に小さい開口の領域と開口のない領域とを、段高さの差が１μｍ未満であるように平坦にメッキできる平滑化剤を提供する。
【解決手段】電解液に加える平滑化剤は、重合単位としてエチレン性不飽和窒素含有ヘテロ環式モノマーを含むポリマー平滑化剤で、さらに重合単位として（メタ）アクリレートモノマーおよびエチレン性不飽和架橋剤を含むことができる。 （もっと読む）

【課題】平坦性の高いパターンを形成可能とする。
【解決手段】基板Ｐ上に積層構造の配線４１、４２を形成する。基板Ｐ上に下地層Ｆ１を形成する工程と、下地層Ｆ１の上に液状体の液滴を吐出して配線本体Ｆ２を形成する工程とを有する。液状体は、銀を含む第１微粒子と、第１微粒子に添加され銀とは異なる第２微粒子とを含む。 （もっと読む）

【課題】液相法を用いて形成され、さらに拡散による不都合を解消するとともに、平坦性をも有した金属配線とその製造方法、さらには拡散や平坦性の低下に起因する特性の低下を防止した薄膜トランジスタと、これを備えた電気光学装置、電子機器を提供する。
【解決手段】基板Ｐ上に液相法で形成された金属材料からなる主導電層６６、６７、８１と、主導電層６６、６７、８１上に液相法で形成されたキャップ層６８ａ、８２とを備えた金属配線３４、３５、８０ａである。キャップ層６８ａ、８２は、有機金属又は無機金属塩の溶液が主導電層６６、６７、８１上に配され、焼成されたことによって形成されている。金属配線８０ａはボトムゲート型薄膜トランジスタ６０のゲート電極となっている。 （もっと読む）

【課題】従来構造ではソース領域およびボディ領域（バックゲート領域）が共通のソース電極とコンタクトしており、ソース領域とバックゲート領域の電位を個別に制御することができない。従って、このようなＭＯＳＦＥＴを双方向スイッチング素子に用いる場合には、２つのＭＯＳＦＥＴを直列に接続し、制御回路によってＭＯＳＦＥＴのオンオフおよび寄生ダイオードの制御を行っており、装置の小型化を阻んでいた。
【解決手段】ソース領域にコンタクトする第１電極層とボディ（バックゲート）領域にコンタクトする第２電極層を設ける。第１電極層と第２電極層は絶縁され、それぞれトレンチの延在方向と異なる方向に延在する。第１電極層と第２電極層に個別に電位を印加でき、寄生ダイオードによる逆流を防止する制御が行える。更にソース領域の下方に低濃度領域を設け、ソース領域−チャネル層間の耐圧を向上させる。 （もっと読む）

基板に電気化学エッチングまたは電気めっきを施すことにより多層構造を形成する方法。基板上にシード層を形成し、その上に主電極を形成する。主電極は、基板から複数の電気化学セルを形成するためのパターン層を有する。電圧が印加され、シード層がエッチングされて、またはシード層に材料がめっきされて形成された構造（８）の間に誘電体（９）が堆積される。誘電体層は下層構造を露出するために平坦化され、別の構造層が第１の構造層上に形成される。または、誘電体層は２層の厚さで形成され、下層構造の上端部を選択的に露出するために選択的にエッチングされる。また、複数の構造層を１工程で形成しても良い。 （もっと読む）

【課題】表面の平滑化が可能な導電層の形成方法を提供する。また、表面が平滑化された導電層を有する半導体装置の作製方法を提供する。
【解決手段】導電性粒子を含む組成物を塗布し、酸素雰囲気において組成物に第１のレーザ光を照射して表面が平滑な導電層を形成し、当該導電層に、窒素、希ガス、水素のいずれかの雰囲気において第２のレーザ光を照射して導電層を緻密化して、抵抗が低減される導電層を形成する。本発明により、平滑性を有し且つ抵抗値の低い導電層を形成することが可能である。また、ゲートリーク電流が低減された薄膜トランジスタを歩留まり高く作製することができる。 （もっと読む）

【課題】実用化に適した高機能のＭＩＳＦＥＴやダイオードなどの炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】４Ｈ−ＳｉＣ基板１０の上にエピタキシャル成長層１１を成長させた後、イオン注入を行なって、イオン注入層であるｐウェル領域１２，ソース領域１３，ｐ^＋コンタクト領域１５を形成する。その後、ｐウェル領域１２，ソース領域１３，ｐ^＋コンタクト領域１５の上にカーボンキャップ１７を形成した状態でイオン活性化アニールを行い、カーボンキャップ１７を除去してから、ＣＭＰにより基板の最表面を、平均表面粗さ０．１ｎｍ〜０．５ｎｍ程度まで研磨する。 （もっと読む）

【課題】電気回路の製造において、液滴吐出装置を用いて微細な配線などを形成する場合、吐出位置や吐出タイミングなどを含めて、より高い精度の吐出制御が要求されている。
【解決手段】ＣＡＤツールを用いて電気回路の設計図面データを作成した後、その設計図面データを水平方向のドット間隔Ｘｄｐと垂直方向のドット間隔Ｙｄｐを１つの単位とする正方格子の第１ラスタデータに変換し、さらに水平方向のドット間隔Ｘｄｐとドット間隔Ｙｄｐ／Ｖ（Ｖ＞１）とを１つの単位とする長方格子の第２ラスタデータを作成する。なお、第１ラスタデータから第２ラスタデータに変換する前後で同じ任意吐出回数とする。 （もっと読む）

【課題】正スタガ構造において、ソース・ドレイン電極間に位置するチャネル領域の不純物濃度の低減を図りトランジスタ特性を向上させる技術を提供する。
【解決手段】ガラス基板１０の上部に、少なくともその表面部に不純物（不純物層１３ａ、１３ｂ）を含有するソース・ドレイン電極１２ａ、１２ｂをレジスト膜１４ａ、１４ｂをマスクにエッチングした後、レジスト膜を残存させた状態で、例えば絶縁性の液体材料を塗布し、ソース・ドレイン電極１２ａ、１２ｂおよびその上部の不純物層１３ａ、１３ｂの側壁を覆うように絶縁膜１５を形成し、その後、レジスト膜１４ａ、１４ｂを除去し、半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極Ｇを順次形成する。 （もっと読む）

【課題】正スタガ構造において、ソース・ドレイン電極上の半導体膜もしくはゲート絶縁膜のステップカバレッジを向上させ、また、これらの膜の薄膜化を図り、半導体装置の特性を向上させる技術を提供する。
【解決手段】ガラス基板１０の上部に、ソース・ドレイン電極１２ａ、１２ｂをレジスト膜１４ａ、１４ｂをマスクにエッチングすることにより形成した後、例えば絶縁性の液体材料を塗布し、ソース・ドレイン電極１２ａ、１２ｂ間を絶縁膜１５ａで埋め込み、平坦化を図った後、その上部に半導体膜１６ａ、ゲート絶縁膜１７およびゲート電極１８（Ｇ）を形成する。 （もっと読む）

【課題】平坦かつ薄いバリア膜またはRu膜をダマシン構造で形成する。
【解決手段】金属配線構造を形成する方法は、(i)露出した配線層及び露出した絶縁層を含む多層構造を反応空間内に与える工程と、(ii)還元雰囲気中で、絶縁層の少なくとも露出面上に-NH2または>NHターミナルを導入する工程と、(iii)反応空間へ還元剤を導入し、その後反応空間をパージする工程と、(iv)反応空間へハロゲン化金属化合物を導入し、その後反応空間をパージする工程と、(v) N及びHを含むガスを導入し、その後反応空間をパージする工程と、(vi)金属含有バリア層を製造するべく工程(iii)から(v)を連続して繰り返す工程と、(vii)金属含有バリア層上に金属膜を形成する工程と、を含む。 （もっと読む）

【課題】素子間における特性のミスマッチが少ない半導体装置を提供する。
【解決手段】基板１の上に形成した絶縁膜２の上に、平均粒径が０．０２μｍ以上０．３５μｍ以下であるシリコン結晶粒１０を有するポリシリコン層３を形成した。不純物をイオン注入にてポリシリコン層３に導入した後に、熱処理することによりＩＰＯ酸化を行い、ポリシリコン層３の表面にＩＰＯ酸化膜４を形成し、さらにＩＰＯ酸化膜４の上に第二のポリシリコン層を形成した。そして、レジストマスクパターンによりエッチングして、ポリシリコン層３の一部で、ＭＯＳトランジスタ７のゲート電極７ａ及び容量素子８の下部電極８ａを構成した。 （もっと読む）

【課題】
接合リーク電流の発生が軽減されたエレベーテッド・ソース／ドレイン構造を有する半導体装置の製造方法を提供することができる。
【解決手段】
本発明に係る半導体装置の製造方法は、半導体基板１０２表面の所定の位置に溝部１０５を形成する工程と、溝部１０５を埋設するとともに、半導体基板１０２表面から突出した形状を有する素子分離膜１０６を形成する工程と、半導体基板１０２および素子分離膜１０６を覆うように膜１０８を形成する工程と、膜１０８を選択的に除去して、半導体基板１０２上に露出する素子分離膜１０６の側壁１０６ａに保護膜１１０を形成する工程と、半導体基板１０２上にゲート電極部１２３を作製する工程と、保護膜１１０とゲート電極部１２３との間の半導体基板１０２の表面にエピタキシャル層１２４を形成する工程と、エピタキシャル層１２４の少なくとも一部にシリサイド層１３０を形成する工程と、を含む。 （もっと読む）

【課題】ロールオフ特性の改善および接合リークの抑制を図った半導体装置およびその製造方法を提供する。
【解決手段】本実施形態に係る半導体装置は、半導体基板１に形成され、活性領域を区画する素子分離絶縁膜１０と、活性領域における半導体基板１上にゲート絶縁膜２を介して形成されたゲート電極３と、ゲート電極３の両側における半導体基板１上に積層された２つのエクステンション層５と、ゲート電極３の側壁およびエクステンション層５の一部を覆うサイドウォール絶縁膜ＳＷと、エクステンション層５上に積層された２つのソース・ドレイン層６と、ソース・ドレイン層６に形成されたシリサイド層７と、素子分離絶縁膜２の端部に生じた窪み部１０ａを埋めるように形成された埋め込み絶縁膜８ｂとを有する。 （もっと読む）

【課題】 ウェハ上に塗布された塗布膜を十分に平坦化して乾燥する。
【解決手段】 平坦化装置７１の処理容器１２０内に，ヒータ１２２が内蔵された保持台１２１が設けられる。保持台１２１の上方には，下面が平坦に形成された押圧板１３０が配置される。押圧板１３０は，昇降駆動部１３２により昇降可能であり，保持台１２１上に下降して，ウェハＷのレジスト膜を押圧できる。レジスト液が塗布されたウェハＷを保持台１２１上に載置する。保持台１２１上のウェハＷをヒータ１２２により所定の温度で加熱して，レジスト膜を乾燥させる。その乾燥中に，押圧板１３０によりレジスト膜の上面を断続的に押圧して平坦化する。 （もっと読む）