【課題】簡便な手法によってエピタキシャル基板の障壁層表面の平坦性を向上させ、ショットキーコンタクト特性の優れたエピタキシャル基板を実現する方法を提供する。
【解決手段】半導体素子用のエピタキシャル基板を製造する方法が、下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、障壁層形成工程における加熱温度よりも１００℃以上２５０℃以下高い加熱温度で障壁層が形成された下地基板を加熱することにより、障壁層の表面平坦性を向上させる平坦化処理工程と、を備える。 （もっと読む）

【課題】薄板化に伴うＳｉＣ基板の反りを修正するＳｉＣ半導体素子の製造方法の提供を目的とする。
【解決手段】本発明の半導体素子の製造方法は、（ａ）表面側に素子活性領域が形成されたＳｉＣ基板１を準備する工程と、（ｂ）ＳｉＣ基板１の表面を平坦面に固定し、裏面を研削する工程と、（ｃ）ＳｉＣ基板１の表面を平坦面に固定したまま、研削によるＳｉＣ基板の反りを相殺する応力を付与する内部応力層を、ＳｉＣ基板内部に形成する工程とを備える。 （もっと読む）

【課題】アンダーバンプメタル形成のための無電解めっき処理の際に、薄型ウェハのハンドリング性を維持しながら、めっき時のウェハの破損を防止すると共にウェハの非めっき面へのめっき付着を防止する。
【解決手段】ウェハ裏面のバックグラインディング工程１と、次いで、ウェハの裏面に再剥離型粘着剤を粘着面にもつ粘着フィルムを１枚又は２枚以上積層して貼り付ける工程２と、次いで、粘着フィルムが裏面に貼り付けられたウェハに対して、ウェハ表面にアンダーバンプメタル（ＵＢＭ）を形成するための無電解めっき処理工程３と、次いで、粘着フィルムを剥離する工程４を実施することを含む半導体デバイスの製造方法。 （もっと読む）

【課題】ボイド、ディッシング、及びエロージョンの発生を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に幅の異なる複数の開口部３６，３７を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層３８を形成し、次いで、第１の成長速度により、シード層の表面を覆う第１のめっき膜７１を形成し、次いで、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜の表面に第２のめっき膜７２を形成し、次いで、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜上に第３のめっき膜７３を形成し、その後、シード層及び第１乃至第３のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第１及び第２のめっき膜よりなる導電部を形成する。 （もっと読む）

【課題】本発明は、電極表面を平坦化した高い信頼性を有する半導体装置およびその製造方法を提供することを目的とする。
【解決手段】ｎ形ベース層２と、ｎ形ベース層２の表面に設けられたｐ形ベース領域３と、ｐ形ベース領域３の表面に選択的に設けられたｎ形エミッタ領域４と、ｐ形ベース領域３およびｎ形エミッタ領域４とゲート絶縁膜を介して対向するゲート電極５と、ｐ形ベース領域３およびｎ形エミッタ領域４に電気的に接続されたエミッタ電極２１と、エミッタ電極２１の表面に形成された凹部３１を埋め込んだ絶縁部材２５と、エミッタ電極２１と絶縁部材２５との上に設けられたエミッタ電極２３と、を備えたことを特徴とする半導体装置が提供される。 （もっと読む）

【課題】基板上に電極を形成する方法および装置において、互いに交わる電極の交点における凹凸を少なくする。
【解決手段】基板に多数本のフィンガー電極を形成した後に（ステップＳ１０２）、これらと交わる幅広のバス電極を塗布により形成する。電極材料および光硬化性樹脂を含む塗布液を基板に塗布した後（ステップＳ１０３）、所定時間が経過するのを待ってから塗布液にＵＶ光を照射し塗布液を硬化させる（ステップＳ１０４）。塗布から光照射までの時間差ｔｓについては、予め実験的に塗布した塗布液の高さの変化を測定した結果に基づいて設定しておく（ステップＳ１０１、Ｓ２０１〜Ｓ２０４）。 （もっと読む）

【課題】本発明は、スパッタ装置の処理能力を損なうことなく、スパッタに異常がないときは金属薄膜の反射率を面内で均一にすることができる半導体装置を提供することを目的とする。
【解決手段】本願の発明にかかる半導体装置の製造方法は、シリコン基板にスパッタ成長により金属膜を形成する第１スパッタ工程と、該第１スパッタ工程の後に該第１スパッタ工程よりも高いＤＣパワーでさらに金属膜をスパッタ成長させる第２スパッタ工程と、該第１スパッタ工程と該第２スパッタ工程の後に、該第１スパッタ工程および該第２スパッタ工程で形成された金属膜の反射率の均一性を測定する検査工程とを備えたことを特徴とする。 （もっと読む）

【課題】微細化されたＭＩＳＦＥＴのゲート電極の加工精度を向上することができる技術を提供する。
【解決手段】シリコン上にニッケルプラチナ合金膜を形成する（Ｓ１０１）。そして、第１加熱処理を実施する（Ｓ１０２）。このとき、第１加熱処理において、加熱温度は２５０℃〜２７０℃であり、加熱時間は３０秒未満である。続いて、未反応のニッケルプラチナ合金膜を除去する（Ｓ１０３）。その後、第２加熱処理を実施する（Ｓ１０４）。このとき、第２加熱処理において、加熱温度は、４５０℃〜６００℃である。 （もっと読む）

【課題】表面の平坦性の優れたシリコン膜を形成する成膜方法、半導体装置の製造方法及び半導体装置を提供する。
【解決手段】基体上にジシラン及びトリシランの少なくともいずれかを用いて第１温度で第１膜を形成する第１膜形成工程と、前記基体及び前記第１膜を、水素を含む雰囲気中において、前記第１温度から、前記第１温度よりも高い第２温度に向けて昇温する昇温工程と、前記昇温の後に、前記第１膜の上に、シランを用いて前記第２温度で第２膜を形成する第２膜形成工程と、を備えたことを特徴とする成膜方法が提供される。 （もっと読む）

【課題】リングゲート型ＭＯＳトランジスタ間の領域だけでなく、リング内の領域においてもディッシング現象の発生を抑止する。
【解決手段】半導体装置１は、基板１０と、基板１０上に形成されたリング形状のゲート電極２１を有するトランジスタ２０ｂと、ゲート電極２１の外側に配置され、ゲート電極２１と同層に設けられる複数の外部ダミーパターン４０と、ゲート電極２１の内側に配置され、ゲート電極２１と同層に設けられる少なくとも１つの内部ダミーパターン４１とを備える。 （もっと読む）

【課題】真空容器内にて反応ガスによりチタンナイトライド膜を形成するにあたり、当該チタンナイトライド膜を速やかに成膜すると共に、表面形状が平滑なチタンナイトライド膜を得ること。
【解決手段】チタンナイトライド膜の成膜処理を行う時に、回転テーブル２と各ガスノズル３１、３２、４１、４２とを１００ｒｐｍ以上で相対的に回転させることによって、反応ガスの供給サイクル（反応生成物の成膜サイクル）を高速で行うことができるので、薄膜を速やかに形成することができ、またサイクル間の時間が極めて短いので、基板の表面に生成した反応生成物の結晶化による粒子径の粗大化が進行する前に次の反応生成物の層を上層側に積層して平滑な表面を得ることができる。 （もっと読む）

金属イオン供給源、及び式Ｉ
【化１】


によって表される、少なくとも１種のポリアミノアミド、又は完全な、又は部分的なプロトン化、Ｎ−四級化、又はアシル化によって得ることができる、式Ｉのポリアミノアミドの誘導体を含む、少なくとも１種の添加剤を含む組成物。 （もっと読む）

【課題】ＣＭＰのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させる。
【解決手段】半導体基板１１上に形成された多結晶シリコン膜１３をストッパ膜としてシリコン酸化膜１５を化学的機械的研磨にて平坦化する半導体装置の製造方法において、多結晶シリコン膜１３の上層には表面改質膜１３ａが形成され、化学的機械的研磨のスラリ８には、セリア砥粒２１と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子２２、２３が含有されている。 （もっと読む）

【課題】ＭＩＰＳ構造を採るメタル膜とコンタクトプラグとの界面抵抗を低減できるようにする。
【解決手段】まず、半導体基板１の上に、ゲート絶縁膜３を形成し、形成したゲート絶縁膜３の上に、ＴｉＮ膜４及びポリシリコン膜５を順次形成する。続いて、ポリシリコン膜５にＴｉＮ膜４を露出するコンタクトホール５ａを形成する。続いて、ポリシリコン膜５における第１のコンタクトホール５ａの少なくとも底面及び壁面上に金属膜７を形成する。 （もっと読む）

【課題】凹凸が小さく滑らかな半円形状で抵抗の低い集電極を備えた曲線因子の高い太陽電池素子を提供する。
【解決手段】半導体基板１０上にスクリーン印刷法により導電性ペースト８を複数回重ねて印刷して多層電極を形成するに際し、スクリーン印刷製版７を用いて一層目の電極を印刷した後、上記基板又はスクリーン印刷製版の位置を一層目の電極印刷時の基板又はスクリーン印刷製版位置より一層目の電極の長手方向に沿ってずらした状態で上記一層目の電極の直上にこれと重ねて二層目の電極を印刷し、更に必要により、三層目以降の電極を上記と同じ方向に順次ずらして印刷して多層電極を形成する。 （もっと読む）

【課題】単一のスパッタリングチャンバを用いて基板に形成された開口部内へのＡｌ材料のコンタクト埋め込みを適切に行えるスパッタリング装置を提供する。
【解決手段】スパッタリング装置１００は、Ａｌからなるターゲット３５Ｂおよび開口部が形成された基板３４Ｂを格納可能なスパッタリングチャンバ３０と、カソードユニット４１およびアノードＡ間の放電によりプラズマを形成可能なプラズマガン４０と、プラズマガン４０から放出されたプラズマを磁界の作用によりシート状に変形可能な磁界発生手段２４Ａ、２４Ｂと、を備える。シートプラズマ２７は、スパッタリングチャンバ３０内の基板３４Ｂとターゲット３５Ｂとの間を通過するように誘導され、シートプラズマ２７中の荷電粒子によってターゲット３５ＢからスパッタリングされたＡｌ材料が基板３４Ｂの開口部に堆積する際に、Ａｌ材料からなる堆積膜のカバレッジ性が、プラズマ放電電流ＩＤおよび基板バイアス電圧ＶＡに基づいて調整されている。 （もっと読む）

【課題】エロージョンの発生及び研磨残渣の発生がない金属からなる配線又はプラグを形成できるようにする。
【解決手段】半導体基板１上の層間絶縁膜３にコンタクトホール３ａを形成する。続いて、層間絶縁膜３上に金属を含む化合物及び第１の還元性ガスを供給することにより、コンタクトホール３ａを含む層間絶縁膜３の上に第１のシード層５を形成する。続いて、第１のシード層５上に金属を含む化合物及び第２の還元性ガスを供給することにより、第１のシード層５の上に第２のシード層６を形成する。続いて、第２のシード層６の上に、金属をコンタクトホール３ａを埋め込むように形成する。続いて、ＣＭＰ法により、層間絶縁膜３のコンタクトホール３ａを除く上面に残存する金属、第２のシード層６及び第１のシード層５を除去することにより、コンタクトホール３ａにプラグ７Ａを形成する。 （もっと読む）

【課題】凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりＣＭＰ研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】炭化珪素基板の表面上に、活性領域となり表面にステップバンチングが生じやすいＣ／Ｓｉ比を有する第１の炭化珪素層を形成する第１工程と、前記第１の炭化珪素層の表面上に、表面が平坦となるＣ／Ｓｉ比を有する第２の炭化珪素層を形成する第２工程と、前記第２の炭化珪素層をエッチング除去する第３工程とを備えている。 （もっと読む）

【課題】膜厚のばらつき及び表面の平坦性に優れ、基材との十分な密着性を有する導電膜パターンを、複雑、高価な設備、工程を必要とせずに形成する導電膜パターン及びその形成方法を提供する。
【解決手段】金属微粒子含有インクを基材上に配置し、焼成することにより形成される導電膜パターンにおいて、前記基材のインク被配置面に、有機塩あるいは無機塩の含有されたプライマー層が形成されているものであることを特徴とする導電膜パターン。 （もっと読む）

【課題】雰囲気条件下で簡単に実施でき、安価な金属箔を使用できる、有機半導体表面に電気接点を形成する方法を提供する。
【解決手段】半導体表面に溶媒層を形成し、前記表面、少なくともその下面が部分的に酸化された金属箔を載置し、次いで前記溶媒を蒸発させる。本発明方法によると、経済的な競争力が向上し、同時に半導体の構造の保持、及び高い界面導電性がその品質的な価値を上昇させる。 （もっと読む）