炭化珪素半導体装置の製造方法
【課題】凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりCMP研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】炭化珪素基板の表面上に、活性領域となり表面にステップバンチングが生じやすいC/Si比を有する第1の炭化珪素層を形成する第1工程と、前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程と、前記第2の炭化珪素層をエッチング除去する第3工程とを備えている。
【解決手段】炭化珪素基板の表面上に、活性領域となり表面にステップバンチングが生じやすいC/Si比を有する第1の炭化珪素層を形成する第1工程と、前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程と、前記第2の炭化珪素層をエッチング除去する第3工程とを備えている。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、炭化珪素半導体装置の製造方法に関し、特に基板上に形成される炭化珪素層表面に生じるステップバンチングの除去に係る炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
炭化珪素(SiC)は、従来の珪素(Si)に比べ高い耐電圧特性を有する炭化珪素半導体装置が製作可能であり、次世代の高電力用半導体装置として期待されている。このような炭化珪素半導体装置を製造するには、炭化珪素基板上に半導体素子の活性領域となる炭化珪素層をエピタキシャル成長させた炭化珪素ウエハが用いられる。
【0003】
ところで炭化珪素基板上に炭化珪素層をエピタキシャル成長させる場合、炭化珪素層に異種ポリタイプが混在しないことが重要である。このため炭化珪素基板の(0001)面に適切なオフ角を設け、このオフ角が設けられた炭化珪素基板上に炭化珪素層をエピタキシャル成長させている。
【0004】
また炭化珪素基板に設けられるオフ角は、基板の大口径化に伴って炭化珪素のバルク結晶から取出せる基板の数を増やすなどの生産性の問題から低オフ角化が指向されている。炭化珪素基板の加工マージンやオフ角の基板面内分布を考慮すると、このオフ角は5度以下とする必要があり、実際にはオフ角は4度が主流となっている。
【0005】
さて、このような低オフ角の炭化珪素基板上に炭化珪素層をエピタキシャル成長させた場合、炭化珪素層の表面にステップバンチングと呼ばれる凹凸面が形成されることが知られている。(例えば、特許文献1参照)
【0006】
また炭化珪素層は半導体素子の活性領域となるため、キャリアの制御がし易いように炭化珪素層に含まれる炭素(C)と珪素(Si)の比率であるC/Si比を高くする必要があるが、このC/Si比が高いほどステップバンチングが発生しやすくなる。(例えば、非特許文献1参照)
【0007】
この炭化珪素層の表面に形成されたステップバンチングは、炭化珪素半導体装置の特性に影響(例えばリーク特性の劣化)を与えるため、このステップバンチングを除去する必要がある。
【0008】
このステップバンチングを除去する方法としては、例えば、水素ガスを利用したエッチングやCMP(化学機械研磨:Chemical Mechanical Polishing)を用いて炭化珪素層表面を平坦化する技術が知られている。(例えば、特許文献1、2参照)
【0009】
しかしながら、水素エッチングを用いて炭化珪素層表面を平坦化する方法は、凹凸の大きい、即ち表面粗さの大きいステップバンチングに対してはあまり効果がないという問題があった。
【0010】
またCMPを用いて炭化珪素層表面を平坦化する方法は、新たに研磨工程を必要とする。このことは新たな設備の導入を必要とし、炭化珪素半導体装置のコスト増加に繋がり望ましくない。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2008−205296号公報
【特許文献2】特開2008−222509号公報
【非特許文献】
【0012】
【非特許文献1】Journal of Crystal Growth 291, 2006, p370-374
【発明の概要】
【発明が解決しようとする課題】
【0013】
この発明は、以上のような従来の欠点に鑑み、凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりCMP研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記目的を達成するために、この発明は、炭化珪素基板の表面上に、活性領域となるC/Si比を有する第1の炭化珪素層を形成する第1工程と、前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程と、前記第2の炭化珪素層をエッチング除去する第3工程とを備えている。
【発明の効果】
【0015】
以上の説明から明らかなように、この発明によれば、活性領域となるC/Si比を有する第1の炭化珪素層の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層を形成した後に、この第2の炭化珪素層をエッチング除去するようにした。これにより、第1の炭化珪素層表面に生じるステップバンチング部が除去されるので、凹凸の大きいステップバンチングに対しても平坦化可能であり、また平坦化にあたりCMP研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制することができる。
【図面の簡単な説明】
【0016】
【図1】図1は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図2】図2は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図3】図3は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図4】図4は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図5】図5は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図6】図6は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図7】図7は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図8】図8は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図9】図9は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図10】図10は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図11】図11は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図12】図12は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図13】図13は実施例1に係る炭化珪素半導体装置であるMOSFETを示した構造図である。
【図14】図13は実施例1に係る炭化珪素半導体装置であるMOSFETの他の例を示した構造図である。
【図15】図15は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図16】図16は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図17】図17は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図18】図18は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図19】図19は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図20】図20は実施例1に係る炭化珪素半導体装置であるSBDを示した構造図である。
【図21】図21はC/Si比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度に対してプロットしたグラフである。
【図22】図22は実施例2に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図23】図23は実施例2に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図24】図24は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図25】図25は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図26】図26は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図27】図27は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【発明を実施するための形態】
【0017】
以下、本発明の実施の形態を図に基づいて説明する。
【実施例1】
【0018】
この発明の実施例1に係る炭化珪素半導体装置の製造方法について図1から図13を参照して説明する。
【0019】
まず図1に示すように、(0001)面に対するオフ角度が5度以下、通常は約4度の低オフ角を有するn型(第1導電型)の炭化珪素基板1を準備する。
【0020】
次に、図1に示すように、炭化珪素基板1の表面上に、エピタキシャル結晶成長法を用いて、炭化珪素基板1より低濃度のn−型(第1導電型)の第1の炭化珪素層2を形成する。この時、第1の炭化珪素層2は活性領域(ドリフト領域)となるため、キャリアの制御がし易いようにC/Si比を高くしている。C/Si比を高くすると、第1の炭化珪素層2の表面には凹凸形状のステップバンチングが形成されやすくなる。例えば、第1の炭化珪素層2の表面に、図1に示すような凹凸形状のステップバンチングが形成される。
【0021】
次に、図2に示すように、ステップバンチングが形成された第1の炭化珪素層2の表面上に、キャリアの制御はし難いが、言い換えれば活性領域には成り得ないが、ステップバンチングが発生しにくく表面が平坦となるC/Si比の低いn−型(第1導電型)の第2の炭化珪素層3を形成する。
【0022】
ここで第1の炭化珪素層2と第2の炭化珪素層3の形成条件について詳細に説明する。
【0023】
図21は、C/Si比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度毎にプロットしたグラフである。図21から得られる事実として、ステップバンチング高さ(凹凸の谷部と山部との差)は、C/Si比に依存し、かつエピタキシャル成長温度にも依存する。
【0024】
図21を考慮して、まず第1の炭化珪素層2について見てみると、第1の炭化珪素層2は活性領域となる層であり、キャリアの制御性の観点からC/Si比を高くする必要があり、少なくともC/Si比が1.5程度あることが望ましい。ここで図21を見てみると、C/Si比が1.5を超えてくるとステップバンチングが大きくなってくることが判る。またエピタキシャル成長温度にも依存しており、C/Si比が1.5の場合で比較すると、エピタキシャル成長温度が1650℃の場合は、エピタキシャル成長温度が1600℃又は1550℃の場合と比べてステップバンチングが非常に大きくなる。概して、活性領域となる第1の炭化珪素層2を形成する場合は、第1の炭化珪素層2の表面にステップバンチングが形成されると言える。
【0025】
次に第2の炭化珪素層3について見てみると、第2の炭化珪素層2は、ステップバンチングが形成された第1の炭化珪素層2の表面を覆い、その表面にステップバンチングが形成されない平坦な表面を有する炭化珪素層であることが望ましい。ここで図21を見てみると、C/Si比が0.8以下、望ましくはC/Si比が0.5であって、エピタキシャル成長温度が1600以下で第2の炭化珪素層3を形成すれば、ステップバンチングが形成されない、言い換えれば表面が平坦な第2の炭化珪素層3を得ることができる。
【0026】
そして活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、水素ガスを利用したエッチング処理(図中A)により、図3に示すように、第2の炭化珪素層3を完全に除去する。これにより、図3で言えば、点線部分が除去される。なお図3から判るように、第2の炭化珪素層3を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより図4に示すように、表面が平坦化された第1の炭化珪素層2aを得ることができる。そして炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。以下では、炭化珪素半導体装置として、(A)MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と(B)SBD(Schottky Barrier Diode)を例に挙げ、その製造方法について説明する。
【0027】
(A)MOSFETの製造方法
まず図4に示したように、炭化珪素基板1の表面上に表面が平坦化された第1の炭化珪素層2aを有した炭化珪素ウエハを準備する。
【0028】
次に図5に示すように、第1の炭化珪素層2aの表面内、具体的には第1の炭化珪素層2aの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してp型(第2導電型)のウェル領域4を選択的に形成する。第1の炭化珪素層2a内でp型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0029】
次に図5に示すように、それぞれのウェル領域4の表面内に、レジストをマスクとして不純物をイオン注入してn型(第1導電型)のソース領域5を選択的に形成する。ウェル領域4内でn型となる不純物としては、例えばリンあるいは窒素が挙げられる。レジストはイオン注入後に除去される。
【0030】
次にウェル領域4の表面内にレジストをマスクとして不純物をイオン注入して、ソース領域5の周囲に隣接してp+型(第2導電型)のコンタクト領域6を形成する。ここではコンタクト領域6の不純物濃度は、ウェル領域4の不純物濃度より相対的に濃くなるように設定される。なお注入される不純物としては、ウェル領域4と同様に、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0031】
次にイオン注入領域であるウェル領域4、ソース領域5及びコンタクト領域6の活性化のため、RTA(Rapid Thermal Anneal)タイプのアニール炉を用いて、第1の炭化珪素層2a全体を、常圧Ar(アルゴン)雰囲気、1600℃で10分程度、高温熱処理(活性化アニール)する。この活性化アニールの時、図6に示すように、活性化アニールされた第1の炭化珪素層2aの表層には変質層7が形成される。この変質層7は素子特性に影響を与えるために除去する必要がある。
【0032】
次に図7に示すように、第1の炭化珪素層2aの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜8を形成した後、図8に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜8を除去し、続いて例えばSF6(六フッ化硫黄)ガスを用いたドライエッチングにより変質層7を除去する。
【0033】
次に図9に示すように、第1の炭化珪素層2aの表面に、熱酸化法によって二酸化珪素からなる酸化膜9を形成する。
【0034】
次に図10に示すように、酸化膜9の表面上に化学気相成長法によりポリシリコン膜を形成した後、レジストをマスクとしてウェットエッチング法或いはRIE(Reactive Ion Etching)などのドライエッチング法により不要部分を除去してゲート電極10を形成する。ゲート電極10は、少なくともソース領域5の内側のウェル領域3(チャネル領域)を覆うようにして形成される。なお図10では、ゲート電極10が、ソース領域5の一部、チャネル領域及びウェル領域3の間にある第1の炭化珪素層2aの表面露出部(デプレッション領域)に亘って形成されたものを示している。
【0035】
次に図11に示すように、酸化膜9及びゲート電極10の表面上に、TEOS(Tetraethoxysilane)ガスを用いた化学気相成長法により、二酸化珪素からなる絶縁膜11を形成した後、図12に示すように、レジストをマスクとして、ウェットエッチング法あるいはRIEなどによるドライエッチング法によりコンタクト領域6及び一部のソース領域5が露出するようにして、絶縁膜11及び酸化膜9を除去する。その後レジストも除去される。これにより第1の炭化珪素層2aとゲート電極10の間に介在するゲート酸化膜9aとゲート電極10を覆う層間絶縁膜11aが形成される。
【0036】
次に図13に示すように、コンタクト領域6、ソース領域5及び層間絶縁膜11aの表面上に、スパッタリングなどの物理気相成長法などを用いて第1電極となるソース電極12を形成する。ソース電極12はコンタクト領域6及びソース領域5に電気的に接続される。ソース電極12となる材料としてはニッケルやアルミニウムが挙げられる。
【0037】
最後に図13に示すように、炭化珪素基板1の裏面上にスパッタリングなどの物理気相成長法などを用いて、第2電極としてのドレイン電極13を形成する。ここでドレイン電極13となる材料としてはニッケルやアルミニウムが挙げられる。
【0038】
以上により、実施例1に係る炭化珪素半導体装置であるMOSFETの主要部が完成する。
【0039】
なおMOSFETとしては、図13に示すMOSFETの他、例えば、図14に示すような蓄積型チャネル構造のMOSFETも考えられる。図14の蓄積型チャネル構造のMOSFETは、ゲート酸化膜9aと第1の炭化珪素層2aの間にあり、少なくともウェル領域4のチャネル領域を覆うようにして形成された炭化珪素からなるn型(第1導電型)の蓄積チャネル層14を有する点で図13に示すMOSFETと相違する。なお図14において蓄積チャネル層14は、ソース領域5の一部、チャネル領域及びデプレッション領域に亘って形成されている。また、この蓄積チャネル層は、図9で示した、酸化膜9の形成前に第1の炭化珪素層2aの表面全面に炭化珪素層を形成し、所定領域を残してエッチング除去するにより形成される。その他は、図13に示すMOSFETの製造方法と同じである。
【0040】
(B)SBDの製造方法
まず図4に示したように、炭化珪素基板1の表面上に表面が平坦化された第1の炭化珪素層2aを有した炭化珪素ウエハを準備する。ここまではMOSFETの製造法と同じである。
【0041】
次にp型(第2導電型)終端構造を形成するために、図15に示すように、第1の炭化珪素層2aの表面内、具体的には第1の炭化珪素層2aの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してp型の終端領域21を選択的に形成する。第1の炭化珪素層2a内でp型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0042】
次に、イオン注入領域である終端領域21の活性化のため、RTA(Rapid Thermal Anneal)タイプのアニール炉を用いて、第1の炭化珪素層2a全体を、常圧Ar(アルゴン)雰囲気、1600℃で10分程度、高温熱処理(活性化アニール)する。この活性化アニールの時、図16に示すように、活性化アニールされた第1の炭化珪素層2aの表層には変質層7が形成される。この変質層7は素子特性に影響を与えるために除去する必要がある。
【0043】
次に図17に示すように、第1の炭化珪素層2aの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜8を形成した後、図18に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜8を除去し、続いて例えばSF6(六フッ化硫黄)ガスを用いたドライエッチングにより変質層7を除去する。
【0044】
次に第1の炭化珪素層2の表面に加熱処理による熱酸化法により酸化膜を形成した後、レジストをマスクとして、ウェットエッチング法あるいはRIEなどによるドライエッチング法により、図19に示すように、終端領域21の間にある第1の炭化珪素層2の表面露出部及びこの表面露出部周囲の終端領域21の一部が露出するようにして酸化膜を除去して保護膜22を形成する。その後レジストも除去される。
【0045】
最後に第1の炭化珪素層2及び保護膜22の表面上に、スパッタリングなどの物理気相成長法などを用いて金属膜を形成した後、レジストをマスクとして不要部分を除去することにより、図20に示すように、終端領域21の間にある第1の炭化珪素層2の表面露出部及びこの表面露出部周囲の終端領域21の一部の表面上に、ショットキ接合される第1電極としてのアノード電極(ショットキ電極)23を形成する。また炭化珪素基板1の裏面上にはオーミック接合される第2電極としてのカソード電極(オーミック電極)24を形成する。なおアノード電極23の材料としては、所望のショットキ接合特性が得られるチタン(Ti)又はニッケル(Ni)が挙げられ、カソード電極24の材料としてはアルミニウム(Al)やニッケル(Ni)が挙げられる。
【0046】
以上により、実施例1に係る炭化珪素半導体装置であるSBDの主要部が完成する。
【0047】
この発明の実施例1に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、第2の炭化珪素層3を水素ガスによるエッチングにより完全に除去するようにした。これにより、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【実施例2】
【0048】
実施例1では、水素ガスを用いたドライエッチングにより第2の炭化珪素層3を除去したが、その他の方法として、フッ化水素酸を用いたウェットエッチングにより第2の炭化珪素層3を除去することも可能である。以下ではフッ化水素酸を用いて第2の炭化珪素層3を除去する方法について図22及び図23を参照して説明する。なお図22及び図23において、実施例1で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。
【0049】
まず活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成するまでは実施例1で説明した通りである。
【0050】
次に図22に示すように、第2の炭化珪素層3の表層に熱酸化法により第1の犠牲酸化膜31を形成する。なおこの実施例2では第2の炭化珪素層3の厚さが薄い場合を想定しており、第1の炭化珪素層2のステップバンチング部分含む第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換される場合を示している。
【0051】
次に図23に示すように、第1の犠牲酸化膜31を、例えばフッ化水素酸を用いたウェットエッチングにより除去(図中B)する。図23で言えば、点線部分が除去される。なお図23から判るように、第1の犠牲酸化膜31を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより実施例1の図4に示したような、炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例1で示した通りであり、ここでの説明は省略する。
【0052】
この発明の実施例2に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、熱酸化により第2の炭化珪素層3を第1の犠牲酸化膜31に置換し、フッ化水素酸を用いたエッチングにより第1の犠牲酸化膜31を除去するようにした。これにより、実施例1同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【実施例3】
【0053】
実施の形態2では第2の炭化珪素層3の厚さが薄い場合を想定し、第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換される場合を示したが、第2の炭化珪素層3が厚く、一回の熱酸化処理によって第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換されない場合、或いはより確実に第2の炭化珪素層3を除去したい場合などには、実施の形態2で示した犠牲酸化膜形成と犠牲酸化膜除去を繰返し行えばよい。以下では、この犠牲酸化膜形成と犠牲酸化膜除去を繰返し行う方法について図24から図27を参照して説明する。なお図24から図27において、実施例1及び実施例2で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。
【0054】
まず活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成するまでは実施例1で説明した通りである。
【0055】
次に図24に示すように、第2の炭化珪素層3の表層に熱酸化法により第1の犠牲酸化膜41を形成する。なおこの実施例2では第2の炭化珪素層3の厚さが厚い場合を想定しており、ここでは第2の炭化珪素層3の厚さの約半分が第1の犠牲酸化膜41に置換される場合を示している。
【0056】
次に図25に示すように、第1の犠牲酸化膜41を、フッ化水素酸を用いたウェットエッチングにより除去(図中C)する。図25で言えば、点線部分が除去される。なお図25から判るように、第1の犠牲酸化膜41を除去すれば、第2の炭化珪素層3の厚さの約半分が除去される。但し、第1の炭化珪素層2のステップバンチング部は未だ残っている状態である。
【0057】
次に図26に示すように、残っている第2の炭化珪素層3の表層に熱酸化法により第2の犠牲酸化膜42を形成する。これにより第1の炭化珪素層2のステップバンチング部分含む第2の炭化珪素層3が全て第2の犠牲酸化膜42に置換される。
【0058】
次に図27に示すように、第2の犠牲酸化膜42を、フッ化水素酸を用いたウェットエッチングにより除去(図中D)する。図27で言えば、点線部分が除去される。なお図27から判るように、第2の犠牲酸化膜42を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより実施例1の図4に示したような、炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例1で示した通りであり、ここでの説明は省略する。
【0059】
なお、実施例3では、二回の犠牲酸化膜形成と犠牲酸化膜除去を行った場合を示したが、あくまで二回は事例を示したものであり、当然二回に限定されるものではなく、犠牲酸化膜形成と犠牲酸化膜除去を複数回行うことも、この実施例に含まれるものである。
【0060】
この発明の実施例3に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、この第2の炭化珪素層3の除去を、熱酸化による炭化珪素層の表面部分の犠牲酸化膜への一部置換と、一部置換された犠牲酸化膜のフッ化水素酸を用いたエッチングによる除去とを繰返し行うようにして、第1の炭化珪素層2のステップバンチング部分を含む第2の炭化珪素層3を除去するようにした。これにより、実施例1及び2同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【0061】
なお実施例1から3では炭化珪素半導体装置としてMOSFET及びSBDを例として示したが、当然これに限定されるものではなく、pnダイオードやIGBTなど他の炭化珪素半導体装置にも利用可能である。
【符号の説明】
【0062】
1 n型(第1導電型)の炭化珪素基板、2 n−型(第1導電型)の第1の炭化珪素層(ステップバンチング除去前)、2a n−型(第1導電型)の第1の炭化珪素層(ステップバンチング除去後)3 n−型(第1導電型)の第2の炭化珪素層、4 p型(第2導電型)のウェル領域、5 n型(第1導電型)のソース領域、6 p+型(第2導電型)のコンタクト領域、7 変質層、8 犠牲酸化膜、9 酸化膜、9a ゲート酸化膜、10 ゲート電極、11 絶縁膜、11a 層間絶縁膜、12 ソース電極(第1電極)、13 ドレイン電極(第2電極)
【技術分野】
【0001】
この発明は、炭化珪素半導体装置の製造方法に関し、特に基板上に形成される炭化珪素層表面に生じるステップバンチングの除去に係る炭化珪素半導体装置の製造方法に関する。
【背景技術】
【0002】
炭化珪素(SiC)は、従来の珪素(Si)に比べ高い耐電圧特性を有する炭化珪素半導体装置が製作可能であり、次世代の高電力用半導体装置として期待されている。このような炭化珪素半導体装置を製造するには、炭化珪素基板上に半導体素子の活性領域となる炭化珪素層をエピタキシャル成長させた炭化珪素ウエハが用いられる。
【0003】
ところで炭化珪素基板上に炭化珪素層をエピタキシャル成長させる場合、炭化珪素層に異種ポリタイプが混在しないことが重要である。このため炭化珪素基板の(0001)面に適切なオフ角を設け、このオフ角が設けられた炭化珪素基板上に炭化珪素層をエピタキシャル成長させている。
【0004】
また炭化珪素基板に設けられるオフ角は、基板の大口径化に伴って炭化珪素のバルク結晶から取出せる基板の数を増やすなどの生産性の問題から低オフ角化が指向されている。炭化珪素基板の加工マージンやオフ角の基板面内分布を考慮すると、このオフ角は5度以下とする必要があり、実際にはオフ角は4度が主流となっている。
【0005】
さて、このような低オフ角の炭化珪素基板上に炭化珪素層をエピタキシャル成長させた場合、炭化珪素層の表面にステップバンチングと呼ばれる凹凸面が形成されることが知られている。(例えば、特許文献1参照)
【0006】
また炭化珪素層は半導体素子の活性領域となるため、キャリアの制御がし易いように炭化珪素層に含まれる炭素(C)と珪素(Si)の比率であるC/Si比を高くする必要があるが、このC/Si比が高いほどステップバンチングが発生しやすくなる。(例えば、非特許文献1参照)
【0007】
この炭化珪素層の表面に形成されたステップバンチングは、炭化珪素半導体装置の特性に影響(例えばリーク特性の劣化)を与えるため、このステップバンチングを除去する必要がある。
【0008】
このステップバンチングを除去する方法としては、例えば、水素ガスを利用したエッチングやCMP(化学機械研磨:Chemical Mechanical Polishing)を用いて炭化珪素層表面を平坦化する技術が知られている。(例えば、特許文献1、2参照)
【0009】
しかしながら、水素エッチングを用いて炭化珪素層表面を平坦化する方法は、凹凸の大きい、即ち表面粗さの大きいステップバンチングに対してはあまり効果がないという問題があった。
【0010】
またCMPを用いて炭化珪素層表面を平坦化する方法は、新たに研磨工程を必要とする。このことは新たな設備の導入を必要とし、炭化珪素半導体装置のコスト増加に繋がり望ましくない。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開2008−205296号公報
【特許文献2】特開2008−222509号公報
【非特許文献】
【0012】
【非特許文献1】Journal of Crystal Growth 291, 2006, p370-374
【発明の概要】
【発明が解決しようとする課題】
【0013】
この発明は、以上のような従来の欠点に鑑み、凹凸の大きいステップバンチングに対しても平坦化可能で、かつ平坦化にあたりCMP研磨などの研磨工程を必要としない炭化珪素半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【0014】
上記目的を達成するために、この発明は、炭化珪素基板の表面上に、活性領域となるC/Si比を有する第1の炭化珪素層を形成する第1工程と、前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程と、前記第2の炭化珪素層をエッチング除去する第3工程とを備えている。
【発明の効果】
【0015】
以上の説明から明らかなように、この発明によれば、活性領域となるC/Si比を有する第1の炭化珪素層の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層を形成した後に、この第2の炭化珪素層をエッチング除去するようにした。これにより、第1の炭化珪素層表面に生じるステップバンチング部が除去されるので、凹凸の大きいステップバンチングに対しても平坦化可能であり、また平坦化にあたりCMP研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制することができる。
【図面の簡単な説明】
【0016】
【図1】図1は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図2】図2は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図3】図3は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図4】図4は実施例1に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図5】図5は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図6】図6は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図7】図7は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図8】図8は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図9】図9は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図10】図10は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図11】図11は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図12】図12は実施例1に係る炭化珪素半導体装置であるMOSFETの製造方法の一工程を示した説明図である。
【図13】図13は実施例1に係る炭化珪素半導体装置であるMOSFETを示した構造図である。
【図14】図13は実施例1に係る炭化珪素半導体装置であるMOSFETの他の例を示した構造図である。
【図15】図15は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図16】図16は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図17】図17は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図18】図18は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図19】図19は実施例1に係る炭化珪素半導体装置であるSBDの製造方法の一工程を示した説明図である。
【図20】図20は実施例1に係る炭化珪素半導体装置であるSBDを示した構造図である。
【図21】図21はC/Si比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度に対してプロットしたグラフである。
【図22】図22は実施例2に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図23】図23は実施例2に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図24】図24は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図25】図25は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図26】図26は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【図27】図27は実施例3に係る炭化珪素半導体装置の製造方法の一工程を示した説明図である。
【発明を実施するための形態】
【0017】
以下、本発明の実施の形態を図に基づいて説明する。
【実施例1】
【0018】
この発明の実施例1に係る炭化珪素半導体装置の製造方法について図1から図13を参照して説明する。
【0019】
まず図1に示すように、(0001)面に対するオフ角度が5度以下、通常は約4度の低オフ角を有するn型(第1導電型)の炭化珪素基板1を準備する。
【0020】
次に、図1に示すように、炭化珪素基板1の表面上に、エピタキシャル結晶成長法を用いて、炭化珪素基板1より低濃度のn−型(第1導電型)の第1の炭化珪素層2を形成する。この時、第1の炭化珪素層2は活性領域(ドリフト領域)となるため、キャリアの制御がし易いようにC/Si比を高くしている。C/Si比を高くすると、第1の炭化珪素層2の表面には凹凸形状のステップバンチングが形成されやすくなる。例えば、第1の炭化珪素層2の表面に、図1に示すような凹凸形状のステップバンチングが形成される。
【0021】
次に、図2に示すように、ステップバンチングが形成された第1の炭化珪素層2の表面上に、キャリアの制御はし難いが、言い換えれば活性領域には成り得ないが、ステップバンチングが発生しにくく表面が平坦となるC/Si比の低いn−型(第1導電型)の第2の炭化珪素層3を形成する。
【0022】
ここで第1の炭化珪素層2と第2の炭化珪素層3の形成条件について詳細に説明する。
【0023】
図21は、C/Si比に対するステップバンチング高さを、炭化珪素層のエピタキシャル成長温度毎にプロットしたグラフである。図21から得られる事実として、ステップバンチング高さ(凹凸の谷部と山部との差)は、C/Si比に依存し、かつエピタキシャル成長温度にも依存する。
【0024】
図21を考慮して、まず第1の炭化珪素層2について見てみると、第1の炭化珪素層2は活性領域となる層であり、キャリアの制御性の観点からC/Si比を高くする必要があり、少なくともC/Si比が1.5程度あることが望ましい。ここで図21を見てみると、C/Si比が1.5を超えてくるとステップバンチングが大きくなってくることが判る。またエピタキシャル成長温度にも依存しており、C/Si比が1.5の場合で比較すると、エピタキシャル成長温度が1650℃の場合は、エピタキシャル成長温度が1600℃又は1550℃の場合と比べてステップバンチングが非常に大きくなる。概して、活性領域となる第1の炭化珪素層2を形成する場合は、第1の炭化珪素層2の表面にステップバンチングが形成されると言える。
【0025】
次に第2の炭化珪素層3について見てみると、第2の炭化珪素層2は、ステップバンチングが形成された第1の炭化珪素層2の表面を覆い、その表面にステップバンチングが形成されない平坦な表面を有する炭化珪素層であることが望ましい。ここで図21を見てみると、C/Si比が0.8以下、望ましくはC/Si比が0.5であって、エピタキシャル成長温度が1600以下で第2の炭化珪素層3を形成すれば、ステップバンチングが形成されない、言い換えれば表面が平坦な第2の炭化珪素層3を得ることができる。
【0026】
そして活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、水素ガスを利用したエッチング処理(図中A)により、図3に示すように、第2の炭化珪素層3を完全に除去する。これにより、図3で言えば、点線部分が除去される。なお図3から判るように、第2の炭化珪素層3を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより図4に示すように、表面が平坦化された第1の炭化珪素層2aを得ることができる。そして炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。以下では、炭化珪素半導体装置として、(A)MOSFET(Metal Oxide Semiconductor Field Effect Transistor)と(B)SBD(Schottky Barrier Diode)を例に挙げ、その製造方法について説明する。
【0027】
(A)MOSFETの製造方法
まず図4に示したように、炭化珪素基板1の表面上に表面が平坦化された第1の炭化珪素層2aを有した炭化珪素ウエハを準備する。
【0028】
次に図5に示すように、第1の炭化珪素層2aの表面内、具体的には第1の炭化珪素層2aの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してp型(第2導電型)のウェル領域4を選択的に形成する。第1の炭化珪素層2a内でp型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0029】
次に図5に示すように、それぞれのウェル領域4の表面内に、レジストをマスクとして不純物をイオン注入してn型(第1導電型)のソース領域5を選択的に形成する。ウェル領域4内でn型となる不純物としては、例えばリンあるいは窒素が挙げられる。レジストはイオン注入後に除去される。
【0030】
次にウェル領域4の表面内にレジストをマスクとして不純物をイオン注入して、ソース領域5の周囲に隣接してp+型(第2導電型)のコンタクト領域6を形成する。ここではコンタクト領域6の不純物濃度は、ウェル領域4の不純物濃度より相対的に濃くなるように設定される。なお注入される不純物としては、ウェル領域4と同様に、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0031】
次にイオン注入領域であるウェル領域4、ソース領域5及びコンタクト領域6の活性化のため、RTA(Rapid Thermal Anneal)タイプのアニール炉を用いて、第1の炭化珪素層2a全体を、常圧Ar(アルゴン)雰囲気、1600℃で10分程度、高温熱処理(活性化アニール)する。この活性化アニールの時、図6に示すように、活性化アニールされた第1の炭化珪素層2aの表層には変質層7が形成される。この変質層7は素子特性に影響を与えるために除去する必要がある。
【0032】
次に図7に示すように、第1の炭化珪素層2aの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜8を形成した後、図8に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜8を除去し、続いて例えばSF6(六フッ化硫黄)ガスを用いたドライエッチングにより変質層7を除去する。
【0033】
次に図9に示すように、第1の炭化珪素層2aの表面に、熱酸化法によって二酸化珪素からなる酸化膜9を形成する。
【0034】
次に図10に示すように、酸化膜9の表面上に化学気相成長法によりポリシリコン膜を形成した後、レジストをマスクとしてウェットエッチング法或いはRIE(Reactive Ion Etching)などのドライエッチング法により不要部分を除去してゲート電極10を形成する。ゲート電極10は、少なくともソース領域5の内側のウェル領域3(チャネル領域)を覆うようにして形成される。なお図10では、ゲート電極10が、ソース領域5の一部、チャネル領域及びウェル領域3の間にある第1の炭化珪素層2aの表面露出部(デプレッション領域)に亘って形成されたものを示している。
【0035】
次に図11に示すように、酸化膜9及びゲート電極10の表面上に、TEOS(Tetraethoxysilane)ガスを用いた化学気相成長法により、二酸化珪素からなる絶縁膜11を形成した後、図12に示すように、レジストをマスクとして、ウェットエッチング法あるいはRIEなどによるドライエッチング法によりコンタクト領域6及び一部のソース領域5が露出するようにして、絶縁膜11及び酸化膜9を除去する。その後レジストも除去される。これにより第1の炭化珪素層2aとゲート電極10の間に介在するゲート酸化膜9aとゲート電極10を覆う層間絶縁膜11aが形成される。
【0036】
次に図13に示すように、コンタクト領域6、ソース領域5及び層間絶縁膜11aの表面上に、スパッタリングなどの物理気相成長法などを用いて第1電極となるソース電極12を形成する。ソース電極12はコンタクト領域6及びソース領域5に電気的に接続される。ソース電極12となる材料としてはニッケルやアルミニウムが挙げられる。
【0037】
最後に図13に示すように、炭化珪素基板1の裏面上にスパッタリングなどの物理気相成長法などを用いて、第2電極としてのドレイン電極13を形成する。ここでドレイン電極13となる材料としてはニッケルやアルミニウムが挙げられる。
【0038】
以上により、実施例1に係る炭化珪素半導体装置であるMOSFETの主要部が完成する。
【0039】
なおMOSFETとしては、図13に示すMOSFETの他、例えば、図14に示すような蓄積型チャネル構造のMOSFETも考えられる。図14の蓄積型チャネル構造のMOSFETは、ゲート酸化膜9aと第1の炭化珪素層2aの間にあり、少なくともウェル領域4のチャネル領域を覆うようにして形成された炭化珪素からなるn型(第1導電型)の蓄積チャネル層14を有する点で図13に示すMOSFETと相違する。なお図14において蓄積チャネル層14は、ソース領域5の一部、チャネル領域及びデプレッション領域に亘って形成されている。また、この蓄積チャネル層は、図9で示した、酸化膜9の形成前に第1の炭化珪素層2aの表面全面に炭化珪素層を形成し、所定領域を残してエッチング除去するにより形成される。その他は、図13に示すMOSFETの製造方法と同じである。
【0040】
(B)SBDの製造方法
まず図4に示したように、炭化珪素基板1の表面上に表面が平坦化された第1の炭化珪素層2aを有した炭化珪素ウエハを準備する。ここまではMOSFETの製造法と同じである。
【0041】
次にp型(第2導電型)終端構造を形成するために、図15に示すように、第1の炭化珪素層2aの表面内、具体的には第1の炭化珪素層2aの表面内の所定間隔に離間した部位に、レジストをマスクとして不純物をイオン注入してp型の終端領域21を選択的に形成する。第1の炭化珪素層2a内でp型となる不純物としては、例えばボロン或いはアルミニウムが挙げられる。レジストはイオン注入後に除去される。
【0042】
次に、イオン注入領域である終端領域21の活性化のため、RTA(Rapid Thermal Anneal)タイプのアニール炉を用いて、第1の炭化珪素層2a全体を、常圧Ar(アルゴン)雰囲気、1600℃で10分程度、高温熱処理(活性化アニール)する。この活性化アニールの時、図16に示すように、活性化アニールされた第1の炭化珪素層2aの表層には変質層7が形成される。この変質層7は素子特性に影響を与えるために除去する必要がある。
【0043】
次に図17に示すように、第1の炭化珪素層2aの表面全面に熱酸化法により二酸化珪素からなる犠牲酸化膜8を形成した後、図18に示すように、例えばフッ化水素酸を用いたウェットエッチングにより犠牲酸化膜8を除去し、続いて例えばSF6(六フッ化硫黄)ガスを用いたドライエッチングにより変質層7を除去する。
【0044】
次に第1の炭化珪素層2の表面に加熱処理による熱酸化法により酸化膜を形成した後、レジストをマスクとして、ウェットエッチング法あるいはRIEなどによるドライエッチング法により、図19に示すように、終端領域21の間にある第1の炭化珪素層2の表面露出部及びこの表面露出部周囲の終端領域21の一部が露出するようにして酸化膜を除去して保護膜22を形成する。その後レジストも除去される。
【0045】
最後に第1の炭化珪素層2及び保護膜22の表面上に、スパッタリングなどの物理気相成長法などを用いて金属膜を形成した後、レジストをマスクとして不要部分を除去することにより、図20に示すように、終端領域21の間にある第1の炭化珪素層2の表面露出部及びこの表面露出部周囲の終端領域21の一部の表面上に、ショットキ接合される第1電極としてのアノード電極(ショットキ電極)23を形成する。また炭化珪素基板1の裏面上にはオーミック接合される第2電極としてのカソード電極(オーミック電極)24を形成する。なおアノード電極23の材料としては、所望のショットキ接合特性が得られるチタン(Ti)又はニッケル(Ni)が挙げられ、カソード電極24の材料としてはアルミニウム(Al)やニッケル(Ni)が挙げられる。
【0046】
以上により、実施例1に係る炭化珪素半導体装置であるSBDの主要部が完成する。
【0047】
この発明の実施例1に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、第2の炭化珪素層3を水素ガスによるエッチングにより完全に除去するようにした。これにより、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【実施例2】
【0048】
実施例1では、水素ガスを用いたドライエッチングにより第2の炭化珪素層3を除去したが、その他の方法として、フッ化水素酸を用いたウェットエッチングにより第2の炭化珪素層3を除去することも可能である。以下ではフッ化水素酸を用いて第2の炭化珪素層3を除去する方法について図22及び図23を参照して説明する。なお図22及び図23において、実施例1で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。
【0049】
まず活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成するまでは実施例1で説明した通りである。
【0050】
次に図22に示すように、第2の炭化珪素層3の表層に熱酸化法により第1の犠牲酸化膜31を形成する。なおこの実施例2では第2の炭化珪素層3の厚さが薄い場合を想定しており、第1の炭化珪素層2のステップバンチング部分含む第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換される場合を示している。
【0051】
次に図23に示すように、第1の犠牲酸化膜31を、例えばフッ化水素酸を用いたウェットエッチングにより除去(図中B)する。図23で言えば、点線部分が除去される。なお図23から判るように、第1の犠牲酸化膜31を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより実施例1の図4に示したような、炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例1で示した通りであり、ここでの説明は省略する。
【0052】
この発明の実施例2に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、熱酸化により第2の炭化珪素層3を第1の犠牲酸化膜31に置換し、フッ化水素酸を用いたエッチングにより第1の犠牲酸化膜31を除去するようにした。これにより、実施例1同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【実施例3】
【0053】
実施の形態2では第2の炭化珪素層3の厚さが薄い場合を想定し、第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換される場合を示したが、第2の炭化珪素層3が厚く、一回の熱酸化処理によって第2の炭化珪素層3が全て第1の犠牲酸化膜31に置換されない場合、或いはより確実に第2の炭化珪素層3を除去したい場合などには、実施の形態2で示した犠牲酸化膜形成と犠牲酸化膜除去を繰返し行えばよい。以下では、この犠牲酸化膜形成と犠牲酸化膜除去を繰返し行う方法について図24から図27を参照して説明する。なお図24から図27において、実施例1及び実施例2で示したものと同一又は相当するものについては同一の符号を付して、詳細な説明は省略する。
【0054】
まず活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成するまでは実施例1で説明した通りである。
【0055】
次に図24に示すように、第2の炭化珪素層3の表層に熱酸化法により第1の犠牲酸化膜41を形成する。なおこの実施例2では第2の炭化珪素層3の厚さが厚い場合を想定しており、ここでは第2の炭化珪素層3の厚さの約半分が第1の犠牲酸化膜41に置換される場合を示している。
【0056】
次に図25に示すように、第1の犠牲酸化膜41を、フッ化水素酸を用いたウェットエッチングにより除去(図中C)する。図25で言えば、点線部分が除去される。なお図25から判るように、第1の犠牲酸化膜41を除去すれば、第2の炭化珪素層3の厚さの約半分が除去される。但し、第1の炭化珪素層2のステップバンチング部は未だ残っている状態である。
【0057】
次に図26に示すように、残っている第2の炭化珪素層3の表層に熱酸化法により第2の犠牲酸化膜42を形成する。これにより第1の炭化珪素層2のステップバンチング部分含む第2の炭化珪素層3が全て第2の犠牲酸化膜42に置換される。
【0058】
次に図27に示すように、第2の犠牲酸化膜42を、フッ化水素酸を用いたウェットエッチングにより除去(図中D)する。図27で言えば、点線部分が除去される。なお図27から判るように、第2の犠牲酸化膜42を除去すれば、第1の炭化珪素層2のステップバンチングも除去される。これにより実施例1の図4に示したような、炭化珪素基板1及び表面が平坦化された第1の炭化珪素層2aからなる炭化珪素ウエハが得られ、この炭化珪素ウエハに対して所定の素子構造を形成することにより、所望の炭化珪素半導体装置が製造される。なお素子構造の製造例については実施例1で示した通りであり、ここでの説明は省略する。
【0059】
なお、実施例3では、二回の犠牲酸化膜形成と犠牲酸化膜除去を行った場合を示したが、あくまで二回は事例を示したものであり、当然二回に限定されるものではなく、犠牲酸化膜形成と犠牲酸化膜除去を複数回行うことも、この実施例に含まれるものである。
【0060】
この発明の実施例3に係る炭化珪素半導体装置の製造方法によれば、活性領域となり表面にステップバンチングが発生しやすいC/Si比を有する第1の炭化珪素層2の表面上に、表面が平坦となるC/Siを有する第2の炭化珪素層3を形成した後に、この第2の炭化珪素層3の除去を、熱酸化による炭化珪素層の表面部分の犠牲酸化膜への一部置換と、一部置換された犠牲酸化膜のフッ化水素酸を用いたエッチングによる除去とを繰返し行うようにして、第1の炭化珪素層2のステップバンチング部分を含む第2の炭化珪素層3を除去するようにした。これにより、実施例1及び2同様に、凹凸の大きいステップバンチングに対しても平坦化が可能となり、また平坦化にあたりCMP研磨などの新たな研磨装置及び研磨工程も必要としないのでコスト増加も抑制した炭化珪素半導体装置の製造方法を得ることができる。
【0061】
なお実施例1から3では炭化珪素半導体装置としてMOSFET及びSBDを例として示したが、当然これに限定されるものではなく、pnダイオードやIGBTなど他の炭化珪素半導体装置にも利用可能である。
【符号の説明】
【0062】
1 n型(第1導電型)の炭化珪素基板、2 n−型(第1導電型)の第1の炭化珪素層(ステップバンチング除去前)、2a n−型(第1導電型)の第1の炭化珪素層(ステップバンチング除去後)3 n−型(第1導電型)の第2の炭化珪素層、4 p型(第2導電型)のウェル領域、5 n型(第1導電型)のソース領域、6 p+型(第2導電型)のコンタクト領域、7 変質層、8 犠牲酸化膜、9 酸化膜、9a ゲート酸化膜、10 ゲート電極、11 絶縁膜、11a 層間絶縁膜、12 ソース電極(第1電極)、13 ドレイン電極(第2電極)
【特許請求の範囲】
【請求項1】
炭化珪素基板の表面上に、活性領域となるC/Si比を有する第1の炭化珪素層を形成する第1工程、
前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程、
前記第2の炭化珪素層をエッチング除去する第3工程、
を含む炭化珪素半導体装置の製造方法。
【請求項2】
第2の炭化珪素層を形成するC/Si比は0.8であり、
前記第2の炭化珪素層を形成する温度は1600℃又は1550℃である
請求項1記載の炭化珪素半導体装置の製造方法。
【請求項3】
第2の炭化珪素層を形成するC/Si比は0.5であり、
前記第2の炭化珪素層を形成する温度は1600℃又は1550℃である
請求項1記載の炭化珪素半導体装置の製造方法。
【請求項4】
第2の炭化珪素層をエッチング除去する第3工程は、
水素ガスを用いたドライエッチングにより行われる
請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
第2の炭化珪素層をエッチング除去する第3工程は、
前記第2の炭化珪素層の全部を熱酸化法により犠牲酸化膜に置換する第3a工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第3b工程、
を含む請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項6】
第2の炭化珪素層をエッチング除去する第3工程は、
前記第2の炭化珪素層の一部を熱酸化法により犠牲酸化膜に置換する第3a工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第3b工程、
を含み、前記第2の炭化珪素層が除去されるまで、前記第3a工程と前記第3b工程とを繰返し行う請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項1】
炭化珪素基板の表面上に、活性領域となるC/Si比を有する第1の炭化珪素層を形成する第1工程、
前記第1の炭化珪素層の表面上に、表面が平坦となるC/Si比を有する第2の炭化珪素層を形成する第2工程、
前記第2の炭化珪素層をエッチング除去する第3工程、
を含む炭化珪素半導体装置の製造方法。
【請求項2】
第2の炭化珪素層を形成するC/Si比は0.8であり、
前記第2の炭化珪素層を形成する温度は1600℃又は1550℃である
請求項1記載の炭化珪素半導体装置の製造方法。
【請求項3】
第2の炭化珪素層を形成するC/Si比は0.5であり、
前記第2の炭化珪素層を形成する温度は1600℃又は1550℃である
請求項1記載の炭化珪素半導体装置の製造方法。
【請求項4】
第2の炭化珪素層をエッチング除去する第3工程は、
水素ガスを用いたドライエッチングにより行われる
請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項5】
第2の炭化珪素層をエッチング除去する第3工程は、
前記第2の炭化珪素層の全部を熱酸化法により犠牲酸化膜に置換する第3a工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第3b工程、
を含む請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【請求項6】
第2の炭化珪素層をエッチング除去する第3工程は、
前記第2の炭化珪素層の一部を熱酸化法により犠牲酸化膜に置換する第3a工程、
前記犠牲酸化膜を、フッ化水素酸を用いたウェットエッチングにより除去する第3b工程、
を含み、前記第2の炭化珪素層が除去されるまで、前記第3a工程と前記第3b工程とを繰返し行う請求項1乃至3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【公開番号】特開2010−278120(P2010−278120A)
【公開日】平成22年12月9日(2010.12.9)
【国際特許分類】
【出願番号】特願2009−127576(P2009−127576)
【出願日】平成21年5月27日(2009.5.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成22年12月9日(2010.12.9)
【国際特許分類】
【出願日】平成21年5月27日(2009.5.27)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]