説明

Fターム[4M112DA10]の内容

圧力センサ (26,807) | 製造工程 (5,073) | 素子本体の製造工程 (5,065) | イオン注入 (234)

Fターム[4M112DA10]に分類される特許

61 - 80 / 234


【課題】加速度センサの位置ずれを抑制した加速度センサ装置を提供する。
【解決手段】
本発明にかかる加速度センサ装置100は、固定部13と、固定部13に対し変位可能な重り部11と、一端が固定部11に、他端が重り部11にそれぞれ連結され、重り部11の変位に伴って撓む梁部12と、を備えた加速度センサ20と、固定部13の底面と対向配置される主面1Aを有し、加速度センサ20が収容される凹部2を有する基体1と、加速度センサ20と基体1とを接合する接着材4と、を備え、固定部13は、底面の外周辺に少なくとも一部に面取り部5を有し、接着材4は、面取り部5と主面1Aとの間に介在するように形成されている。 (もっと読む)


【課題】可動錘部の質量を効率的に増大させることができ、多層配線を使用するCMOSプロセスを用いて、自在かつ容易に製造することが可能なMEMSセンサー(例えば静電容量型加速度センサー)を提供すること。
【解決手段】連結部130Aを介して支持部110に連結され、周囲に第1,第2空隙部111,112が形成されてZ方向に移動する可動錘部120Aを有するMEMSセンサー100Aは、可動錘部120Aが、複数の導電層と、複数の導電層間に配置された層間絶縁層と、層間絶縁層に貫通形成された埋め込み溝パターンに充填され、層間絶縁膜よりも比重が大きいプラグと、を含む積層構造体を有する。プラグは、層間絶縁層と平行な二次元平面の少なくとも一軸方向に沿って壁状に形成された壁部を含む。複数の導電層の一つが可動電極面を有する可動電極部140Aとなり、これと対向する固定電極部150Aが設けられる。 (もっと読む)


【課題】 MEMSチップとシリコン製キャップチップを接合したMEMS組立体を樹脂
モールドすると、樹脂モールド時にワイヤーが動きシリコン製キャップチップの側面と接
触して、ノイズの発生や線間短絡の不具合がある。
【解決手段】 シリコン製キャップチップの側面をウェットエッチングで形成し、ウェッ
トエッチング面に絶縁性保護膜を形成することで、密着力の高い絶縁性保護膜が形成でき
、樹脂モールド時にワイヤーが動いてキャップチップ側面に接触しても、ノイズの発生や
線間短絡を防止できる。 (もっと読む)


【課題】 信頼性の高い加速度センサを提供する。
【解決手段】
固定部と、前記固定部に対して変位可能な錘部と、第1端が前記固定部に、第2端が前記錘部に接続される梁部と、前記梁部に配置され、前記梁部の撓みに応じて抵抗値が変化する抵抗素子と、前記抵抗素子の抵抗値を外部回路に接続するための導体層であって、前記抵抗素子に電気的に接続され、前記錘部の変位によりかかる応力が前記抵抗素子よりも小さい位置に配置された接続部と、前記接続部から延び、前記抵抗素子と異なる厚み位置に広がる面に配置される配線部と、を有する導体層と、を含む加速度センサ。 (もっと読む)


【課題】小型かつ高性能の圧力センサを提供する。
【解決手段】本発明の圧力センサ30は、開口部1aを有する第1半導体層1と、第1半導体層1上に形成され、ダイアフラム4となる凹部12を有する第2半導体層3と、を有するセンサチップ10と、開口部1aに連通する圧力導入孔17を有し、センサチップ10に接合される台座11と、を備える。第2半導体層3の凹部12が、第1半導体層1の開口部1aよりも大きくなっている。第1半導体層1の開口部1aは、第2半導体層3側の開口径が、台座11側の開口径よりも大きくなっている。 (もっと読む)


【課題】耐衝撃性を向上させた加速度センサ及び加速度センサ装置。
【解決手段】
固定部50と、固定部50に対して変位可能な重り部7と、固定部50および重り部7を連結するとともに重り部7の変位に伴って撓む梁部5と、を含み、固定部50および重り部7は、少なくとも一方の側面の梁部5との連結部12外周に、梁部5の長手方向に沿って断面視凹曲線の内面6を有した溝部4を備えたことによって、耐衝撃性を向上させた加速度センサ及び加速度センサ装置を提供することができる。 (もっと読む)


【課題】プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供する。
【解決手段】半導体基板11の長方形状のソース部・ドレイン部の中央を分断するように溝部17を設け、この溝部17の両側の側壁17a,17bに第1,第2の半導体層13,14を形成するという簡易プロセスで製造可能な構造を採用した。この構造では第1,第2の半導体層13,14が底面方向に薄く、可動ゲート電極15の底面方向の厚みも減らして溝部17の底面方向隙間17fを確保し、可動ゲート電極15に対する底面方向への静電引力の影響を受けにくくしている。また、可動ゲート電極15に対する側壁間方向の静電引力も相殺している。従って可動ゲート電極15への不要な力を除去して感度を向上させる。 (もっと読む)


【課題】 生産性が高く小型な加速度センサ素子及び加速度センサを提供する。
【解決手段】
錘部と、平面視で外形が矩形状であり、前記錘部を囲繞する枠状の固定部と、一方端が前記錘部に、他方端が前記固定部に接続された梁部と、前記梁部に設けられ、前記梁部の撓みに応じて抵抗値が変化する抵抗素子と、平面視で前記錘部に重なるように配置され、前記固定部の一主面側の辺上に固定された規制板と、を有する加速度センサ素子。 (もっと読む)


【課題】 生産性が高く、信頼性の高い加速度センサを提供する。
【解決手段】
固定部と、前記固定部に対して変位可能な錘部と、一方端が前記錘部に、他方端が前記固定部に接続された梁部と、前記錘部の変位に応じた信号を出力する変位検出手段と、を有する加速度センサ素子と、平面視で、前記加速度センサ素子の前記錘部が配置される第1領域と、前記第1領域に隣接し、前記加速度センサ素子を外部回路に接続するための配線層を有する第2領域と、を有する基板と、前記加速度センサ素子を空隙を介して封止するように、前記基板の上面に固定されたキャップ型の封止部材と、有する加速度センサである。 (もっと読む)


【課題】陽極接合の際、錘部がガラスストッパに接着せず、錘部がガラスストッパに接触した場合でも異物が発生しない微小デバイスを提供する。
【解決手段】可動部と、可動部の周囲に設けられ可動部を可動可能に支持するフレーム11と、を有するシリコン基板1と、可動部との間にギャップ5、6を設けるようにシリコン基板1のフレーム11に陽極接合されるガラス基板2、3と、を備える微小デバイスであって、フレーム11に陽極接合されるガラス基板2、3の接合面22、32の面粗度はRa=2nm以下であり、ガラス基板2、3のシリコン基板1側の表面において可動部に対向する対向面23、33の面粗度はRa=0.2乃至0.5μmであるようにした。 (もっと読む)


【課題】 抵抗部と分離部の間のリーク電流を抑える技術を提供する。
【解決手段】 半導体装置100は、半導体基部10と分離部20と抵抗部30と電流補償部40を備えている。抵抗部30は、高電位側に接続される高電位側接続部位30Hと、低電位側に接続される低電位側接続部位30Lを有する。分離部20は、抵抗部30の高電位側接続部位30Hに隣接する第1部位20Hが高電位側に接続され、抵抗部30の低電位側接続部位30Lに隣接する第2部位20Lが低電位側に接続される。電流補償部40は、第1部位20Hと第2部位20Lの間の少なくとも一部に配置されている。電流補償部40と分離部20の間の抵抗値は、抵抗部30と分離部20の間の抵抗値よりも小さい。 (もっと読む)


【課題】高精度にエッチングすることができるとともに複数の基板をエッチングする際のエッチングのバラツキを低減することのできる加速度センサの製造方法及びその製造方法で製造された加速度センサを提供する。
【解決手段】SOI基板の上下両面において各固定電極20a〜20dと各可動電極40,41との間の距離を規定する深さ寸法の第1の凹所101a、及び各可動電極40,41の変位スペースを確保するための第2の凹所101bに該当する箇所を除いた箇所にマスク材料100を形成する工程と、第1の凹所101a及び第2の凹所101bに該当する箇所に不純物をドーピングして高濃度不純物層104を形成する工程と、高濃度不純物層104を選択エッチングにより除去する工程を経て第1の凹所101a及び第2の凹所101bを形成する。 (もっと読む)


【課題】被覆体の縁部が基板の一面から剥がれることを防止することができるセンサ装置の製造方法を提供する
【解決手段】基板101の一面上の複数の触覚センサ200を取り囲むように、基板101の一面上にエラストマからなる枠部材111を接着剤により接着する。複数の触覚センサ200を被覆するように、基板101上の枠部材111の内側の空間に流動性のエラストマを充填し、硬化させる。それにより、枠部材111の内側に複数の触覚センサ200を被覆するエラストマからなる被覆層112が形成される。枠部材111と被覆層112とは被覆体110として一体化される。 (もっと読む)


感知素子が加圧媒体から電気的及び物理的に隔離されたような圧力センサを提供する。絶対圧力センサは、真空又は零圧力にあって感知素子を包囲する基準空洞を有する。基準空洞は、微細加工ダイヤフラムを有するゲージウエハに、凹みキャップウエハを結合させることにより形成される。感知素子は、ダイヤフラムの第1の側部に配置される。加圧媒体は、感知素子が配置されている第1の側部とは反対側のダイヤフラムの第2の側部に接近する。ゲージウエハの構造的支持及び応力除去のために、スペーサーウエハを使用することができる。一実施形態では、感知素子から基準空洞の外へ電気接続を引き出すために、垂直ウエハ貫通導電性ビアが使用される。別の実施形態では、感知素子から基準空洞の外へ電気接続を引き出すために、ゲージウエハ上の周辺結合パッドが使用される。 (もっと読む)


【課題】 小型化可能で、特性のばらつきが少ない高精度なMEMSを製造する。
【解決手段】 単結晶シリコンからなる基板の第一の主面の環状領域に複数の凹部を形成し、前記基板を非酸化性雰囲気中で熱処理することによって、前記複数の凹部から前記基板内に環状の空洞を形成するとともに、前記空洞によって隔てられた薄肉部と厚肉部と、前記空洞に囲まれ前記薄肉部と前記厚肉部とを連結している支柱部とを形成し、前記第一の主面の裏面に相当する前記基板の第二の主面から、前記空洞に到達する環状溝を形成することによって、前記環状溝の外側に位置し前記薄肉部と結合する枠部と前記環状溝の内側に位置し前記支柱部に結合する錘部とに前記厚肉部を分割する、ことを含む。 (もっと読む)


【課題】加速度の検出精度が高く、生産性に優れた加速度センサおよび加速度センサの製造方法を提供する。
【解決手段】固定部13と、固定部13に対し変位可能な重り部11と、一端が固定部13に、他端が重り部11にそれぞれ連結され、重り部11の変位に伴って撓む梁部12と、梁部12に設けられ、梁部12の撓みに伴って抵抗値が変化する抵抗素子15と、を有するセンサ素子20と、センサ素子20が載置される基板1と、を備え、基板1のセンサ素子20が載置される側の面に、段差部3を設けるとともにセンサ素子20の固定部13に段差部3と嵌合する切り欠き16を設ける。 (もっと読む)


【課題】付属部をより大きくして感度を向上させることができる加速度センサ素子を提供することにある。
【解決手段】加速度センサ素子1は、開口部13が形成された固定部3と、開口部13内に配置される重り部7と、一方端が重り部7に連結され、他方端が固定部3に連結される梁部5と、梁部5に設けられ、梁部5の変形に伴って抵抗値が変化する抵抗素子9とを有する。重り部7は、梁部5の一方端が連結される主部15と、主部15に連結され、梁部5の一方端(主部15側の端部)よりも他方端側へ突出する付属部17とを有する。付属部17は、開口部13の開口方向の一方側(第1主面Sa側)へ開口する第1溝部25によって梁部5と隔てられ、梁部5よりも開口方向の他方側(第2主面Sb側)へ厚い基部19を有する。また、付属部17は、梁部5よりも第2主面Sb側の位置にて基部19から梁部5側へ張り出した張出部21を有する。 (もっと読む)


【課題】 小型化に適した電気的および機械的に安定なピエゾ抵抗素子型加速度センサー
を提供する。
【解決手段】 枠部と、可撓部と、該可撓部を介して枠部に保持される錘部と、可撓部に
設けられたピエゾ抵抗素子と枠部に設けられたチップ端子とを接続する金属配線および高
濃度拡散層を構成要素に持ち、直交する3つの加速度検出軸毎に前記ピエゾ抵抗素子と金
属配線と高濃度拡散層で構成されるブリッジ回路を有する加速度センサー素子を有するピ
エゾ抵抗素子型3軸加速度センサーあって、ピエゾ抵抗素子上に第2の絶縁膜を介してシ
ールド配線が配置されており、該シールド配線は前記金属配線の一部としてブリッジ回路
の一部を構成している。 (もっと読む)


【課題】3軸方向の加速度を検出することが可能でかつ容易に製造可能であるとともに小型化、低コスト化および周波数応答性の向上が可能な加速度センサを提供する。
【解決手段】 加速度センサ300は、複数のセンサ素子201,202,203,204により構成されるセンサ素子群200を含む。センサ素子201,202,203,204は共通の基板101上に異なる向きに形成される。センサ素子201,202,203,204はピエゾ抵抗素子を有するカンチレバーCL1,CL2,CL3,CL4を含む。カンチレバーCL1,CL2,CL3,CL4は基板101の一面から斜め上方に湾曲する。基板101は基台110上に取り付けられる。基板101上に空間が確保されるように基台110にケーシング120が取り付けられる。 (もっと読む)


【課題】耐湿性等の信頼性を向上させたコンデンサを提供する。
【解決手段】コンデンサは、半導体基板100の貫通孔123を覆うように形成された第1の膜102と、第1の膜102の上方に第1の膜102と対向するように形成された第2の膜115とを備えている。第2の膜115は、半導体基板100の貫通孔123上に位置する複数の第1の孔124と、複数の第1の孔124よりも開口面積が大きい少なくとも1つの第2の孔126とを有している。第2の孔126は、第1の膜102のうち貫通孔123に露出した部分よりも外側の部分と対向する領域のみに存在している。 (もっと読む)


61 - 80 / 234