【課題】外力の大きさ及び方向並びに加速度を検出することができ、低コストに製造することのできる力学量センサ及びその製造方法を提供すること。
【解決手段】本発明の一実施形態に係る力学量センサは、第１基板と、前記第１基板上に配置された固定部と、前記固定部に一端部が支持されて前記第１基板から離隔して配置された可動電極と、前記可動電極の周囲に位置し力学量の検出方向に配置された固定電極と、前記固定部に電気的に接続された第１端子と、前記固定電極に電気的に接続された第２端子と、を備えることを特徴とする。 （もっと読む）

【課題】変位測定範囲を増加させた可動ゲート型加速度センサを提供することにある。
【解決手段】複数のソース電極１７ａ，１７ｂとドレイン電極１８ａ，１８ｂの組みを設け、ソース電極１７ａ，１７ｂそれぞれにソース配線部１９ａ，１９ｂを接続し、ドレイン電極１８ａ，１８ｂそれぞれにドレイン配線部２０ａ，２０ｂを接続し、それぞれの組のチャネル形成領域２１の上方に矩形状の可動ゲート１５が共通に配置される可動ゲート型加速度センサとした。 （もっと読む）

【課題】可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供する。
【解決手段】ソース電極１７とドレイン電極１８との上に導電シールド電極２０が配置される可動ゲート型電界効果トランジスタ１とした。そして導電シールド電極２０の電位を固定することとした。導電シールド電極２０が配置されることにより、可動ゲート１５とドレイン電極１８またはソース電極１７との間に発生する静電力を抑制することができる。 （もっと読む）

【課題】基準圧室としての空洞を基板の内部に設けることにより、低コスト化かつ小型化を実現可能な圧力センサを提供すること。
【解決手段】この圧力センサ１は、シリコン基板２を備えている。シリコン基板２の内部には、シリコン基板２の主面に平行な方向に平たい扁平空間４が形成されており、この扁平空間４とシリコン基板２の表面２１との間には貫通孔６が形成されている。貫通孔６にアルミニウム充填体８が充填されて埋め込まれることにより、扁平空間４は、基準圧室として密閉されている。そして、扁平空間４に対してシリコン基板２の表面２１側には、シリコン基板２におけるその表面２１と扁平空間４との間の部分（ダイヤフラム５）の歪み変形により電気抵抗が変化するピエゾ抵抗Ｒ１〜Ｒ４が形成されている。 （もっと読む）

【課題】第２シリコン基板の第１シリコン基板と対向する面で、凹部と対向する部位と第１シリコン基板と接合された部位との境界における応力集中を緩和することにより、破壊耐圧を向上させることができる半導体圧力センサおよびその製造方法を提供する。
【解決手段】一方の面３に凹部８ａが形成された第１シリコン基板２と、凹部８ａを封止するように第１シリコン基板２に一方の面７が接合された第２シリコン基板６と、第２シリコン基板６の他方の面１２に形成された歪検出素子１３と、第２シリコン基板６の一方の面７で凹部８ａと対向する部位に、少なくとも凹部８ａと対向する部位と第１シリコン基板２の一方の面３と接合された部位との境界を覆うように形成された第１酸化シリコン膜１８と、を備える。 （もっと読む）

【課題】製造および動作信頼性の改善と共に必要とされる性能特性をもたらす、シングルチップ上に製造された１つまたは複数のセンサを提供すること。
【解決手段】センサ製造方法が開示され、一実施形態では、ダブルシリコンオンインシュレータのウェーハを備えるエッチング済み半導体基板ウェーハ（１３０）を、エッチング済みデバイスウェーハ（１４２）に接着して懸垂構造体を作製し、同構造体の撓みが、埋め込まれた圧電抵抗センサ素子（１５０）によって検知される。一実施形態では、センサは加速度を測定する。他の実施形態では、センサは圧力を測定する。 （もっと読む）

【課題】ピエゾ抵抗素子の形成位置の精度を高め、加速度センサの歩留まりを向上させる。
【解決手段】単結晶シリコンからなる基板の表層に不純物を導入することによってピエゾ抵抗部を形成し、非原型領域のうち、可撓部Ｆの原型領域の第三端および第四端に隣接し前記第三端と第四端とからそれぞれ一定距離の幅を有する側壁形成領域において、前記基板の表面に、前記基板に対するエッチング選択性を有する側壁１４ａを形成し、可撓部Ｆの原型領域および錘部Ｍの原型領域および枠部Ｓの原型領域を保護する保護部と、側壁１４ａとをマスクに用いて前記基板を異方性エッチングすることにより、枠部Ｓと錘部Ｍと可撓部Ｆとを形成するとともに、前記ピエゾ抵抗部からピエゾ抵抗素子Ｐ１、Ｐ２、Ｐ３、Ｐ４を形成する。 （もっと読む）

【課題】使用時の電流ばらつきを抑えながら空乏層の接触を防止する素子構造を提供する。
【解決手段】ＳＯＩ基板の表面（Ｎ型層）にＰ型ドーパントをイオン注入することで、ピエゾ抵抗を形成する。その後、裏面側の支持用基板層のピエゾ抵抗の対向位置をエッチングし、裏面側から全面にＮ型ドーパントをイオン注入し、Ｎ＋層を形成する。表面側のＮ型層基板は、支持用基板層がエッチングされた箇所だけＮ＋層となる。Ｎ＋層が裏面側の空乏層の広がりを抑止するため、基板の比抵抗を高くしてもピエゾ抵抗の空乏層と接触することがない。例えば、基板の比抵抗を１Ω・ｃｍ以上とすれば、ドーパント濃度は１×１０¹⁶個/cm3以下となり、ピエゾ抵抗のドーパント濃度（例えば１×１０¹⁸個/cm3）に対して少なくなり、基板の比抵抗のばらつき（１Ω・ｃｍ〜１０Ω・ｃｍ程度）が、ピエゾ抵抗の抵抗値のばらつきに与える影響は非常に小さくなる。 （もっと読む）

【課題】半導体圧力センサの製造工程における、貫通穴の形成を抑制し、製造歩留まりの向上を図る。
【解決手段】本発明の半導体圧力センサは、ダイヤフラム部Ｄを備えた半導体基板３と、前記ダイヤフラム部Ｄに印加される圧力を抵抗値変化として検出するピエゾ抵抗素子（２ａ、２ｂ、２ｃ、２ｄ）と、前記ダイヤフラム部表面及び前記ピエゾ抵抗素子表面を含む前記半導体基板表面を覆うアルカリ耐性を持つ第1の絶縁膜８ａと、前記第１の絶縁膜の上層に形成され、少なくとも前記第1の絶縁膜の表面を覆う導電性薄膜７と、前記導電性薄膜表面を覆うアルカリ耐性を持つ第２の絶縁膜８ｂとを具備している。 （もっと読む）

【課題】本発明は、半導体圧力センサ及びその製造方法に係り、Ｓｉ基板の開口部のダイヤフラム側壁すべてをその基板面に対して垂直な面とすることにある。
【解決手段】半導体圧力センサは、単結晶シリコン基板と、前記単結晶シリコン基板を裏面側からエッチングすることによって形成されたダイヤフラム及び４面のダイヤフラム側壁と、前記単結晶シリコン基板の表面側に形成されたリード導体及び歪ゲージ抵抗からなるブリッジ回路と、を備え、前記ダイヤフラムは、面方位が（１１０）面であり、かつ、平面形状が平行四辺形であり、前記ダイヤフラム側壁は、４面とも面方位が（１１１）面であり、かつ、２面ずつ互いに平行に向かい合っており、圧力印加に伴う前記ダイヤフラムの撓み量に応じて前記ブリッジ回路の出力値が変動することを利用して、前記ダイヤフラムに印加される被検出対象の圧力を検出する。 （もっと読む）

【課題】圧力センサにおいて２枚の単結晶シリコン基板を張り合わせたものやＳＯＩ基板を適用せずに、圧力センサにおいて十分な性能（感度等）を確保すると共に、そのコストをより抑制する。
【解決手段】シリコン基板１の一端面側に形成された酸化膜（またはシリコン窒化膜）２表面に対し膜成長によってポリシリコン膜３が形成される。また、ポリシリコン膜３中には、拡散領域５と、その拡散領域５と接触するようにピエゾ抵抗素子７が形成される。そして、前記シリコン基板１他端面側からエッチングされて形成され前記酸化膜におけるピエゾ抵抗素子７の位置に対して、ダイアフラム１０１が形成される。 （もっと読む）

【課題】微小電気機械装置の特性向上および製造工程の簡略化を図る。
【解決手段】微小電気機械装置を、半導体層(1)と、前記半導体層中のチャネル領域の両側に形成されたソース、ドレイン領域(13)と、前記半導体層上に形成されたゲート絶縁膜(19)と、前記ゲート絶縁膜上に形成された空洞(15a)と、前記空洞上に形成されたゲート電極(17)と、を有し、前記ゲート電極は、前記ゲート絶縁膜と接触するよう可動に構成され、前記ゲート電極上に加わる力を、前記ゲート電極と前記ゲート絶縁膜との接触面積により検出するように構成する。このように、上記接触面積によりゲート電極上に加わる力を検出することができる。また、一時的なＦＥＴ構造を利用することにより、装置および製造工程の簡略化を図ることができる。 （もっと読む）

【課題】センサ内部の配線パターンの設計や製造工程を変更せずに、配線パターンを容易に変更可能にするセンサデバイス及びその製造方法を提供する。
【解決手段】センサデバイスは、複数のピエゾ素子２３１，２３２と、複数の接続パッド２６１〜２６５と、ピエゾ素子２３１，２３２と電気的に接続された上層配線２４０、２４１と、上層配線２４０及び２４１に接続された下層配線２５１及び２５２と、下層配線２５１及び２５２に対して垂直方向に交差する上層配線２４２〜２４４と、上層配線２４２〜２４４の下層の下層配線２５３〜２５７があり、下層配線２５３〜２５７の他端部の上層には、絶縁層を介して接続パッド２６１〜２６５が形成される。 （もっと読む）

【課題】安価に製造することができるＭＥＭＳセンサを提供する。
【解決手段】ＭＥＭＳセンサの一例であるシリコンマイク１は、開口５が貫通して形成されたシリコン基板２と、開口５に対向して設けられ、その対向方向に振動可能な振動膜６と、振動膜６に形成された圧電素子９とを含んでいる。 （もっと読む）

【課題】 少ない工程で製造できる１軸加速度センサを提供する。
【解決手段】 支持部（Ｓ）と、平行する二つの面に内周面が開口している凹部（５０）が形成され前記凹部内に重心を有する錘部（Ｍ）と、一端が前記支持部と結合し他端が前記凹部の底面に結合している板ばね形の可撓部（Ｆ）と、前記可撓部の長手方向の両端近傍でかつ前記可撓部の短手方向の両端近傍に少なくとも２つずつ互いに前記可撓部の厚さ方向に離間して設けられる歪み検出素子（Ｐ１〜Ｐ４）と、を備える。 （もっと読む）

【課題】振動子エレメントの両端に溝部を設けた静電容量型超音波振動子において、全体に占めるセル領域の面積比率を低下させず、かつ発生させる超音波の出力低下のない静電容量型超音波振動子を提供する。
【解決手段】シリコン基板と、該シリコン基板の上面に配設された第１の電極と、該第１の電極と対向し所定の空隙を隔てて配設された第２の電極と、該第２の電極を支持するメンブレンとからなる振動子セルから構成され、駆動制御信号を入出力する最小単位である振動子エレメントと、前記シリコン基板の背面に電極パッドを介して接合したフレキシブルプリント基板とから構成される静電容量型超音波振動子において、隣接する前記振動子エレメント間に溝部が設けられ、該溝部に導電膜が形成されていることにより、上記課題の解決を図る。 （もっと読む）

【課題】 加速度センサにおいて、検出対象の加速度に対する応答性を改善する。
【解決手段】 支持部と、前記支持部に一端が結合している板ばね形の可撓部と、前記可撓部の他端が結合している錘部と、前記可撓部の歪みを検出する歪み検出手段と、を備え、前記錘部に、前記可撓部の厚さ方向と平行でない面を有する凹部および凸部が形成され、前記支持部に、前記錘部に形成された凹部の内側において当該凹部と対向する凸部と、前記錘部に形成された凸部と内側において対向する凹部とが形成されている。 （もっと読む）

【課題】 強い衝撃を受けても破損しにくい加速度センサを提供する。
【解決手段】 枠部（Ｓ）と、前記枠部の内側に一端が結合している板ばね形の可撓部（Ｆ）と、前記可撓部の他端が結合している錘部（Ｍ）と、前記可撓部の歪みを検出する第一歪み検出手段（Ｐ１〜Ｐ４）と、前記枠部および前記可撓部および前記錘部のいずれかに設けられ前記錘部が予め設計された所定範囲より大きく変位することを抑制するダンパであって、前記錘部の運動方向に撓む板ばね形のダンパ（４０，４１）と、を備える。 （もっと読む）

【課題】半導体ウェハ周縁部にフォトレジストを形成することなく半導体ウェハ周縁部の半導体層に不純物イオンが注入されるのを防止し、電解エッチング処理の際に半導体ウェハの表面側と裏面側で電気的に短絡するのを防止する。
【解決手段】半導体ウェハ１の周縁部に、後工程のイオン注入工程でＮ型領域５に注入されるＰ型不純物イオンが突き抜けない程度の膜厚で周縁部絶縁膜１３を形成する。半導体ウェハ１の主表面上にＰ型不純物イオンの注入領域を画定するためにフォトレジスト１７を形成する。イオン注入法により、フォトレジスト１７及び周縁部絶縁膜１３をマスクにして半導体ウェハ１のＮ型領域５の所定の領域にＰ型不純物イオンを注入してＰ型領域１９を形成する。フォトレジスト１７を除去し、半導体ウェハ１の主表面に配線処理を行なった後、半導体ウェハ１のＰ型シリコン基板３に対して電解エッチング処理を行なう。 （もっと読む）

【課題】重り部の強度を維持しつつ梁部を長くすることが可能な加速度センサ素子を提供する。
【解決手段】加速度センサ素子１は、開口部１３が形成された固定部３と、開口部１３内に配置される重り部７と、一方端が重り部７に連結され、他方端が固定部３に連結される梁部５と、梁部５に設けられ、梁部５の変形に伴って抵抗値が変化する抵抗素子９とを有する。重り部７は、梁部５の一方端が連結される主部１５と、主部１５に連結され、梁部５の重り部７側の端部よりも固定部３側に突出する付属部１７とを有する。付属部１７（非重なり部１９）は、開口部１３の開口方向に見て梁部５と重ならない位置において主部１５に連結されている。さらに、付属部１７（重なり部２１）は、梁部５よりも第２主面Ｓｂ側、且つ、開口方向に見て梁部５と重なる位置において主部１５に連結されている。 （もっと読む）