可動ゲート型電界効果トランジスタ
【課題】可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供する。
【解決手段】ソース電極１７とドレイン電極１８との上に導電シールド電極２０が配置される可動ゲート型電界効果トランジスタ１とした。そして導電シールド電極２０の電位を固定することとした。導電シールド電極２０が配置されることにより、可動ゲート１５とドレイン電極１８またはソース電極１７との間に発生する静電力を抑制することができる。
【解決手段】ソース電極１７とドレイン電極１８との上に導電シールド電極２０が配置される可動ゲート型電界効果トランジスタ１とした。そして導電シールド電極２０の電位を固定することとした。導電シールド電極２０が配置されることにより、可動ゲート１５とドレイン電極１８またはソース電極１７との間に発生する静電力を抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro-Electro-Mechanical Systems：微小電気機械素子）技術を用いて形成される可動ゲート型電界効果トランジスタに関する。
【背景技術】
【０００２】
可動ゲート型電界効果トランジスタが、図を参照しつつ説明される。図１３は可動ゲート型電界効果トランジスタの説明図であり、図１３（ａ）は平面図、図１３（ｂ）はＭ−Ｍ線断面図、図１３（ｃ）はＮ−Ｎ線断面図である。
【０００３】
可動ゲート型電界効果トランジスタ５００は、半導体基板５０１、ゲート酸化膜５０２、ソース電極５０３、チャネル形成領域５０４、ドレイン電極５０５、ソース配線部５０６、ドレイン配線部５０７、支持体５０８，５０９、可動ゲート電極５１２、空間部（gategap)５１３を備える。
【０００４】
可動ゲート型電界効果トランジスタ５００は、チャネル形成領域５０４上のゲート酸化膜５０２と、可動ゲート電極５１２と、の間に空間部（gategap）５１３を有している。このため可動ゲート電極５１２が変位すると、可動ゲート電極５１２とゲート酸化膜５０２との間の空間部５１３の距離も変化する。そして、この空間部５１３の距離の変化に応じてチャネル５０４に誘起されるキャリアの密度が変化するため、ドレイン電流も変化する。このような可動ゲート型電界効果トランジスタ５００は、例えば、機械スイッチ、共振器、メモリなどの用途で使用される。
【０００５】
スイッチ素子に用いる場合、ソース電極５０３を接地し、ドレイン電極５０５に一定の正電圧を印加、可動ゲート電極５１２の電圧を変化させることで、ドレイン電流を変化させ、スイッチ機能を発揮させている。このとき可動ゲート電極５１２への印加電圧を０Ｖから増加させて行くと、初めは可動ゲート電極５１２とドレイン電極５０５間に発生する静電力は、可動ゲート電極５１２のバネ復元力より小さいため、可動ゲート電極５１２は両力が釣り合った中空の位置で安定する。さらに可動ゲート電極５１２への印加電圧を増加させて行くと、ある電圧で静電力が可動ゲート電極５１２のバネ復元力より大きくなり、可動ゲート電極５１２はゲート酸化膜５０２と接触する。
【０００６】
このとき、チャネルポテンシャルは可動ゲート電極５１２とチャネル形成領域５０４との距離が縮まることにより急激に変化し、チャネル形成領域５０４に形成されるチャネルに誘起されるキャリア密度が増加するためドレイン電流が増加する。この可動ゲート電極５１２とチャネル形成領域５０４の距離の変化によるドレイン電流の変化を、スイッチとして用いているものである。
【０００７】
また、可動ゲート型電界効果トランジスタ５００は、加速度センサの用途でも使用される。可動ゲート電極５１２の質量部分が加速されたとき、梁構造の可動ゲート電極５１２は力により変位させられる。そして、可動ゲート電極５１２の変位に応じてドレイン電流が変化する。
【０００８】
さらに、このような加速度センサ（つまり可動ゲート型電界効果トランジスタ）が、例えば、特許文献１、特許文献２、特許文献３および特許文献４に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０６−２０４５０２号公報
【特許文献２】特開２０００−１０８０９９号公報
【特許文献３】特開平９−１８０１５号公報
【特許文献４】特開平８−３３５７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来技術の可動ゲート型電界効果トランジスタ５００は、ドレイン電流を大きくしようとすると、大きなドレイン電圧を印加する必要があった。このことにより、ドレイン電極５０５と可動ゲート電極５１２との間の電位差が大きくなり、同時に大きな静電力が発生していた。
【００１１】
スイッチ素子への応用を考えた場合、大きな静電力が発生すると、スイッチイングさせるために可動ゲート電極５１２に印加する電圧によらず、可動ゲート電極５１２がドレイン電極５０５に引き寄せられトランジスタがオンしてしまう為、スイッチ機能が失われる問題があった。
【００１２】
また、加速度センサーなどの変位センサーへの応用を考えた場合、大きな静電力が発生すると可動ゲート電極５１２がドレイン電極５０５に引き寄せられ、しいてはドレイン電極５０５と接触してゲート電極５１２が変位しなくなる課題があった。
【００１３】
そこで、この発明は上記問題点を解決するためになされたものであり、その目的は、可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の特徴をなす可動ゲート型電界効果トランジスタは、以下のようになる。
まず、半導体基板の表面層に形成されたソース電極およびドレイン電極と、
前記半導体基板の表面層であって、前記ドレイン電極とソース電極との間のチャネル形成領域と、
前記ソース電極上、前記ドレイン電極上および前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ソース電極または前記ドレイン電極の少なくとも一方の上方に配置され、前記ゲート絶縁膜内に形成された導電シールド電極と、
前記チャネル形成領域の上方に配置され、前記ゲート絶縁膜に対して空間部を挟んで空中に設けられる梁構造の可動ゲート電極と、
を備える可動ゲート型電界効果トランジスタとする。
【００１５】
このような構成とすることにより、導電シールド電極に所定の電位（ドレイン電極に印加される電圧よりも小さい電圧）を印加することにより、可動ゲート電極とドレイン電極（もしくはソース電極）との間の静電力を制御することができる。例えば、導電シールド電極を可動ゲート電極と同電位に保持することで、可動ゲート電極とドレイン電極（もしくはソース電極）との間の静電力を抑制することができる。これにより、これにより、可動ゲート電極は不要な静電力により、ドレイン電極（もしくはソース電極）に引き寄せられ、しいてはドレイン電極（もしくはソース電極）と接触してしまうことが無くなる。
【００１６】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記ソース電極は、直線状の複数のソース歯部と、これらソース歯部が垂直に接続されるソース根元部とからなる櫛歯状の電極を含み、
前記ドレイン電極は、直線状の複数のドレイン歯部と、これらドレイン歯部とそれぞれ垂直に接続されるドレイン根元部とからなる櫛歯状の電極を含み、
前記複数のソース歯部と前記複数のドレイン歯部とが略平行であって交互に配置され、
前記可動ゲート電極は、前記ソース電極、前記ドレイン電極および前記チャネル形成領域を覆うように配置されるものとする。
【００１７】
このような可動ゲート型電界効果トランジスタは、ソース電極とドレイン電極との間に形成されるチャネルも複数となって、可動ゲート電極の長さと比較して、チャネル幅の全長が大幅に長くなり、大きなドレイン電流が取り出せるようになる。
【００１８】
また、前記ソース電極に電気的に接続されるソース配線部と、前記ドレイン電極に電気的に接続されるドレイン配線部とを備えるものとする。
また、前記ソース配線部は、直線状の複数のソース配線歯部と、これらソース配線歯部が垂直に接続されるソース配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のソース電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられ、前記ドレイン配線部は、直線状の複数のドレイン配線歯部と、これらドレイン配線歯部が垂直に接続されるドレイン配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のドレイン電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられるものとする。
【００１９】
ここで、櫛歯状のソース配線部がソース電極に接続され、また、櫛歯状のドレイン配線部がドレイン電極に接続される構成を採用したため、ソース電極やドレイン電極への接触面を多くして配線抵抗を低減し、ドレイン電流を効率的に流すことができる。この際、櫛歯状のソース配線部やドレイン配線部の根元部の幅を大きくするとさらに配線抵抗を低減し、ドレイン電流をより効率的に流すことができる。
【００２０】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記ソース電極に前記半導体基板表面から形成されたソース溝を備え、前記ソース溝内に前記ソース配線部を配置し、
前記ドレイン電極に前記半導体基板表面から形成されたドレイン溝を備え、前記ドレイン溝内に前記ドレイン配線部を配置するものとする。
【００２１】
このような構成とすると、ゲート酸化膜内にソース配線部やドレイン配線部を配置せずに半導体基板内にソース引出配線部やドレイン引出配線部を配置しているため、ゲート酸化膜を薄く形成することができる。
【００２２】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記導電シールド電極と前記可動ゲート電極とが電気的に接続されているものとする。
【発明の効果】
【００２３】
本発明によれば、可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供することができる。
【図面の簡単な説明】
【００２４】
【図１】可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ線断面図、図１（ｃ）はＢ−Ｂ線断面図である。
【図２】可動ゲート型電界効果トランジスタの構造図であり、図２（ａ）はゲート酸化膜および可動ゲートを取り去った内部構造図、図２（ｂ）はＡ−Ａ線断面図、図２（ｃ）はＢ−Ｂ線断面図である。
【図３】チャネル幅の説明図である。
【図４】Ａ−Ａ断面から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【図５】Ｂ−Ｂ断面から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【図６】可動ゲート型電界効果トランジスタの構造図であり、図６（ａ）は平面図、図６（ｂ）は正面図、図６（ｃ）は側面図である。
【図７】可動ゲート型電界効果トランジスタの構造図であり、図７（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図７（ｂ）はＣ−Ｃ線断面図、図７（ｃ）はＤ−Ｄ線断面図である。
【図８】可動ゲート型電界効果トランジスタの構造図であり、図８（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図８（ｂ）はチャネル幅の説明図である。
【図９】可動ゲート型電界効果トランジスタの構造図であり、図９（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図９（ｂ）はＥ−Ｅ線断面図、図９（ｃ）はＦ−Ｆ線断面図である。
【図１０】チャネル幅の説明図である。
【図１１】可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲートを取り去った内部構造図であり、図１１（ａ）は平面図であり、図１１（ｂ）は、図１１（ａ）のＩ−Ｉ線断面図である。
【図１２】可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲート電極を取り去った内部構造図であり、図１２（ａ）は、平面図であり、図１２（ｂ）は、図１２（ａ）のＪ−Ｊ線断面図である。
【図１３】可動ゲート型電界効果トランジスタの説明図であり、図１３（ａ）は平面図、図１３（ｂ）はＭ−Ｍ線断面図、図１３（ｃ）はＮ−Ｎ線断面図である。
【発明を実施するための形態】
【００２５】
続いて、本発明を実施するための形態の可動ゲート型電界効果トランジスタ１について説明する。まず、可動ゲート型電界効果トランジスタ１の構成について図を参照しつつ説明する。図１は可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は可動ゲート電極を取り去った平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図、図１（ｄ）は図１（ａ）のＣ−Ｃ線断面図である。図２は可動ゲート型電界効果トランジスタの構造図であり、図２（ａ）はゲート酸化膜、導電シールド電極および可動ゲート電極を取り去った内部構造図、図２（ｂ）は図２（ａ）のＡ−Ａ線断面図である。図３は図１の可動ゲート型電界効果トランジスタ１を加速度センサとして適用した場合の動作説明図である。図４は図１の可動ゲート型電界効果トランジスタ１をスイッチとして適用した場合の動作説明図である。
【００２６】
可動ゲート型電界効果トランジスタ１は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９、導電シールド電極２０を備える。
【００２７】
半導体基板１１は、平面度が高い表面を有するｐ型のシリコン基板である。
ゲート酸化膜１２は、半導体基板１１の表面を覆うシリコン酸化膜であり、導電シールド電極２０の下に形成されるシリコン酸化膜１２ａと導電シールド電極２０の上に形成されるシリコン酸化膜１２ｂからなる。
【００２８】
ソース側接続部１３は、一端が外界に露出しており、また、他端がゲート酸化膜１２内でソース電極１７と電気的に接続されている。
ドレイン側接続部１４は、一端が外界に露出しており、また、他端がゲート酸化膜１２内でドレイン電極１８と電気的に接続されている。
【００２９】
このソース側接続部１３とドレイン側接続部１４には、可動ゲート型電界効果トランジスタ１に電源を供給する回路や出力信号を処理する回路などの制御回路との接続するための各種の配線が接続されることとなる。制御回路を半導体基板１１内に集積して形成する場合は、必ずしもソース側接続部１３またはドレイン側接続部１４の一端が外界に露出する必要はない。
【００３０】
可動ゲート電極１５は、ポリシリコンにより形成されており、空間部１６を隔ててチャネル形成領域１９の上側に配置される矩形状の部材である。可動ゲート電極１５は、２個の支持部１５ａにより矩形状部材の両方の短辺側で支持され、残る長辺側では自由端であって開放部１５ｂが形成される。このような支持部１５ａに支持される可動ゲート電極１５は、梁構造体となっており、図１（ｄ）で示す矢印α方向（ゲート酸化膜１２の表面に対して垂直方向）に可動ゲート電極１５の中央部が移動する。なお、支持部１５ａはシリコン酸化膜を加工して形成される。
【００３１】
空間部１６は、ゲート酸化膜１２と可動ゲート電極１５との間に挟まれる空間である。
ソース電極１７は、ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（ｎ+注入層）である櫛歯状の電極である。複数のソース歯部１７ａが平行に配置されてソース根元部１７ｂと接続され、ソース根元部１７ｂにソース引出電極１７ｃが接続され、ソース引出電極１７ｃは可動ゲート電極１５の開放部１５ｂから引き出されているものとした。
【００３２】
ドレイン電極１８は、ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（ｎ+注入層）である櫛歯状の電極である。複数のドレイン歯部１８ａが平行に配置されてドレイン根元部１８ｂと接続され、ドレイン根元部１８ｂにドレイン引出電極１８ｃが接続され、ドレイン引出電極１８ｃは可動ゲート電極１５の開放部１５ｂから引き出されているものとした。
【００３３】
ソース電極１７は、ソース歯部１７ａの幅（図２（ａ）中の左右方向の幅）に対してソース根元部１７ｂの幅（図２（ａ）中の上下方向の幅）が大きく構成され、ソース電極１７の配線抵抗を低減している。
【００３４】
ドレイン電極１８は、ドレイン歯部１８ａの幅（図２（ａ）中の左右方向の幅）に対してドレイン根元部１８ｂの幅（図２（ａ）中の上下方向の幅）が大きく構成され、ドレイン電極１８の配線抵抗を低減している。
【００３５】
チャネル形成領域１９は、半導体基板１１のうちソース電極１７とドレイン電極１８との間の領域である。このようにチャネル形成領域１９において単位ゲート面積あたりの実効チャネル幅を増加させることで、ドレイン・ソース間電流を増加させている。
【００３６】
導電シールド電極２０は、ゲート酸化膜１２の中に形成され、ソース電極１７およびドレイン電極１８を覆うように配置する。しかし、ソース電極１７とドレイン電極１８との間（チャネル形成領域１９）を全て覆わないように配置する。可動ゲート電極の下方に位置するソース電極１７およびドレイン電極１８を全て覆うように配置することが望ましい。導電シールド電極２０は、引出部２０ａ、２０ｂが配置され、引出部２０ａ，２０ｂは、所定の電位を印加するための配線が接続される。導電シールド電極２０をチャネル形成領域１９上に張り出して形成する場合は、導電シールド電極２０に電圧が印加された状態で、導電シールド電極２０の下のチャネル形成領域１９にチャネルが形成されるような電圧を印加することが望ましい。
【００３７】
可動ゲート型電界効果トランジスタ１の構成はこのようなものである。
続いて可動ゲート型電界効果トランジスタ１の機能について説明する。
このような可動ゲート型電界効果トランジスタ１は、チャネル形成領域１９上のゲート酸化膜１２と、可動ゲート電極１５と、の間に空間部（gategap)１６を有している。可動ゲート電極１５が変位すると、可動ゲート電極１５とゲート酸化膜１２との間の空間部１６の距離も変化する。そして、この空間部１６の距離の変化に応じて空間部１６の電界が変化し、チャネル形成領域１９に誘起されるキャリアの密度が変化してドレイン電流も変化する。また、ドレイン電極１８とソース電極１７上にゲート酸化膜１２を介して導電シールド電極２０を設けている。この導電シールド電極２０を可動ゲート電極１５と同電位に保持することで、導電シールド電極２０がある領域では、可動ゲート電極１５とドレイン電極１８またはソース電極１７との間の電界が遮蔽され、静電力が働かない。このとき、チャネル形成領域１９では可動ゲート電極１５との間で静電力が発生するが、可動ゲート電極１５全体では従来例に比べ導電シールド電極２０で被われた面積分だけ、静電力が発生する領域が少なくなっており、可動ゲート電極１５全体での静電力は小さくなる。
【００３８】
以上のように、導電シールド電極２０を設け導電シールド電極２０をドレイン電圧と同電位に保持することで、静電力を低減することが出来る。
加速度センサーとして用いた場合は、ダイナミックレンジ拡大の効果がある。以下、加速度検知動作を説明する。
【００３９】
加速度センサーとして用いた場合について説明する。
可動ゲート型電界効果トランジスタでの加速度センサーの測定原理は、加速度印加による可動ゲート電極１５の上下変位、すなわち空間部１６の変化に伴う、ドレイン電流の変化を利用して加速度を測定するものである。図３に示すように、ドレイン電流は空間部１６の変位によって変化する。図３の縦軸は、ソースドレイン間に流れる電流（ドレイン電流）であり、横軸は、可動ゲート電極とゲート酸化膜１２の距離（図１（ｄ）において空間部１６のα方向の幅）である。また、半導体基板１１とソース電極１７および可動ゲート電極に印加する電圧を０Ｖとし、ドレイン電極に印加する電圧を４Ｖとした。例えば、空間部１６が縮まる方向に加速度が印加されると、ドレイン電流は増加する。しかし、従来例ではある閾値Ａより大きな加速度が印加されると、ゲートギャップが小さくなりなりすぎ、静電力が可動ゲート電極１５のバネ復元力を上回る状態になる。すると静電力により、可動ゲート電極１５がゲート酸化膜１２へ接着（スティクション）してしまい、出力電流としてギャップ（可動ゲート電極とゲート酸化膜１２の距離）が０（ゼロ）の時と同じ一定の値しか示さず、この閾値加速度より大きな加速度は測定できなかった。しかし、本形態では、静電力が低減されているため、従来例の閾値Ａより大きな加速度を印加しても、静電力がゲート電極のバネ復元力を上回る状態にはならず、加速度測定のダイナミックを拡大することができる。
【００４０】
以下、スイッチとして用いた場合の動作について説明する。
可動ゲート型電界効果トランジスタをスイッチとして用いる場合の特性図を図４に示す。図４において縦軸は、可動ゲート電極とゲート酸化膜１２の距離（図１（ｄ）において空間部１６のα方向の幅（gategap））であり、横軸は、ゲートソース間電圧である。また、半導体基板とソース電極に印加する電圧を０Ｖとし、ドレイン電極に印加する電圧を４Ｖとした。図４に示すように、ゲートソース間電圧を変化させた時にある閾値Ｃ電圧を越えると急激に空間部１６が縮まりスティクションする特性を活かしている。この閾値電圧Ｃより低い電圧では、可動ゲート電極１５のスティクションは発生せず、チャネル形成領域１９においてチャネルは形成されずドレイン電流は流れない。すなわちスイッチオフ状態である。一方、閾値電圧Ｃより大きな電圧では、可動ゲート電極１５のスティクションが起こり、それに伴いチャネル形成領域１９にチャネル（反転層）が形成されドレイン電流が流れ始める。すなわちスイッチＯＮする。
【００４１】
このとき、この導電シールド電極２０の電位を可変することで、可動ゲート電極１５の静電力を可変し、しいてはスティクションするゲートソース間電圧（スティクション電圧）を可変することができる。例えば、導電シールド電極２０の電位を可動ゲート電極１５と同じすれば、静電力を小さくすることができ、スティクション電圧を大きく、すなわちスイッチＯＮの電圧を高くすることができる。また、導電シールド電極２０の電圧を可動ゲート電極１５に印加する電圧と大きく異なる電圧とすれば、静電力は大きくなり、スティクション電圧を小さく、すなわちスイッチＯＮの電圧を低くすることができる。
【００４２】
以上のように導電シールド電極２０の電位を可変することで、スイッチのＯＮ/ＯＦＦ電圧を可変することができる。
本形態では、導電シールド電極２０の電圧をドレイン電圧と同電圧としたが、それに限らない。ドレイン電圧とゲート電圧の間の電圧に保持しても、静電力低減の効果は得ることができる。
【００４３】
さらに、導電シールド電極２０と可動ゲート電極１５との間の電圧をドレインゲート間電圧より大きくなるように保持することで、意図的にスティクションするゲート電圧をより低くすることや、可変することができ、加速度センサーのダイナミックレンジ調整などに有効である。
【００４４】
また、本形態では導電シールド電極２０をドレイン電極１８とソース電極１７両方に設置したが、どちらか一方であっても効果は得られ、必要な特性に応じて選択して形成すればよい。例えば、上記で示した例の場合は、ドレイン電極１８の上のみに導電シールド電極２０を形成することでも静電力低減の効果を得ることができる。また、可動ゲート電極１５の電圧をドレイン電圧と同電位とする場合は、ソース電極１８の上のみに導電シールド電極２０を形成することでも静電力低減の効果を得ることができる。
【００４５】
また、本形態では、可動ゲート電極１５としてポリシリコンを用いたが、これはアルミニウムなどの導電性材料でもよい。
可動ゲート型電界効果トランジスタ１の機能はこのようなものである。
【００４６】
続いて、このような可動ゲート型電界効果トランジスタ１の製造方法について図を参照しつつ説明する。図５はＡ−Ａ断面（図１（ａ）参照）から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。図６はＣ−Ｃ断面（図１（ｄ）参照）から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【００４７】
可動ゲート型電界効果トランジスタ１の製造方法では、犠牲層を用いて可動ゲート電極を形成する犠牲層プロセスを用いる。
図５（ａ），図６（ａ）は、ソース電極１７とドレイン電極１８形成前状態の説明図である。これまでの工程について概略説明する。Ｓｉ（シリコン）製の半導体基板１１の表面に、熱酸化膜を形成する（熱酸化膜形成工程）。そして、熱酸化膜にレジストを形成してエッチング加工して中央にくぼみを形成してからレジストを剥離除去し、図６（ａ）で示す熱酸化膜２２を形成する（支持部形成工程）。熱酸化膜２２は可動ゲート電極の支持部１５ａとなる。
【００４８】
そして、図５（ｂ），図６（ｂ）に示すように、熱酸化により半導体基板１１にシリコン酸化膜１２ａを形成する（ゲート酸化膜形成工程）。シリコン酸化膜１２ａは熱酸化膜２２の下側にも形成される。
【００４９】
そして、図５（ｃ），図６（ｃ）に示すように、マスク２４が熱酸化膜２２やシリコン酸化膜１２ａの上面に形成される（マスク形成工程）。詳しくは、フォトレジストが、シリコン酸化膜１２ａの上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。このようにして、ソース電極１７とドレイン電極１８を形成するためのマスク２４が形成される。
【００５０】
そして、図５（ｄ），図６（ｄ）に示すように、イオン注入および熱処理による拡散で不純物拡散層とした複数のソース電極１７および複数のドレイン電極１８を形成する（ソース電極・ドレイン電極形成工程）。
【００５１】
そして、図５（ｅ），図６（ｅ）に示すように、マスク２４を除去する（マスク除去工程）。フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。
【００５２】
そして、図５（ｆ），図６（ｆ）に示すように、アルミニウムをスパッタにより形成し、パターニングして導電シールド電極２０を形成する（導電シールド電極形成工程）。具体的にはスパッタにより形成したアルミニウム上にフォトレジスト（図示せず）を形成し、フォトレジストのパターニングにより櫛歯状の導電シールド電極形成箇所をマスクするマスクの形成工程、エッチングによるパターニング工程、フォトレジストのアッシング除去工程、が行われる。
【００５３】
そして、図５（ｇ），図６（ｇ）に示すように、導電シールド電極２０を覆うようにシリコン酸化膜１２ｂを堆積する（堆積工程）。シリコン酸化膜１２ｂは、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）法により堆積される。
【００５４】
そして、図５（ｈ），図６（ｈ）に示すように、犠牲層２７を形成する（犠牲層形成工程）。例えば、フォトレジストと同様の取り扱いができる感光性ポリイミドが塗布され、パターニングをする。このような感光性ポリイミドが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。また、パターニング後に熱処理され、犠牲層２７が形成される。
【００５５】
そして、図５（ｉ），図６（ｉ）に示すように、可動ゲート電極１５を形成する（可動ゲート電極形成工程）。ポリシリコン層が、犠牲層、ゲート酸化膜および酸化膜を覆うようにスパッタ法や蒸着法などを用いて堆積される。そしてこのポリシリコン層の上面にマスクが形成される。詳しくは、フォトレジストが、ポリシリコン層の上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。このようにして、可動ゲート電極用のマスクが形成される。そしてマスクで覆われている箇所を除いて、エッチングにより除去されて、可動ゲート電極１５の形状に加工される。そして、このマスクは、プラズマアッシング装置によりアッシング除去され、可動ゲート電極１５が形成される。
【００５６】
そして、図５（ｊ），図６（ｊ）に示すように、犠牲層２７が除去される（犠牲層除去工程図）である。有機材料の犠牲層は、プラズマエッチングにより短時間に除去される。本形態では、ガスとしてＯ２とＨ２Ｏガスとを適用した表面弾性波プラズマエッチングを適用した。なお、通常のＯ２ガスを用いたプラズマエッチング、ＣＦ４やＳＦ６等のフッ素系ガス単体を用いたプラズマエッチング、または、フッ素系ガスにＯ２を混合した混合ガスを用いたプラズマエッチングも適用できる。さらに、ケミカルドライエッチング（ＣＤＥ）などの手法も適用可能である。これらの手法は、エッチング速度、他材質とのエッチング選択比を考慮して選択すれば良い。
【００５７】
その後水素アニール工程で歪みの影響除去等を行い、可動ゲート型電界効果トランジスタ１とする。
以上、本発明の可動ゲート型電界効果トランジスタ１についての説明がなされた。
【００５８】
特に図２からも明らかなように、複数（本形態で２本）のソース歯部１７ａと複数（本形態で２本）のドレイン歯部１８ａを形成することで、可動ゲート電極１５の電極幅以上のチャネル幅を実現している。このため、可動ゲート電極１５のα方向（図１（ｄ）参照）の変位に対して、従来技術と比較しても大きなドレイン電流を得ることができる。
【００５９】
また、櫛歯状のドレイン電極１８のドレイン根元部１８ｂやソース電極１７のソース根元部１７ｂの幅を広くすることで、抵抗の低減を実現している。この点でも可動ゲート電極１５の変位に対して、従来技術と比較して、大きなドレイン電流を得ることができる。
【００６０】
本形態ではこれら効果が相乗的に相俟って大きな電流変化を実現する可動ゲート型電界効果トランジスタ１とすることができる。
続いて、先に説明した可動ゲート型電界効果トランジスタ１を改良した形態について説明する。まず、可動ゲート型電界効果トランジスタ２の構成について図を参照しつつ説明する。図７は可動ゲート型電界効果トランジスタの構造図であり、図７（ａ）は可動ゲート電極を取り去った平面図、図５（ｂ）はＤ−Ｄ線断面図、図７（ｃ）はＥ−Ｅ線断面図である。
【００６１】
可動ゲート型電界効果トランジスタ２は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９を備える。
【００６２】
先に図１〜図３を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、先の形態では図１で示すように導電シールド電極２０がソース電極１７とドレイン電極１８の上にそれぞれ形成されていたのに対し、本形態では図７で示すように導電シールド電極２０がソース電極１７およびドレイン電極１８とその周囲を囲むように一体に形成されている点が相違する。
【００６３】
また、先の形態では図２（ａ）で示すように導電シールド電極２０の引出部２０ａ、２０ｂがソース側接続部１３およびドレイン側接続部１４の近くから引き出されていたのに対し、本形態では図７（ａ）で示すようにソース側接続部１３およびドレイン側接続部１４から離れた位置で引き出されている点が相違する。もちろん、図１で示した形態と同様に引出部２０ａ，２０ｂを配置してもよい。
【００６４】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、図５，図６を用いて説明した製造方法に対し、導電シールド電極２０を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００６５】
以上、本発明の可動ゲート型電界効果トランジスタ２についての説明がなされた。
可動ゲート型電界効果トランジスタ２は、図１〜図３に示した可動ゲート型電界効果トランジスタ１と同様の効果を得ることができる。また、導電シールド電極２０をチャネル形成領域１９以外の領域を大きくカバーするように形成しているため、可動ゲート型電界効果トランジスタ１に比べ寄生容量を介した静電力を低減することができる。また、導電シールド電極２０が簡単な形状になることによって、エッチング異常などの加工不具合の発生確率を低減させることができ、高歩留まりで製造することができる。
【００６６】
続いて、他の形態の可動ゲート型電界効果トランジスタ３について図を参照しつつ説明する。まず、可動ゲート型電界効果トランジスタ３の構成について図を参照しつつ説明する。
【００６７】
図８は可動ゲート型電界効果トランジスタの構造図であり、図８（ａ）は可動ゲート電極を取り去った平面図、図８（ｂ）は図８（ａ）のＦ−Ｆ線断面図、図８（ｃ）は図８（ａ）のＧ−Ｇ線断面図である。図９は可動ゲート型電界効果トランジスタの構造図であり、図９（ａ）はゲート酸化膜、導電シールド電極および可動ゲート電極を取り去った内部構造図、図９（ｂ）は図９（ａ）のＦ−Ｆ線断面図である。
【００６８】
可動ゲート型電界効果トランジスタ３は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９、導電シールド電極２０を備える。先に図１〜図３を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、先の形態では図２（ａ）で示すように複数のソース電極１７や複数のドレイン電極１８を平行に、かつ交互に配置した構成であるのに対し、本形態では図８，図９で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８を一本の細長形状の電極から構成する点が相違する。
【００６９】
そして、本形態でも図９（ａ）で示すように導電シールド電極２０の引出部２０ａ，２０ｂが可動ゲート電極１５の開放部１５ｂから引き出されている。
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、図５，図６を用いて説明した製造方法に対し、ソース電極１７，ドレイン電極１８，導電シールド電極２０などを形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００７０】
以上、本発明の可動ゲート型電界効果トランジスタ３についての説明がなされた。
可動ゲート型電界効果トランジスタ３は、ているため、可動ゲート型電界効果トランジスタ１と同様に導電シールド電極２０を設けることによる効果を得ることができる。
【００７１】
続いて、他の形態の可動ゲート型電界効果トランジスタ４について説明する。まず、可動ゲート型電界効果トランジスタ４の構成について図を参照しつつ説明する。図１０は可動ゲート型電界効果トランジスタの構造図であり、図１０（ａ）はゲート酸化膜および可動ゲートを取り去った内部構造図、図１０（ｂ）はＨ−Ｈ線断面図であり、図１０（ｃ）はソース側接続部およびドレイン側接続部に接続されるソース配線部およびドレイン配線部がソース電極およびドレイン電極上に配置された場合のＨ−Ｈ線断面図である。
【００７２】
図１０（ｂ）で示す可動ゲート型電界効果トランジスタ４は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、チャネル形成領域１９を備える。先に図１を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、ソース電極１７がソース溝４１を備え、このソース溝４１内にソース配線部４２を配置している点、ドレイン電極１８がドレイン溝４３を備え、このドレイン溝４３内にドレイン配線部４４が延在している点が相違する。
【００７３】
ソース配線部４２は、複数のソース配線歯部４２ａとこれらソース配線歯部４２ａと垂直に接続されるソース配線根元部４２ｂとからなる櫛歯状の配線部を含んでいる。
ドレイン配線部４４は、複数のドレイン配線歯部４４ａとこれらドレイン配線歯部４４ａと垂直に接続されるドレイン配線根元部４４ｂとからなる櫛歯状の配線部を含んでいる。
【００７４】
ソース配線部４２やドレイン配線部４４は不純物がドープされたポリシリコンやタングステンを材料としている。このような構成によれば、ゲート酸化膜１２内に配線部がないため、空間部１６を拡げている。これによって可動幅が制限されていた可動ゲート電極１５の上下可動範囲が拡大される。
【００７５】
そして、本形態でも図１０（ａ）で示すようにソース配線部４２やドレイン配線部４４が可動ゲート電極１５の開放部１５ｂから引き出されている。
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。
【００７６】
続いて製造方法について説明する。
まず、周知技術のｎチャネルＭＯＳＦＥＴの製造工程を用いて、フィールド酸化膜形成、ゲート酸化膜形成を行う。
【００７７】
続いてフォトリソグラフィ技術を用いて、レジストマスク形成後、ゲート酸化膜をＣＦ系ガスで異方性エッチングする。続いて、シリコン製の半導体基板１１をＣＦ系またはＨＢｒ系ガスにより異方性ドライエッチングし、深さ０．５ｕｍのソース溝４１，ドレイン溝４３を形成する。
【００７８】
続いて表面において１×１０１９〜１×１０２０〔ａｔｏｍｓ／ｃｍ３〕程度のドープ濃度となるようにリンイオンを注入し、ソース溝４１，ドレイン溝４３内にドレイン／ソース領域に用いるｎ＋注入層を形成し、ソース電極１７、ドレイン電極１８を形成する。
【００７９】
続いて、全面にノンドープのポリシリコン層を付着し、ボロンを高濃度に注入・拡散して高導電率化を図る。このとき、ドーピング源として、ＰＯＣｌ３を用いて、ポリシリコン内にリンをドープし、上記ドーピングの後、熱処理により活性化してｎ型の高濃度ドープポリシリコンを形成する。このとき、熱処理を行う場合のアニール条件を調整して、熱拡散によるリンの拡散する領域を制御し、ソース溝４１，ドレイン溝４３の底に近い領域まで形成することが好ましい。また、このとき周知の方法でドープされたポリシリコン層を付着させてもよい。
【００８０】
続いて、全面に付着したポリシリコン層をマスクなしでＣＦ系またはＨＢｒ系ガスでドライエッチすることで、ソース溝４１，ドレイン溝４３に埋設されたソース配線部４２およびドレイン配線部４４を形成する。
【００８１】
続いて、フォトリソグラフィ技術を用いて、感光性ポリイミドをパターニングした後、３５０℃の熱処理を実施することで、犠牲層形成を行った。感光性ポリイミドの熱処理後の膜厚は５００ｎｍになるよう塗布条件を調整した。
【００８２】
続いて、可動ゲートを形成するための材料を成膜する。今回の例では、ポリシリコンを膜厚１μｍで形成した。なお、可動ゲートの材質としては、導電性を有する材料であれば適用でき、単一金属ではＭＯＳ−ＦＥＴ工程との整合をとる場合にはＡｌを用いることができ、また、Ａｌの他にＡｕ、Ｎｉ、Ｃｕ、Ｗ、Ｔｉ、Ｐｏｌｙ−Ｓｉなども適用できる。さらにまた、金属シリサイドなどの合金も適用可能である。また、ＳｉＯ２、ＳｉＮなどの無機絶縁材料なども適用できるが、絶縁材料の場合はゲート電極として機能させるために、なんらかの方法で導電性を付与する必要がある。
【００８３】
次に、可動ゲートおよび配線を形成するために、フォトレジストをパターニングする。なお、図示は省略するが、配線は、前述したソース、ドレイン上に形成したコンタクトホール上まで形成される。
【００８４】
次にドライエッチング技術を用いてポリシリコンを所望の形状に加工し、可動ゲートと配線を形成する。加工方法としては、リアクティブ・イオン・エッチング（ＲＩＥ）が望ましいが、イオンビームエッチングなどの手法や形状精度によっては湿式エッチングも適用可能である。また、他の材料を可動ゲートに適用した場合には、それぞれの材質によって加工方法を選択する必要がある。そのとき、他材質との選択性や加工精度、加工速度などを考慮して選択すれば良い。
【００８５】
次にフォトレジストをプラズマアッシングで除去することで所望の形状が得られる。
次に、ポリイミドで形成された犠牲層を除去する。
除去方法として、ガスとしてＯ２とＨ２Ｏガスを適用した表面弾性波プラズマエッチングを用いた。除去方法としては、通常のＯ２ガスを用いたプラズマエッチングやＣＦ４やＳＦ６などのフッ素系ガス単体や、フッ素系ガスにＯ２を混合した混合ガスを用いたプラズマエッチングも適用できる。また、ケミカルドライエッチング（ＣＤＥ）などの手法も適用可能である。これらの手法は、エッチング速度、他材質との選択比を考慮して選択すれば良い。
【００８６】
以上、図１０（ｂ）に示したソース溝４１およびドレイン溝４３を形成する場合について説明したが、ソース溝４１およびドレイン溝４３を形成しない場合を図１０（ｃ）に示している。図１０（ｃ）では、ソース側接続部１３に接続されるソース配線部４２が、ソース電極１７上に、ソース電極１７と同様に櫛歯状の平面形状で配置されている。ソース配線部４２はシリコン酸化膜１２ａの開口部を介してソース電極１７と接続されている。
【００８７】
ドレイン配線部４４も同様に、ドレイン電極１８上に、ドレイン電極１８と同様に櫛歯状の平面形状で配置されている。ドレイン配線部４４は、シリコン酸化膜１２ａの開口部を介してドレイン電極１８と接続されている。図１０（ｃ）では、ソース配線部４２およびドレイン配線部４４は、不純物がドープされたポリシリコンやタングステンなどの導電性材料で形成される。
【００８８】
以上、本発明の可動ゲート型電界効果トランジスタ４についての説明がなされた。
特に図１０からも明らかなように、ソース配線部４２が配置され、また、ドレイン配線部４４が配置される構成を採用したため、ソース電極１７やドレイン電極１８への接触面を多くして配線抵抗を少なくし、ドレイン電流を効率的に流すことができる。そして、図１０（ｂ）では、ソース配線部４２がソース溝４１内に配置され、また、ドレイン配線部４４がドレイン溝４３内に配置される構成を採用したため、ゲート酸化膜１２内にソース配線部やドレイン配線部を配置しないため、ゲート酸化膜１２を薄く形成することができる。
【００８９】
続いて、先に説明した可動ゲート型電界効果トランジスタ４を変形した形態について説明する。まず、可動ゲート型電界効果トランジスタ４’の構成について図を参照しつつ説明する。図１１は可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲートを取り去った内部構造図であり、図１１（ａ）は平面図であり、図１１（ｂ）は、図１１（ａ）のＩ−Ｉ線断面図である。
【００９０】
先に図１０を用いて説明した可動ゲート型電界効果トランジスタ４では、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（β方向）とが平行に配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（β方向）とが平行に配置されるものであった。しかしながら、このような形態に限定されるものではなく、図１１で示すように、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置されるようにした。
【００９１】
このように、可動ゲート電極１５の長手方向に対し、ソース歯部１７ａの長手方向およびドレイン歯部１８ａの長手方向が平行に配置されるときに加え、ソース歯部１７ａの長手方向とドレイン歯部１８ａの長手方向とが垂直に配置されるときも、ソース電極１７とドレイン電極１８とが多く配置され、チャネル幅を長くすることができる。
【００９２】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、可動ゲート型電界効果トランジスタ４で説明した製造方法に対し、ソース溝４１，ドレイン溝４３、ソース電極１７，ドレイン電極１８，ソース配線部４２，ドレイン配線部４４を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００９３】
また、本形態では、ソース溝４１，ドレイン溝４３，ソース配線部４２，ドレイン配線部４４を備えるものであるが、図１、図７および図１０（ｃ）の構成においても、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置されるようにすることができる。
【００９４】
以上、本発明の可動ゲート型電界効果トランジスタ４’についての説明がなされた。
続いて、他の形態の可動ゲート型電界効果トランジスタ５について説明する。まず、可動ゲート型電界効果トランジスタ５の構成について図を参照しつつ説明する。図１２は可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲート電極を取り去った内部構造図であり、図１２（ａ）は、平面図であり、図１２（ｂ）は、図１２（ａ）のＪ−Ｊ線断面図である。
【００９５】
可動ゲート型電界効果トランジスタ５は、図１１で示すように、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、ソース配線部４２、ドレイン配線部４４、チャネル形成領域１９を備える。
【００９６】
先に図１１を用いて説明した可動ゲート型電界効果トランジスタ４’と比較すると、先の形態では図１１（ａ）で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８が櫛歯状の電極を含むように構成するのに対し、本形態では図１２で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８が複数並行に形成されたストライプ状の電極からなるように構成する点が相違する。
【００９７】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、先に可動ゲート型電界効果トランジスタ４で説明した製造方法に対し、ソース電極１７，ドレイン電極１８，ソース配線部４２，ドレイン配線部４４，ソース溝４１，ドレイン溝４３を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００９８】
以上、本発明の可動ゲート型電界効果トランジスタ５についての説明がなされた。
また、本形態では、ソース溝４１，ドレイン溝４３を備えるものであるが、図１０（ｃ）のようにソース溝４１，ドレイン溝４３を備えない構成においても、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置し、さらに、ソース電極１７およびドレイン電極１８を複数平行に配置されるようにすることができる。
【００９９】
以上の形態では、導電シールド電極２０の電圧をドレインゲート間電圧と同電圧としたが、それに限らない。ドレイン電圧とゲート電圧の間の電圧に保持しても、静電力低減の効果は得ることができる。
【０１００】
さらに、導電シールド電極２０と可動ゲート電極１５との間の電圧をドレインゲート間電圧またはソースゲート間電圧より大きくなるように保持することで、意図的にスティクションするゲート電圧をより低くすることや、可変することができ、加速度センサーのダイナミックレンジ調整などに有効である。
【０１０１】
また、以上の形態では導電シールド電極２０をドレイン電極１８とソース電極１７両方に設置したが、どちらか一方であっても効果は得られ、必要な特性に応じて選択してもよい。
【産業上の利用可能性】
【０１０２】
本発明は可動ゲート型電界効果トランジスタに適用される。さらに可動ゲート型電界効果トランジスタを含む半導体加速度センサなど、幅広い分野に適用される。
【符号の説明】
【０１０３】
１，２，３，４，５：可動ゲート型電界効果トランジスタ
１１：半導体基板
１２：ゲート酸化膜
１２ａ，１２ｂ：シリコン酸化膜
１３：ソース側接続部
１４：ドレイン側接続部
１５：可動ゲート電極
１５ａ：支持部
１５ｂ：開放部
１６：空間部（gategap)
１７：ソース電極
１７ａ：ソース歯部
１７ｂ：ソース根元部
１７ｃ：ソース引出電極
１８：ドレイン電極
１８ａ：ドレイン歯部
１８ｂ：ドレイン根元部
１８ｃ：ドレイン引出電極
１９：チャネル形成領域
２０：導電シールド電極
２０ａ，２０ｂ：引出部
２２：熱酸化膜
２４：マスク
２７：犠牲層
４１：ソース溝
４２：ソース配線部
４２ａ：ソース配線歯部
４２ｂ：ソース配線根元部
４３：ドレイン溝
４４：ドレイン配線部
４４ａ：ドレイン配線歯部
４４ｂ：ドレイン配線根元部
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro-Electro-Mechanical Systems：微小電気機械素子）技術を用いて形成される可動ゲート型電界効果トランジスタに関する。
【背景技術】
【０００２】
可動ゲート型電界効果トランジスタが、図を参照しつつ説明される。図１３は可動ゲート型電界効果トランジスタの説明図であり、図１３（ａ）は平面図、図１３（ｂ）はＭ−Ｍ線断面図、図１３（ｃ）はＮ−Ｎ線断面図である。
【０００３】
可動ゲート型電界効果トランジスタ５００は、半導体基板５０１、ゲート酸化膜５０２、ソース電極５０３、チャネル形成領域５０４、ドレイン電極５０５、ソース配線部５０６、ドレイン配線部５０７、支持体５０８，５０９、可動ゲート電極５１２、空間部（gategap)５１３を備える。
【０００４】
可動ゲート型電界効果トランジスタ５００は、チャネル形成領域５０４上のゲート酸化膜５０２と、可動ゲート電極５１２と、の間に空間部（gategap）５１３を有している。このため可動ゲート電極５１２が変位すると、可動ゲート電極５１２とゲート酸化膜５０２との間の空間部５１３の距離も変化する。そして、この空間部５１３の距離の変化に応じてチャネル５０４に誘起されるキャリアの密度が変化するため、ドレイン電流も変化する。このような可動ゲート型電界効果トランジスタ５００は、例えば、機械スイッチ、共振器、メモリなどの用途で使用される。
【０００５】
スイッチ素子に用いる場合、ソース電極５０３を接地し、ドレイン電極５０５に一定の正電圧を印加、可動ゲート電極５１２の電圧を変化させることで、ドレイン電流を変化させ、スイッチ機能を発揮させている。このとき可動ゲート電極５１２への印加電圧を０Ｖから増加させて行くと、初めは可動ゲート電極５１２とドレイン電極５０５間に発生する静電力は、可動ゲート電極５１２のバネ復元力より小さいため、可動ゲート電極５１２は両力が釣り合った中空の位置で安定する。さらに可動ゲート電極５１２への印加電圧を増加させて行くと、ある電圧で静電力が可動ゲート電極５１２のバネ復元力より大きくなり、可動ゲート電極５１２はゲート酸化膜５０２と接触する。
【０００６】
このとき、チャネルポテンシャルは可動ゲート電極５１２とチャネル形成領域５０４との距離が縮まることにより急激に変化し、チャネル形成領域５０４に形成されるチャネルに誘起されるキャリア密度が増加するためドレイン電流が増加する。この可動ゲート電極５１２とチャネル形成領域５０４の距離の変化によるドレイン電流の変化を、スイッチとして用いているものである。
【０００７】
また、可動ゲート型電界効果トランジスタ５００は、加速度センサの用途でも使用される。可動ゲート電極５１２の質量部分が加速されたとき、梁構造の可動ゲート電極５１２は力により変位させられる。そして、可動ゲート電極５１２の変位に応じてドレイン電流が変化する。
【０００８】
さらに、このような加速度センサ（つまり可動ゲート型電界効果トランジスタ）が、例えば、特許文献１、特許文献２、特許文献３および特許文献４に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平０６−２０４５０２号公報
【特許文献２】特開２０００−１０８０９９号公報
【特許文献３】特開平９−１８０１５号公報
【特許文献４】特開平８−３３５７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来技術の可動ゲート型電界効果トランジスタ５００は、ドレイン電流を大きくしようとすると、大きなドレイン電圧を印加する必要があった。このことにより、ドレイン電極５０５と可動ゲート電極５１２との間の電位差が大きくなり、同時に大きな静電力が発生していた。
【００１１】
スイッチ素子への応用を考えた場合、大きな静電力が発生すると、スイッチイングさせるために可動ゲート電極５１２に印加する電圧によらず、可動ゲート電極５１２がドレイン電極５０５に引き寄せられトランジスタがオンしてしまう為、スイッチ機能が失われる問題があった。
【００１２】
また、加速度センサーなどの変位センサーへの応用を考えた場合、大きな静電力が発生すると可動ゲート電極５１２がドレイン電極５０５に引き寄せられ、しいてはドレイン電極５０５と接触してゲート電極５１２が変位しなくなる課題があった。
【００１３】
そこで、この発明は上記問題点を解決するためになされたものであり、その目的は、可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１４】
本発明の特徴をなす可動ゲート型電界効果トランジスタは、以下のようになる。
まず、半導体基板の表面層に形成されたソース電極およびドレイン電極と、
前記半導体基板の表面層であって、前記ドレイン電極とソース電極との間のチャネル形成領域と、
前記ソース電極上、前記ドレイン電極上および前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ソース電極または前記ドレイン電極の少なくとも一方の上方に配置され、前記ゲート絶縁膜内に形成された導電シールド電極と、
前記チャネル形成領域の上方に配置され、前記ゲート絶縁膜に対して空間部を挟んで空中に設けられる梁構造の可動ゲート電極と、
を備える可動ゲート型電界効果トランジスタとする。
【００１５】
このような構成とすることにより、導電シールド電極に所定の電位（ドレイン電極に印加される電圧よりも小さい電圧）を印加することにより、可動ゲート電極とドレイン電極（もしくはソース電極）との間の静電力を制御することができる。例えば、導電シールド電極を可動ゲート電極と同電位に保持することで、可動ゲート電極とドレイン電極（もしくはソース電極）との間の静電力を抑制することができる。これにより、これにより、可動ゲート電極は不要な静電力により、ドレイン電極（もしくはソース電極）に引き寄せられ、しいてはドレイン電極（もしくはソース電極）と接触してしまうことが無くなる。
【００１６】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記ソース電極は、直線状の複数のソース歯部と、これらソース歯部が垂直に接続されるソース根元部とからなる櫛歯状の電極を含み、
前記ドレイン電極は、直線状の複数のドレイン歯部と、これらドレイン歯部とそれぞれ垂直に接続されるドレイン根元部とからなる櫛歯状の電極を含み、
前記複数のソース歯部と前記複数のドレイン歯部とが略平行であって交互に配置され、
前記可動ゲート電極は、前記ソース電極、前記ドレイン電極および前記チャネル形成領域を覆うように配置されるものとする。
【００１７】
このような可動ゲート型電界効果トランジスタは、ソース電極とドレイン電極との間に形成されるチャネルも複数となって、可動ゲート電極の長さと比較して、チャネル幅の全長が大幅に長くなり、大きなドレイン電流が取り出せるようになる。
【００１８】
また、前記ソース電極に電気的に接続されるソース配線部と、前記ドレイン電極に電気的に接続されるドレイン配線部とを備えるものとする。
また、前記ソース配線部は、直線状の複数のソース配線歯部と、これらソース配線歯部が垂直に接続されるソース配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のソース電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられ、前記ドレイン配線部は、直線状の複数のドレイン配線歯部と、これらドレイン配線歯部が垂直に接続されるドレイン配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のドレイン電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられるものとする。
【００１９】
ここで、櫛歯状のソース配線部がソース電極に接続され、また、櫛歯状のドレイン配線部がドレイン電極に接続される構成を採用したため、ソース電極やドレイン電極への接触面を多くして配線抵抗を低減し、ドレイン電流を効率的に流すことができる。この際、櫛歯状のソース配線部やドレイン配線部の根元部の幅を大きくするとさらに配線抵抗を低減し、ドレイン電流をより効率的に流すことができる。
【００２０】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記ソース電極に前記半導体基板表面から形成されたソース溝を備え、前記ソース溝内に前記ソース配線部を配置し、
前記ドレイン電極に前記半導体基板表面から形成されたドレイン溝を備え、前記ドレイン溝内に前記ドレイン配線部を配置するものとする。
【００２１】
このような構成とすると、ゲート酸化膜内にソース配線部やドレイン配線部を配置せずに半導体基板内にソース引出配線部やドレイン引出配線部を配置しているため、ゲート酸化膜を薄く形成することができる。
【００２２】
また、上記の可動ゲート型電界効果トランジスタにおいて、前記導電シールド電極と前記可動ゲート電極とが電気的に接続されているものとする。
【発明の効果】
【００２３】
本発明によれば、可動ゲート電極の変位を制御可能な可動ゲート型電界効果トランジスタを提供することができる。
【図面の簡単な説明】
【００２４】
【図１】可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は平面図、図１（ｂ）はＡ−Ａ線断面図、図１（ｃ）はＢ−Ｂ線断面図である。
【図２】可動ゲート型電界効果トランジスタの構造図であり、図２（ａ）はゲート酸化膜および可動ゲートを取り去った内部構造図、図２（ｂ）はＡ−Ａ線断面図、図２（ｃ）はＢ−Ｂ線断面図である。
【図３】チャネル幅の説明図である。
【図４】Ａ−Ａ断面から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【図５】Ｂ−Ｂ断面から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【図６】可動ゲート型電界効果トランジスタの構造図であり、図６（ａ）は平面図、図６（ｂ）は正面図、図６（ｃ）は側面図である。
【図７】可動ゲート型電界効果トランジスタの構造図であり、図７（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図７（ｂ）はＣ−Ｃ線断面図、図７（ｃ）はＤ−Ｄ線断面図である。
【図８】可動ゲート型電界効果トランジスタの構造図であり、図８（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図８（ｂ）はチャネル幅の説明図である。
【図９】可動ゲート型電界効果トランジスタの構造図であり、図９（ａ）はゲート酸化膜および可動ゲート電極を取り去った内部構造図、図９（ｂ）はＥ−Ｅ線断面図、図９（ｃ）はＦ−Ｆ線断面図である。
【図１０】チャネル幅の説明図である。
【図１１】可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲートを取り去った内部構造図であり、図１１（ａ）は平面図であり、図１１（ｂ）は、図１１（ａ）のＩ−Ｉ線断面図である。
【図１２】可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲート電極を取り去った内部構造図であり、図１２（ａ）は、平面図であり、図１２（ｂ）は、図１２（ａ）のＪ−Ｊ線断面図である。
【図１３】可動ゲート型電界効果トランジスタの説明図であり、図１３（ａ）は平面図、図１３（ｂ）はＭ−Ｍ線断面図、図１３（ｃ）はＮ−Ｎ線断面図である。
【発明を実施するための形態】
【００２５】
続いて、本発明を実施するための形態の可動ゲート型電界効果トランジスタ１について説明する。まず、可動ゲート型電界効果トランジスタ１の構成について図を参照しつつ説明する。図１は可動ゲート型電界効果トランジスタの構造図であり、図１（ａ）は可動ゲート電極を取り去った平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線断面図、図１（ｄ）は図１（ａ）のＣ−Ｃ線断面図である。図２は可動ゲート型電界効果トランジスタの構造図であり、図２（ａ）はゲート酸化膜、導電シールド電極および可動ゲート電極を取り去った内部構造図、図２（ｂ）は図２（ａ）のＡ−Ａ線断面図である。図３は図１の可動ゲート型電界効果トランジスタ１を加速度センサとして適用した場合の動作説明図である。図４は図１の可動ゲート型電界効果トランジスタ１をスイッチとして適用した場合の動作説明図である。
【００２６】
可動ゲート型電界効果トランジスタ１は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９、導電シールド電極２０を備える。
【００２７】
半導体基板１１は、平面度が高い表面を有するｐ型のシリコン基板である。
ゲート酸化膜１２は、半導体基板１１の表面を覆うシリコン酸化膜であり、導電シールド電極２０の下に形成されるシリコン酸化膜１２ａと導電シールド電極２０の上に形成されるシリコン酸化膜１２ｂからなる。
【００２８】
ソース側接続部１３は、一端が外界に露出しており、また、他端がゲート酸化膜１２内でソース電極１７と電気的に接続されている。
ドレイン側接続部１４は、一端が外界に露出しており、また、他端がゲート酸化膜１２内でドレイン電極１８と電気的に接続されている。
【００２９】
このソース側接続部１３とドレイン側接続部１４には、可動ゲート型電界効果トランジスタ１に電源を供給する回路や出力信号を処理する回路などの制御回路との接続するための各種の配線が接続されることとなる。制御回路を半導体基板１１内に集積して形成する場合は、必ずしもソース側接続部１３またはドレイン側接続部１４の一端が外界に露出する必要はない。
【００３０】
可動ゲート電極１５は、ポリシリコンにより形成されており、空間部１６を隔ててチャネル形成領域１９の上側に配置される矩形状の部材である。可動ゲート電極１５は、２個の支持部１５ａにより矩形状部材の両方の短辺側で支持され、残る長辺側では自由端であって開放部１５ｂが形成される。このような支持部１５ａに支持される可動ゲート電極１５は、梁構造体となっており、図１（ｄ）で示す矢印α方向（ゲート酸化膜１２の表面に対して垂直方向）に可動ゲート電極１５の中央部が移動する。なお、支持部１５ａはシリコン酸化膜を加工して形成される。
【００３１】
空間部１６は、ゲート酸化膜１２と可動ゲート電極１５との間に挟まれる空間である。
ソース電極１７は、ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（ｎ+注入層）である櫛歯状の電極である。複数のソース歯部１７ａが平行に配置されてソース根元部１７ｂと接続され、ソース根元部１７ｂにソース引出電極１７ｃが接続され、ソース引出電極１７ｃは可動ゲート電極１５の開放部１５ｂから引き出されているものとした。
【００３２】
ドレイン電極１８は、ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（ｎ+注入層）である櫛歯状の電極である。複数のドレイン歯部１８ａが平行に配置されてドレイン根元部１８ｂと接続され、ドレイン根元部１８ｂにドレイン引出電極１８ｃが接続され、ドレイン引出電極１８ｃは可動ゲート電極１５の開放部１５ｂから引き出されているものとした。
【００３３】
ソース電極１７は、ソース歯部１７ａの幅（図２（ａ）中の左右方向の幅）に対してソース根元部１７ｂの幅（図２（ａ）中の上下方向の幅）が大きく構成され、ソース電極１７の配線抵抗を低減している。
【００３４】
ドレイン電極１８は、ドレイン歯部１８ａの幅（図２（ａ）中の左右方向の幅）に対してドレイン根元部１８ｂの幅（図２（ａ）中の上下方向の幅）が大きく構成され、ドレイン電極１８の配線抵抗を低減している。
【００３５】
チャネル形成領域１９は、半導体基板１１のうちソース電極１７とドレイン電極１８との間の領域である。このようにチャネル形成領域１９において単位ゲート面積あたりの実効チャネル幅を増加させることで、ドレイン・ソース間電流を増加させている。
【００３６】
導電シールド電極２０は、ゲート酸化膜１２の中に形成され、ソース電極１７およびドレイン電極１８を覆うように配置する。しかし、ソース電極１７とドレイン電極１８との間（チャネル形成領域１９）を全て覆わないように配置する。可動ゲート電極の下方に位置するソース電極１７およびドレイン電極１８を全て覆うように配置することが望ましい。導電シールド電極２０は、引出部２０ａ、２０ｂが配置され、引出部２０ａ，２０ｂは、所定の電位を印加するための配線が接続される。導電シールド電極２０をチャネル形成領域１９上に張り出して形成する場合は、導電シールド電極２０に電圧が印加された状態で、導電シールド電極２０の下のチャネル形成領域１９にチャネルが形成されるような電圧を印加することが望ましい。
【００３７】
可動ゲート型電界効果トランジスタ１の構成はこのようなものである。
続いて可動ゲート型電界効果トランジスタ１の機能について説明する。
このような可動ゲート型電界効果トランジスタ１は、チャネル形成領域１９上のゲート酸化膜１２と、可動ゲート電極１５と、の間に空間部（gategap)１６を有している。可動ゲート電極１５が変位すると、可動ゲート電極１５とゲート酸化膜１２との間の空間部１６の距離も変化する。そして、この空間部１６の距離の変化に応じて空間部１６の電界が変化し、チャネル形成領域１９に誘起されるキャリアの密度が変化してドレイン電流も変化する。また、ドレイン電極１８とソース電極１７上にゲート酸化膜１２を介して導電シールド電極２０を設けている。この導電シールド電極２０を可動ゲート電極１５と同電位に保持することで、導電シールド電極２０がある領域では、可動ゲート電極１５とドレイン電極１８またはソース電極１７との間の電界が遮蔽され、静電力が働かない。このとき、チャネル形成領域１９では可動ゲート電極１５との間で静電力が発生するが、可動ゲート電極１５全体では従来例に比べ導電シールド電極２０で被われた面積分だけ、静電力が発生する領域が少なくなっており、可動ゲート電極１５全体での静電力は小さくなる。
【００３８】
以上のように、導電シールド電極２０を設け導電シールド電極２０をドレイン電圧と同電位に保持することで、静電力を低減することが出来る。
加速度センサーとして用いた場合は、ダイナミックレンジ拡大の効果がある。以下、加速度検知動作を説明する。
【００３９】
加速度センサーとして用いた場合について説明する。
可動ゲート型電界効果トランジスタでの加速度センサーの測定原理は、加速度印加による可動ゲート電極１５の上下変位、すなわち空間部１６の変化に伴う、ドレイン電流の変化を利用して加速度を測定するものである。図３に示すように、ドレイン電流は空間部１６の変位によって変化する。図３の縦軸は、ソースドレイン間に流れる電流（ドレイン電流）であり、横軸は、可動ゲート電極とゲート酸化膜１２の距離（図１（ｄ）において空間部１６のα方向の幅）である。また、半導体基板１１とソース電極１７および可動ゲート電極に印加する電圧を０Ｖとし、ドレイン電極に印加する電圧を４Ｖとした。例えば、空間部１６が縮まる方向に加速度が印加されると、ドレイン電流は増加する。しかし、従来例ではある閾値Ａより大きな加速度が印加されると、ゲートギャップが小さくなりなりすぎ、静電力が可動ゲート電極１５のバネ復元力を上回る状態になる。すると静電力により、可動ゲート電極１５がゲート酸化膜１２へ接着（スティクション）してしまい、出力電流としてギャップ（可動ゲート電極とゲート酸化膜１２の距離）が０（ゼロ）の時と同じ一定の値しか示さず、この閾値加速度より大きな加速度は測定できなかった。しかし、本形態では、静電力が低減されているため、従来例の閾値Ａより大きな加速度を印加しても、静電力がゲート電極のバネ復元力を上回る状態にはならず、加速度測定のダイナミックを拡大することができる。
【００４０】
以下、スイッチとして用いた場合の動作について説明する。
可動ゲート型電界効果トランジスタをスイッチとして用いる場合の特性図を図４に示す。図４において縦軸は、可動ゲート電極とゲート酸化膜１２の距離（図１（ｄ）において空間部１６のα方向の幅（gategap））であり、横軸は、ゲートソース間電圧である。また、半導体基板とソース電極に印加する電圧を０Ｖとし、ドレイン電極に印加する電圧を４Ｖとした。図４に示すように、ゲートソース間電圧を変化させた時にある閾値Ｃ電圧を越えると急激に空間部１６が縮まりスティクションする特性を活かしている。この閾値電圧Ｃより低い電圧では、可動ゲート電極１５のスティクションは発生せず、チャネル形成領域１９においてチャネルは形成されずドレイン電流は流れない。すなわちスイッチオフ状態である。一方、閾値電圧Ｃより大きな電圧では、可動ゲート電極１５のスティクションが起こり、それに伴いチャネル形成領域１９にチャネル（反転層）が形成されドレイン電流が流れ始める。すなわちスイッチＯＮする。
【００４１】
このとき、この導電シールド電極２０の電位を可変することで、可動ゲート電極１５の静電力を可変し、しいてはスティクションするゲートソース間電圧（スティクション電圧）を可変することができる。例えば、導電シールド電極２０の電位を可動ゲート電極１５と同じすれば、静電力を小さくすることができ、スティクション電圧を大きく、すなわちスイッチＯＮの電圧を高くすることができる。また、導電シールド電極２０の電圧を可動ゲート電極１５に印加する電圧と大きく異なる電圧とすれば、静電力は大きくなり、スティクション電圧を小さく、すなわちスイッチＯＮの電圧を低くすることができる。
【００４２】
以上のように導電シールド電極２０の電位を可変することで、スイッチのＯＮ/ＯＦＦ電圧を可変することができる。
本形態では、導電シールド電極２０の電圧をドレイン電圧と同電圧としたが、それに限らない。ドレイン電圧とゲート電圧の間の電圧に保持しても、静電力低減の効果は得ることができる。
【００４３】
さらに、導電シールド電極２０と可動ゲート電極１５との間の電圧をドレインゲート間電圧より大きくなるように保持することで、意図的にスティクションするゲート電圧をより低くすることや、可変することができ、加速度センサーのダイナミックレンジ調整などに有効である。
【００４４】
また、本形態では導電シールド電極２０をドレイン電極１８とソース電極１７両方に設置したが、どちらか一方であっても効果は得られ、必要な特性に応じて選択して形成すればよい。例えば、上記で示した例の場合は、ドレイン電極１８の上のみに導電シールド電極２０を形成することでも静電力低減の効果を得ることができる。また、可動ゲート電極１５の電圧をドレイン電圧と同電位とする場合は、ソース電極１８の上のみに導電シールド電極２０を形成することでも静電力低減の効果を得ることができる。
【００４５】
また、本形態では、可動ゲート電極１５としてポリシリコンを用いたが、これはアルミニウムなどの導電性材料でもよい。
可動ゲート型電界効果トランジスタ１の機能はこのようなものである。
【００４６】
続いて、このような可動ゲート型電界効果トランジスタ１の製造方法について図を参照しつつ説明する。図５はＡ−Ａ断面（図１（ａ）参照）から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。図６はＣ−Ｃ断面（図１（ｄ）参照）から見た可動ゲート型電界効果トランジスタの製造方法の工程図である。
【００４７】
可動ゲート型電界効果トランジスタ１の製造方法では、犠牲層を用いて可動ゲート電極を形成する犠牲層プロセスを用いる。
図５（ａ），図６（ａ）は、ソース電極１７とドレイン電極１８形成前状態の説明図である。これまでの工程について概略説明する。Ｓｉ（シリコン）製の半導体基板１１の表面に、熱酸化膜を形成する（熱酸化膜形成工程）。そして、熱酸化膜にレジストを形成してエッチング加工して中央にくぼみを形成してからレジストを剥離除去し、図６（ａ）で示す熱酸化膜２２を形成する（支持部形成工程）。熱酸化膜２２は可動ゲート電極の支持部１５ａとなる。
【００４８】
そして、図５（ｂ），図６（ｂ）に示すように、熱酸化により半導体基板１１にシリコン酸化膜１２ａを形成する（ゲート酸化膜形成工程）。シリコン酸化膜１２ａは熱酸化膜２２の下側にも形成される。
【００４９】
そして、図５（ｃ），図６（ｃ）に示すように、マスク２４が熱酸化膜２２やシリコン酸化膜１２ａの上面に形成される（マスク形成工程）。詳しくは、フォトレジストが、シリコン酸化膜１２ａの上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。このようにして、ソース電極１７とドレイン電極１８を形成するためのマスク２４が形成される。
【００５０】
そして、図５（ｄ），図６（ｄ）に示すように、イオン注入および熱処理による拡散で不純物拡散層とした複数のソース電極１７および複数のドレイン電極１８を形成する（ソース電極・ドレイン電極形成工程）。
【００５１】
そして、図５（ｅ），図６（ｅ）に示すように、マスク２４を除去する（マスク除去工程）。フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。
【００５２】
そして、図５（ｆ），図６（ｆ）に示すように、アルミニウムをスパッタにより形成し、パターニングして導電シールド電極２０を形成する（導電シールド電極形成工程）。具体的にはスパッタにより形成したアルミニウム上にフォトレジスト（図示せず）を形成し、フォトレジストのパターニングにより櫛歯状の導電シールド電極形成箇所をマスクするマスクの形成工程、エッチングによるパターニング工程、フォトレジストのアッシング除去工程、が行われる。
【００５３】
そして、図５（ｇ），図６（ｇ）に示すように、導電シールド電極２０を覆うようにシリコン酸化膜１２ｂを堆積する（堆積工程）。シリコン酸化膜１２ｂは、化学蒸着法（ＣＶＤ：Chemical Vapor Deposition）法により堆積される。
【００５４】
そして、図５（ｈ），図６（ｈ）に示すように、犠牲層２７を形成する（犠牲層形成工程）。例えば、フォトレジストと同様の取り扱いができる感光性ポリイミドが塗布され、パターニングをする。このような感光性ポリイミドが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。また、パターニング後に熱処理され、犠牲層２７が形成される。
【００５５】
そして、図５（ｉ），図６（ｉ）に示すように、可動ゲート電極１５を形成する（可動ゲート電極形成工程）。ポリシリコン層が、犠牲層、ゲート酸化膜および酸化膜を覆うようにスパッタ法や蒸着法などを用いて堆積される。そしてこのポリシリコン層の上面にマスクが形成される。詳しくは、フォトレジストが、ポリシリコン層の上面に塗布される。そしてフォトレジストが感光されてパターニングが行われる。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。このようにして、可動ゲート電極用のマスクが形成される。そしてマスクで覆われている箇所を除いて、エッチングにより除去されて、可動ゲート電極１５の形状に加工される。そして、このマスクは、プラズマアッシング装置によりアッシング除去され、可動ゲート電極１５が形成される。
【００５６】
そして、図５（ｊ），図６（ｊ）に示すように、犠牲層２７が除去される（犠牲層除去工程図）である。有機材料の犠牲層は、プラズマエッチングにより短時間に除去される。本形態では、ガスとしてＯ２とＨ２Ｏガスとを適用した表面弾性波プラズマエッチングを適用した。なお、通常のＯ２ガスを用いたプラズマエッチング、ＣＦ４やＳＦ６等のフッ素系ガス単体を用いたプラズマエッチング、または、フッ素系ガスにＯ２を混合した混合ガスを用いたプラズマエッチングも適用できる。さらに、ケミカルドライエッチング（ＣＤＥ）などの手法も適用可能である。これらの手法は、エッチング速度、他材質とのエッチング選択比を考慮して選択すれば良い。
【００５７】
その後水素アニール工程で歪みの影響除去等を行い、可動ゲート型電界効果トランジスタ１とする。
以上、本発明の可動ゲート型電界効果トランジスタ１についての説明がなされた。
【００５８】
特に図２からも明らかなように、複数（本形態で２本）のソース歯部１７ａと複数（本形態で２本）のドレイン歯部１８ａを形成することで、可動ゲート電極１５の電極幅以上のチャネル幅を実現している。このため、可動ゲート電極１５のα方向（図１（ｄ）参照）の変位に対して、従来技術と比較しても大きなドレイン電流を得ることができる。
【００５９】
また、櫛歯状のドレイン電極１８のドレイン根元部１８ｂやソース電極１７のソース根元部１７ｂの幅を広くすることで、抵抗の低減を実現している。この点でも可動ゲート電極１５の変位に対して、従来技術と比較して、大きなドレイン電流を得ることができる。
【００６０】
本形態ではこれら効果が相乗的に相俟って大きな電流変化を実現する可動ゲート型電界効果トランジスタ１とすることができる。
続いて、先に説明した可動ゲート型電界効果トランジスタ１を改良した形態について説明する。まず、可動ゲート型電界効果トランジスタ２の構成について図を参照しつつ説明する。図７は可動ゲート型電界効果トランジスタの構造図であり、図７（ａ）は可動ゲート電極を取り去った平面図、図５（ｂ）はＤ−Ｄ線断面図、図７（ｃ）はＥ−Ｅ線断面図である。
【００６１】
可動ゲート型電界効果トランジスタ２は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９を備える。
【００６２】
先に図１〜図３を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、先の形態では図１で示すように導電シールド電極２０がソース電極１７とドレイン電極１８の上にそれぞれ形成されていたのに対し、本形態では図７で示すように導電シールド電極２０がソース電極１７およびドレイン電極１８とその周囲を囲むように一体に形成されている点が相違する。
【００６３】
また、先の形態では図２（ａ）で示すように導電シールド電極２０の引出部２０ａ、２０ｂがソース側接続部１３およびドレイン側接続部１４の近くから引き出されていたのに対し、本形態では図７（ａ）で示すようにソース側接続部１３およびドレイン側接続部１４から離れた位置で引き出されている点が相違する。もちろん、図１で示した形態と同様に引出部２０ａ，２０ｂを配置してもよい。
【００６４】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、図５，図６を用いて説明した製造方法に対し、導電シールド電極２０を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００６５】
以上、本発明の可動ゲート型電界効果トランジスタ２についての説明がなされた。
可動ゲート型電界効果トランジスタ２は、図１〜図３に示した可動ゲート型電界効果トランジスタ１と同様の効果を得ることができる。また、導電シールド電極２０をチャネル形成領域１９以外の領域を大きくカバーするように形成しているため、可動ゲート型電界効果トランジスタ１に比べ寄生容量を介した静電力を低減することができる。また、導電シールド電極２０が簡単な形状になることによって、エッチング異常などの加工不具合の発生確率を低減させることができ、高歩留まりで製造することができる。
【００６６】
続いて、他の形態の可動ゲート型電界効果トランジスタ３について図を参照しつつ説明する。まず、可動ゲート型電界効果トランジスタ３の構成について図を参照しつつ説明する。
【００６７】
図８は可動ゲート型電界効果トランジスタの構造図であり、図８（ａ）は可動ゲート電極を取り去った平面図、図８（ｂ）は図８（ａ）のＦ−Ｆ線断面図、図８（ｃ）は図８（ａ）のＧ−Ｇ線断面図である。図９は可動ゲート型電界効果トランジスタの構造図であり、図９（ａ）はゲート酸化膜、導電シールド電極および可動ゲート電極を取り去った内部構造図、図９（ｂ）は図９（ａ）のＦ−Ｆ線断面図である。
【００６８】
可動ゲート型電界効果トランジスタ３は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、チャネル形成領域１９、導電シールド電極２０を備える。先に図１〜図３を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、先の形態では図２（ａ）で示すように複数のソース電極１７や複数のドレイン電極１８を平行に、かつ交互に配置した構成であるのに対し、本形態では図８，図９で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８を一本の細長形状の電極から構成する点が相違する。
【００６９】
そして、本形態でも図９（ａ）で示すように導電シールド電極２０の引出部２０ａ，２０ｂが可動ゲート電極１５の開放部１５ｂから引き出されている。
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、図５，図６を用いて説明した製造方法に対し、ソース電極１７，ドレイン電極１８，導電シールド電極２０などを形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００７０】
以上、本発明の可動ゲート型電界効果トランジスタ３についての説明がなされた。
可動ゲート型電界効果トランジスタ３は、ているため、可動ゲート型電界効果トランジスタ１と同様に導電シールド電極２０を設けることによる効果を得ることができる。
【００７１】
続いて、他の形態の可動ゲート型電界効果トランジスタ４について説明する。まず、可動ゲート型電界効果トランジスタ４の構成について図を参照しつつ説明する。図１０は可動ゲート型電界効果トランジスタの構造図であり、図１０（ａ）はゲート酸化膜および可動ゲートを取り去った内部構造図、図１０（ｂ）はＨ−Ｈ線断面図であり、図１０（ｃ）はソース側接続部およびドレイン側接続部に接続されるソース配線部およびドレイン配線部がソース電極およびドレイン電極上に配置された場合のＨ−Ｈ線断面図である。
【００７２】
図１０（ｂ）で示す可動ゲート型電界効果トランジスタ４は、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、チャネル形成領域１９を備える。先に図１を用いて説明した可動ゲート型電界効果トランジスタ１と比較すると、ソース電極１７がソース溝４１を備え、このソース溝４１内にソース配線部４２を配置している点、ドレイン電極１８がドレイン溝４３を備え、このドレイン溝４３内にドレイン配線部４４が延在している点が相違する。
【００７３】
ソース配線部４２は、複数のソース配線歯部４２ａとこれらソース配線歯部４２ａと垂直に接続されるソース配線根元部４２ｂとからなる櫛歯状の配線部を含んでいる。
ドレイン配線部４４は、複数のドレイン配線歯部４４ａとこれらドレイン配線歯部４４ａと垂直に接続されるドレイン配線根元部４４ｂとからなる櫛歯状の配線部を含んでいる。
【００７４】
ソース配線部４２やドレイン配線部４４は不純物がドープされたポリシリコンやタングステンを材料としている。このような構成によれば、ゲート酸化膜１２内に配線部がないため、空間部１６を拡げている。これによって可動幅が制限されていた可動ゲート電極１５の上下可動範囲が拡大される。
【００７５】
そして、本形態でも図１０（ａ）で示すようにソース配線部４２やドレイン配線部４４が可動ゲート電極１５の開放部１５ｂから引き出されている。
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。
【００７６】
続いて製造方法について説明する。
まず、周知技術のｎチャネルＭＯＳＦＥＴの製造工程を用いて、フィールド酸化膜形成、ゲート酸化膜形成を行う。
【００７７】
続いてフォトリソグラフィ技術を用いて、レジストマスク形成後、ゲート酸化膜をＣＦ系ガスで異方性エッチングする。続いて、シリコン製の半導体基板１１をＣＦ系またはＨＢｒ系ガスにより異方性ドライエッチングし、深さ０．５ｕｍのソース溝４１，ドレイン溝４３を形成する。
【００７８】
続いて表面において１×１０１９〜１×１０２０〔ａｔｏｍｓ／ｃｍ３〕程度のドープ濃度となるようにリンイオンを注入し、ソース溝４１，ドレイン溝４３内にドレイン／ソース領域に用いるｎ＋注入層を形成し、ソース電極１７、ドレイン電極１８を形成する。
【００７９】
続いて、全面にノンドープのポリシリコン層を付着し、ボロンを高濃度に注入・拡散して高導電率化を図る。このとき、ドーピング源として、ＰＯＣｌ３を用いて、ポリシリコン内にリンをドープし、上記ドーピングの後、熱処理により活性化してｎ型の高濃度ドープポリシリコンを形成する。このとき、熱処理を行う場合のアニール条件を調整して、熱拡散によるリンの拡散する領域を制御し、ソース溝４１，ドレイン溝４３の底に近い領域まで形成することが好ましい。また、このとき周知の方法でドープされたポリシリコン層を付着させてもよい。
【００８０】
続いて、全面に付着したポリシリコン層をマスクなしでＣＦ系またはＨＢｒ系ガスでドライエッチすることで、ソース溝４１，ドレイン溝４３に埋設されたソース配線部４２およびドレイン配線部４４を形成する。
【００８１】
続いて、フォトリソグラフィ技術を用いて、感光性ポリイミドをパターニングした後、３５０℃の熱処理を実施することで、犠牲層形成を行った。感光性ポリイミドの熱処理後の膜厚は５００ｎｍになるよう塗布条件を調整した。
【００８２】
続いて、可動ゲートを形成するための材料を成膜する。今回の例では、ポリシリコンを膜厚１μｍで形成した。なお、可動ゲートの材質としては、導電性を有する材料であれば適用でき、単一金属ではＭＯＳ−ＦＥＴ工程との整合をとる場合にはＡｌを用いることができ、また、Ａｌの他にＡｕ、Ｎｉ、Ｃｕ、Ｗ、Ｔｉ、Ｐｏｌｙ−Ｓｉなども適用できる。さらにまた、金属シリサイドなどの合金も適用可能である。また、ＳｉＯ２、ＳｉＮなどの無機絶縁材料なども適用できるが、絶縁材料の場合はゲート電極として機能させるために、なんらかの方法で導電性を付与する必要がある。
【００８３】
次に、可動ゲートおよび配線を形成するために、フォトレジストをパターニングする。なお、図示は省略するが、配線は、前述したソース、ドレイン上に形成したコンタクトホール上まで形成される。
【００８４】
次にドライエッチング技術を用いてポリシリコンを所望の形状に加工し、可動ゲートと配線を形成する。加工方法としては、リアクティブ・イオン・エッチング（ＲＩＥ）が望ましいが、イオンビームエッチングなどの手法や形状精度によっては湿式エッチングも適用可能である。また、他の材料を可動ゲートに適用した場合には、それぞれの材質によって加工方法を選択する必要がある。そのとき、他材質との選択性や加工精度、加工速度などを考慮して選択すれば良い。
【００８５】
次にフォトレジストをプラズマアッシングで除去することで所望の形状が得られる。
次に、ポリイミドで形成された犠牲層を除去する。
除去方法として、ガスとしてＯ２とＨ２Ｏガスを適用した表面弾性波プラズマエッチングを用いた。除去方法としては、通常のＯ２ガスを用いたプラズマエッチングやＣＦ４やＳＦ６などのフッ素系ガス単体や、フッ素系ガスにＯ２を混合した混合ガスを用いたプラズマエッチングも適用できる。また、ケミカルドライエッチング（ＣＤＥ）などの手法も適用可能である。これらの手法は、エッチング速度、他材質との選択比を考慮して選択すれば良い。
【００８６】
以上、図１０（ｂ）に示したソース溝４１およびドレイン溝４３を形成する場合について説明したが、ソース溝４１およびドレイン溝４３を形成しない場合を図１０（ｃ）に示している。図１０（ｃ）では、ソース側接続部１３に接続されるソース配線部４２が、ソース電極１７上に、ソース電極１７と同様に櫛歯状の平面形状で配置されている。ソース配線部４２はシリコン酸化膜１２ａの開口部を介してソース電極１７と接続されている。
【００８７】
ドレイン配線部４４も同様に、ドレイン電極１８上に、ドレイン電極１８と同様に櫛歯状の平面形状で配置されている。ドレイン配線部４４は、シリコン酸化膜１２ａの開口部を介してドレイン電極１８と接続されている。図１０（ｃ）では、ソース配線部４２およびドレイン配線部４４は、不純物がドープされたポリシリコンやタングステンなどの導電性材料で形成される。
【００８８】
以上、本発明の可動ゲート型電界効果トランジスタ４についての説明がなされた。
特に図１０からも明らかなように、ソース配線部４２が配置され、また、ドレイン配線部４４が配置される構成を採用したため、ソース電極１７やドレイン電極１８への接触面を多くして配線抵抗を少なくし、ドレイン電流を効率的に流すことができる。そして、図１０（ｂ）では、ソース配線部４２がソース溝４１内に配置され、また、ドレイン配線部４４がドレイン溝４３内に配置される構成を採用したため、ゲート酸化膜１２内にソース配線部やドレイン配線部を配置しないため、ゲート酸化膜１２を薄く形成することができる。
【００８９】
続いて、先に説明した可動ゲート型電界効果トランジスタ４を変形した形態について説明する。まず、可動ゲート型電界効果トランジスタ４’の構成について図を参照しつつ説明する。図１１は可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲートを取り去った内部構造図であり、図１１（ａ）は平面図であり、図１１（ｂ）は、図１１（ａ）のＩ−Ｉ線断面図である。
【００９０】
先に図１０を用いて説明した可動ゲート型電界効果トランジスタ４では、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（β方向）とが平行に配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（β方向）とが平行に配置されるものであった。しかしながら、このような形態に限定されるものではなく、図１１で示すように、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置されるようにした。
【００９１】
このように、可動ゲート電極１５の長手方向に対し、ソース歯部１７ａの長手方向およびドレイン歯部１８ａの長手方向が平行に配置されるときに加え、ソース歯部１７ａの長手方向とドレイン歯部１８ａの長手方向とが垂直に配置されるときも、ソース電極１７とドレイン電極１８とが多く配置され、チャネル幅を長くすることができる。
【００９２】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、可動ゲート型電界効果トランジスタ４で説明した製造方法に対し、ソース溝４１，ドレイン溝４３、ソース電極１７，ドレイン電極１８，ソース配線部４２，ドレイン配線部４４を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００９３】
また、本形態では、ソース溝４１，ドレイン溝４３，ソース配線部４２，ドレイン配線部４４を備えるものであるが、図１、図７および図１０（ｃ）の構成においても、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置されるようにすることができる。
【００９４】
以上、本発明の可動ゲート型電界効果トランジスタ４’についての説明がなされた。
続いて、他の形態の可動ゲート型電界効果トランジスタ５について説明する。まず、可動ゲート型電界効果トランジスタ５の構成について図を参照しつつ説明する。図１２は可動ゲート型電界効果トランジスタのゲート酸化膜および可動ゲート電極を取り去った内部構造図であり、図１２（ａ）は、平面図であり、図１２（ｂ）は、図１２（ａ）のＪ−Ｊ線断面図である。
【００９５】
可動ゲート型電界効果トランジスタ５は、図１１で示すように、半導体基板１１、ゲート酸化膜１２、ソース側接続部１３、ドレイン側接続部１４、可動ゲート電極１５、空間部（gategap)１６、ソース電極１７、ドレイン電極１８、ソース配線部４２、ドレイン配線部４４、チャネル形成領域１９を備える。
【００９６】
先に図１１を用いて説明した可動ゲート型電界効果トランジスタ４’と比較すると、先の形態では図１１（ａ）で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８が櫛歯状の電極を含むように構成するのに対し、本形態では図１２で示すように、半導体基板１１上において、ソース電極１７とドレイン電極１８が複数並行に形成されたストライプ状の電極からなるように構成する点が相違する。
【００９７】
なお、他の構成は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。また、製造方法も、先に可動ゲート型電界効果トランジスタ４で説明した製造方法に対し、ソース電極１７，ドレイン電極１８，ソース配線部４２，ドレイン配線部４４，ソース溝４１，ドレイン溝４３を形成するマスク形状を変更するのみであって他は同じであるため、重複する説明を省略する。
【００９８】
以上、本発明の可動ゲート型電界効果トランジスタ５についての説明がなされた。
また、本形態では、ソース溝４１，ドレイン溝４３を備えるものであるが、図１０（ｃ）のようにソース溝４１，ドレイン溝４３を備えない構成においても、可動ゲート電極１５の長手方向（β方向）とソース歯部１７ａの長手方向（γ方向）とが直交するように配置され、かつ、可動ゲート電極１５の長手方向（β方向）とドレイン歯部１８ａの長手方向（γ方向）とが直交するように配置し、さらに、ソース電極１７およびドレイン電極１８を複数平行に配置されるようにすることができる。
【００９９】
以上の形態では、導電シールド電極２０の電圧をドレインゲート間電圧と同電圧としたが、それに限らない。ドレイン電圧とゲート電圧の間の電圧に保持しても、静電力低減の効果は得ることができる。
【０１００】
さらに、導電シールド電極２０と可動ゲート電極１５との間の電圧をドレインゲート間電圧またはソースゲート間電圧より大きくなるように保持することで、意図的にスティクションするゲート電圧をより低くすることや、可変することができ、加速度センサーのダイナミックレンジ調整などに有効である。
【０１０１】
また、以上の形態では導電シールド電極２０をドレイン電極１８とソース電極１７両方に設置したが、どちらか一方であっても効果は得られ、必要な特性に応じて選択してもよい。
【産業上の利用可能性】
【０１０２】
本発明は可動ゲート型電界効果トランジスタに適用される。さらに可動ゲート型電界効果トランジスタを含む半導体加速度センサなど、幅広い分野に適用される。
【符号の説明】
【０１０３】
１，２，３，４，５：可動ゲート型電界効果トランジスタ
１１：半導体基板
１２：ゲート酸化膜
１２ａ，１２ｂ：シリコン酸化膜
１３：ソース側接続部
１４：ドレイン側接続部
１５：可動ゲート電極
１５ａ：支持部
１５ｂ：開放部
１６：空間部（gategap)
１７：ソース電極
１７ａ：ソース歯部
１７ｂ：ソース根元部
１７ｃ：ソース引出電極
１８：ドレイン電極
１８ａ：ドレイン歯部
１８ｂ：ドレイン根元部
１８ｃ：ドレイン引出電極
１９：チャネル形成領域
２０：導電シールド電極
２０ａ，２０ｂ：引出部
２２：熱酸化膜
２４：マスク
２７：犠牲層
４１：ソース溝
４２：ソース配線部
４２ａ：ソース配線歯部
４２ｂ：ソース配線根元部
４３：ドレイン溝
４４：ドレイン配線部
４４ａ：ドレイン配線歯部
４４ｂ：ドレイン配線根元部
【特許請求の範囲】
【請求項１】
半導体基板の表面層に形成されたソース電極およびドレイン電極と、
前記半導体基板の表面層であって、前記ドレイン電極とソース電極との間のチャネル形成領域と、
前記ソース電極上、前記ドレイン電極上および前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ソース電極または前記ドレイン電極の少なくとも一方の上方に配置され、前記ゲート絶縁膜内に形成された導電シールド電極と、
前記チャネル形成領域の上方に配置され、前記ゲート絶縁膜に対して空間部を挟んで空中に設けられる梁構造の可動ゲート電極と、
を備える可動ゲート型電界効果トランジスタ。
【請求項２】
前記ソース電極は、直線状の複数のソース歯部と、これらソース歯部が垂直に接続されるソース根元部とからなる櫛歯状の電極を含み、
前記ドレイン電極は、直線状の複数のドレイン歯部と、これらドレイン歯部とそれぞれ垂直に接続されるドレイン根元部とからなる櫛歯状の電極を含み、
前記複数のソース歯部と前記複数のドレイン歯部とが略平行であって交互に配置され、
前記可動ゲート電極は、前記ソース電極、前記ドレイン電極および前記チャネル形成領域を覆うように配置されたことを特徴とする請求項１に記載の可動ゲート型電界効果トランジスタ。
【請求項３】
前記ソース電極に電気的に接続されるソース配線部と、前記ドレイン電極に電気的に接続されるドレイン配線部とを備えることを特徴とする請求項１または２のいずれか一項に記載の可動ゲート型電界効果トランジスタ。
【請求項４】
前記ソース配線部は、直線状の複数のソース配線歯部と、これらソース配線歯部が垂直に接続されるソース配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のソース電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられ、
前記ドレイン配線部は、直線状の複数のドレイン配線歯部と、これらドレイン配線歯部が垂直に接続されるドレイン配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のドレイン電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられていることを特徴とする請求項３に記載の可動ゲート型電界効果トランジスタ。
【請求項５】
前記ソース電極に前記半導体基板表面から形成されたソース溝を備え、前記ソース溝内に前記ソース配線部を配置し、
前記ドレイン電極に前記半導体基板表面から形成されたドレイン溝を備え、前記ドレイン溝内に前記ドレイン配線部を配置することを特徴とする請求項３または４に記載の可動ゲート型電界効果トランジスタ。
【請求項６】
前記導電シールド電極と前記可動ゲート電極とが電気的に接続されていることを特徴とする請求項１ないし５のいずれか一項に記載の可動ゲート型電界効果型トランジスタ。
【請求項１】
半導体基板の表面層に形成されたソース電極およびドレイン電極と、
前記半導体基板の表面層であって、前記ドレイン電極とソース電極との間のチャネル形成領域と、
前記ソース電極上、前記ドレイン電極上および前記チャネル形成領域上に形成されたゲート絶縁膜と、
前記ソース電極または前記ドレイン電極の少なくとも一方の上方に配置され、前記ゲート絶縁膜内に形成された導電シールド電極と、
前記チャネル形成領域の上方に配置され、前記ゲート絶縁膜に対して空間部を挟んで空中に設けられる梁構造の可動ゲート電極と、
を備える可動ゲート型電界効果トランジスタ。
【請求項２】
前記ソース電極は、直線状の複数のソース歯部と、これらソース歯部が垂直に接続されるソース根元部とからなる櫛歯状の電極を含み、
前記ドレイン電極は、直線状の複数のドレイン歯部と、これらドレイン歯部とそれぞれ垂直に接続されるドレイン根元部とからなる櫛歯状の電極を含み、
前記複数のソース歯部と前記複数のドレイン歯部とが略平行であって交互に配置され、
前記可動ゲート電極は、前記ソース電極、前記ドレイン電極および前記チャネル形成領域を覆うように配置されたことを特徴とする請求項１に記載の可動ゲート型電界効果トランジスタ。
【請求項３】
前記ソース電極に電気的に接続されるソース配線部と、前記ドレイン電極に電気的に接続されるドレイン配線部とを備えることを特徴とする請求項１または２のいずれか一項に記載の可動ゲート型電界効果トランジスタ。
【請求項４】
前記ソース配線部は、直線状の複数のソース配線歯部と、これらソース配線歯部が垂直に接続されるソース配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のソース電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられ、
前記ドレイン配線部は、直線状の複数のドレイン配線歯部と、これらドレイン配線歯部が垂直に接続されるドレイン配線根元部とからなる櫛歯状の配線部を含み、前記櫛歯状のドレイン電極に重ねて配置されるように前記ゲート絶縁膜内に前記導電シールド電極と間隔を有して設けられていることを特徴とする請求項３に記載の可動ゲート型電界効果トランジスタ。
【請求項５】
前記ソース電極に前記半導体基板表面から形成されたソース溝を備え、前記ソース溝内に前記ソース配線部を配置し、
前記ドレイン電極に前記半導体基板表面から形成されたドレイン溝を備え、前記ドレイン溝内に前記ドレイン配線部を配置することを特徴とする請求項３または４に記載の可動ゲート型電界効果トランジスタ。
【請求項６】
前記導電シールド電極と前記可動ゲート電極とが電気的に接続されていることを特徴とする請求項１ないし５のいずれか一項に記載の可動ゲート型電界効果型トランジスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１９８９１６（Ｐ２０１１−１９８９１６Ａ）
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願番号】特願２０１０−６２４１０（Ｐ２０１０−６２４１０）
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
【公開日】平成２３年１０月６日（２０１１．１０．６）
【国際特許分類】
【出願日】平成２２年３月１８日（２０１０．３．１８）
【出願人】（０００００５２３４）富士電機株式会社 (3,146)
【Ｆターム（参考）】
[ Back to top ]