【課題】書き込み電流を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１２と、記憶層１２上に設けられた非磁性層１３と、非磁性層１３上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１４とを含む。記憶層１２の面積は、参照層１４の面積より大きく、記憶層１２の端部の磁化は、記憶層１２の中央部の磁化より小さい。 （もっと読む）

【課題】磁気トンネル接合を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）セルを提供する。
【解決手段】磁気トンネル接合２は、シンセティック記憶層２３、可逆性であるセンス磁化方向２１１を呈するセンス層２１、及びこのセンス層とこの記憶層との間のトンネル障壁層２２から構成される。正味の漂遊局所磁界が、前記記憶層を前記センス層に結合させる。前記正味の漂遊局所磁界は、センス層に結合する前記正味の漂遊局所磁界が５０エルステッド未満であるような漂遊局所磁界である。また、ＭＲＡＭセルに書き込み、ＭＲＡＭセルを読み出すための方法に関する。当該開示されたＭＲＡＭセルは、従来のＭＲＡＭセルに比べてより低い消費電力で書き込まれ且つ読み出され得る。 （もっと読む）

【課題】記憶層に印加される漏れ磁界を低減する。
【解決手段】磁気記憶素子１０は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が可変である記憶層１１と、記憶層１１上に設けられた非磁性層１２と、非磁性層１２上に設けられ、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が不変である参照層１３と、参照層１３上に設けられた非磁性層１４と、非磁性層１４上に設けられ、かつ参照層１３からの漏れ磁界を低減する調整層１５とを含む。調整層１５は、界面層１６と、膜面に垂直方向の磁気異方性を有する磁性層１７とが積層されて構成され、界面層１６の飽和磁化は、磁性層１７の飽和磁化より大きい。 （もっと読む）

【課題】直流電源配線に電流が流れたか否かを検出可能な回路を備えた半導体装置を提供する。
【解決手段】半導体装置において、駆動回路ＢＬＤＵ，ＢＬＤＤ，ＢＬＢＤＵ，ＢＬＢＤＤは、電流磁界またはスピン注入によってトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢを第１の磁化状態に初期設定するために、制御信号線ＢＬ，ＢＬＢに直流電流を流す。電源配線ＤＬは、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに近接して設けられる。ここで、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢは、電源配線ＤＬに直流電流が流れるときに生じる電流磁界によって第２の磁化状態に変化する。センスアンプ１０は、トンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢが第１の磁化状態から第２の磁化状態に変化したか否かを判定するために、制御信号線ＢＬ，ＢＬＢを介してトンネル磁気抵抗素子ＴＭＲ，ＴＭＲＢに流れる電流を検出する。 （もっと読む）

【課題】低コストで広帯域の読出方式の、磁壁で区切られた磁区毎に情報が記録された磁
性配線を有する磁気メモリを提供する。
【解決手段】磁区、及び前記磁区を仕切る磁壁を有する第１磁性細線と、前記第１磁性細
線の両端部に配置される電流導入用電極と、前記第１磁性配線に隣接して設けられる書き
込み部と、前記第１磁性配線に交差するように設けられる第２磁性細線と、前記第２磁性
配線の一端部に設けられるスピン波発生部と、前記第２磁性配線の他端部に設けられるス
ピン波検出部とを備える。 （もっと読む）

【課題】電流で書き込み動作を行うことができる大容量の磁気メモリ及び磁気メモリ装置を提供する。
【解決手段】磁化が固定された第１の磁性層１０と、磁化が可変の第２の磁性層３０と、第１の磁性層１０と第２の磁性層３０との間に設けられた第１の中間層２０と、第１の磁性層１０と第２の磁性層３０とを結ぶ第１の方向に直交する第２の方向に延在し、第２の磁性層３０に隣接し、スピン波を伝搬する第１の磁性細線４０と、第１の磁性細線４０の一端に設けられた第１のスピン波入力部と、第１の磁性細線４０の他端に設けられた第１のスピン波検出部と、を備える。 （もっと読む）

【課題】Ｉ_Ｄ^Ｐ／Ｉ_Ｄ^ＡＰ比を高めることのできるスピントランジスタおよびメモリを提供する。
【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース／ドレインの一方となる第１磁性層と、前記第１磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース／ドレインの他方となる第２磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。 （もっと読む）

【課題】実施形態による、磁壁制御が容易な磁気メモリ素子を提供する。
【解決手段】磁気メモリ素子１００は、第１方向に延在し、磁壁により隔てられた複数の磁区を有する磁性細線２０と、前記磁性細線２０に対して前記第１の方向又は前記第１の方向と逆方向に通電可能な一対の第１の電極３０と、前記第１の方向に直交する第２の方向において、前記磁性細線２０上に設けられた第１の絶縁層４０と、前記第２の方向であって前記第１の絶縁層４０上に離間して設けられた複数の第２の電極５０と、複数の前記第２の電極５０と電気的に接続された第３の電極６０と、を備える。 （もっと読む）

【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】高速動作を可能にする磁気メモリを提供する。
【解決手段】本実施形態の磁気メモリは、スピン注入書込みによって磁化の方向が不変の第１磁性層と、磁化の方向が可変の第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられたトンネル障壁層とを有する磁気抵抗効果素子と、前記磁気抵抗効果素子の前記第１および第２磁性層の一方の磁性層に電気的に接続された第１配線と、ソース／ドレインの一方が前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に接続された選択トランジスタと、前記選択トランジスタのソース／ドレインの他方に電気的に接続された第２配線と、前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に一端子が電気的に接続されたダイオードと、前記ダイオードの他の端子に電気的に接続された第３配線と、前記第３配線に電気的に接続されたセンスアンプと、を備えている。 （もっと読む）

【課題】外部磁場が半導体チャンネルに侵入することに起因するノイズやエラーを抑制することが可能なスピン伝導素子を提供すること。
【解決手段】磁気抵抗を利用したスピン伝導素子１は、スピンを半導体チャンネルに注入するための第一強磁性体１２Ａと、スピンを半導体チャンネルから抽出するための第二強磁性体１２Ｂと、第一強磁性体１２Ａから第二強磁性体１２Ｂまで延びる半導体チャンネル７と、第二強磁性体１２Ｂ、及びあるいは、半導体チャンネル７を覆う磁気シールドＳ１と、第二強磁性体１２Ｂ、及びあるいは、半導体チャンネル７と磁気シールドＳ１との間に設けられた絶縁膜と、を備えることを特徴とする。 （もっと読む）

【課題】磁気記録層の強磁性体膜が強い垂直磁気異方性を有する磁気メモリを提供する。
【解決手段】磁気メモリは、強磁性体の下地層５１と、下地層５１上にの第１非磁性５２と、第１非磁性５２上の垂直磁気異方性を有する強磁性体のデータ記憶層５３と、第２非磁性層２０を介してデータ記憶層５３に接続された参照層３０と、下地層５１の下側に接した第１、第２磁化固定層４１ａ、４１ｂとを具備する。データ記憶層５３は、反転可能な磁化を有し参照層３０とオーバーラップする磁化自由領域１３と、磁化自由領域１３の端に接続され、第１磁化固定層４１ａに＋ｚ方向に磁化固定された第１磁化固定領域１１ａと、磁化自由領域１３の他の端に接続され、第２磁化固定層４１ｂに−ｚ方向に磁化固定された第２磁化固定領域１１ｂとを備える。磁化自由領域１３下の第１非磁性５２は、第１、第２磁化固定領域１１ａ、１１ｂ下の第１非磁性５２よりも厚い。 （もっと読む）

【課題】書き込み電流の低減およびリテンション特性の向上を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層３１と、前記第１磁性層上に形成されたトンネルバリア層３２と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層４０と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層３４と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層３３と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層９０が形成されている。 （もっと読む）

【課題】磁気メモリの動作不良を抑制する。
【解決手段】本実施形態の磁気メモリは、第１領域内の第１の磁気抵抗効果素子１Ａと、第２の領域の磁気抵抗効果素子１Ｘとを含む。第１の磁気抵抗効果素子１Ａは、磁化の向きが可変な第１の記憶層１０と、磁化の向きが不変な第１の参照層１２と、非磁性層１１と、第１のシフト調整層１３と、を含む。第２の磁気抵抗効果素子１Ｘは、磁化の向きが可変な第２の記憶層１０と、磁化の向きが不変な第２の参照層１２と、第２の非磁性層１１と、第２のシフト調整層１３Ｘと、を含む。第２のシフト調整層１３Ｘの膜厚ｔ２は、第１のシフト調整層１３の膜厚ｔ１以下である。 （もっと読む）

【課題】出力値を変化させる不揮発性抵抗変化素子の状態を、出力動作を止めることなく変化させることができる集積回路を提供する。
【解決手段】不揮発性抵抗変化素子（１０）の抵抗を変化させるための書き込み端子（１１）と、該抵抗を読み出すための読み出し端子（１２）とを別々に有し、電気的にカップリングしていない該書き込み端子と読み出し端子とを用いて書き込み動作と読み出し動作を同時にできる不揮発性抵抗変化素子を有する回路を含む集積回路（５０）である。該回路には該不揮発性抵抗変化素子の抵抗値に応じた出力値を出力する出力端子（２２）と、該抵抗値を変化させる入力端子（１１）を少なくとも有する。該出力端子からの出力の一部を、該入力端子に帰還させることができる。 （もっと読む）

【課題】安定した動作が可能な不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第１積層部と第２積層部とを含む。第１積層部は、磁化が固定された第１強磁性層と、磁化の方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。制御部は、第２強磁性層の磁化の向きに応じた第３強磁性層の発振の周波数の変化を検出することで、第２強磁性層の磁化の向きを読み出す読み出し部を含む。 （もっと読む）

【課題】安定した動作が可能な磁気記憶素子及び不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、第１、第２積層部を含む磁気記憶素子が提供される。第１積層部は、第１強磁性層／第１非磁性層／第２強磁性層を含む。第１強磁性層の磁化は面直に固定され、第２強磁性層の磁化方向は面直に可変である。第２積層部は、第３強磁性層／第２非磁性層／第４強磁性層を含む。第３強磁性層の磁化方向は面内方向に可変であり、第４強磁性層の磁化は面直に固定されている。第３強磁性層の位置での第１、第２、第４強磁性層からの漏れ磁界Ｈｓ、第３強磁性層の磁気異方性Ｋｕ、ダンピング定数α、磁化Ｍｓ及び反磁界係数Ｎｚは、Ｋｕ≦αＭｓ（８πＮｚＭｓ−Ｈｓ）を満たす。電流によりスピン偏極した電子と、第３強磁性層で発生する回転磁界と、を第２強磁性層に作用させ、第２強磁性層の磁化方向を決定できる。 （もっと読む）

【課題】素子特性を劣化させることなく、半導体材料または絶縁膜の結晶特性を改善することができる低温アニールを用いた半導体装置の製造方法、並びに、このような低温アニールに適した半導体装置を提供する。
【解決手段】本実施形態による半導体装置は、半導体基板の上方に設けられた金属からなる下部電極と、下部電極の上方に設けられた金属からなる上部電極と、下部電極と上部電極との間に設けられた結晶層とを備える。下部電極および上部電極の各膜厚は、結晶層の結晶化に用いられるマイクロ波の周波数に対応する表皮効果における表皮層よりも薄い。 （もっと読む）

【課題】ビット当たりの単価を低減できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１方向に沿う第１部分(11a)と第２方向に沿いかつ第１部分と接続された第２部分(11b)とを有し、第２部分において半導体材料を含み、第１方向および第２方向からなる第１平面と交わる方向に沿って離れて並ぶ少なくとも２つの第１配線(11)を含む。可変抵抗膜(15)は、第１配線の第２部分に接続された第１面を有し、相違する抵抗値を示す複数の状態を取り得る。第２配線(12)は、可変抵抗膜の第１面と対向する第２面と接続されている。制御線(13)は、第１平面と交わる方向に沿い、少なくとも２つの第１配線の第２部分の半導体材料を含む部分と絶縁膜を介して接し、第１配線の第２部分の半導体材料を含む部分および絶縁膜とともにトランジスタを構成する。 （もっと読む）

【課題】ＦｉｎＦＥＴの隣接するフィン同士のショートを回避しつつ、エピタキシャル層の表面積を広く確保する。
【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板の表面に形成され、（１１０）面である側面を有するフィンとを備える。さらに、前記装置は、前記フィンの側面に形成されたゲート絶縁膜と、前記フィンの側面および上面に、前記ゲート絶縁膜を介して形成されたゲート電極とを備える。さらに、前記装置は、前記フィンの側面に、フィン高さ方向に沿って順に形成された複数のエピタキシャル層を備える。 （もっと読む）