磁気抵抗効果素子およびその製造方法
【課題】書き込み電流の低減およびリテンション特性の向上を図る。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層３１と、前記第１磁性層上に形成されたトンネルバリア層３２と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層４０と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層３４と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層３３と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層９０が形成されている。
【解決手段】磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層３１と、前記第１磁性層上に形成されたトンネルバリア層３２と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層４０と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層３４と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層３３と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層９０が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子およびその製造方法に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic Random Access Memory）は、数１０nsec以下の高速読み出し、書き込み動作が可能であり、かつ低消費電力、不揮発性などの特徴を有する。このため、ＭＲＡＭは、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、またはフラッシュメモリの特徴を全て兼ね備えたユニバーサルメモリとして注目されている。ＭＲＡＭにおけるメモリセルは、情報を記憶するＭＴＪ（Magnetic Tunnel Junction）素子と特定のＭＴＪ素子を選択するための選択トランジスタとで１つのメモリ素子が構成される。
【０００３】
ＭＴＪ素子は、２つの強磁性層の間に薄い絶縁膜が形成される構造である。ＭＴＪ素子は、磁気抵抗効果により２つの強磁性層の磁化が平行の場合は抵抗が小さくなり、磁化が反平行の場合は抵抗が大きくなる。この２つの状態を“０”、“１”と区別することで情報を記憶する。このとき、一方の強磁性層は磁化方向が不変の参照層であり、他方の強磁性層は磁化方向が可変の記憶層である。
【０００４】
ＭＴＪ素子への“０”、“１”の書き込みとしてスピン注入方式が用いられる。これは、磁化方向が一方に偏極した電子をもつ電流をＭＴＪ素子に流すことで直接的に記憶層の磁化方向を書き換える方法である。このような書き込みを行うために流す電流を書き込み電流と称する。ＭＲＡＭの大容量化のために、書き込み電流を小さくすることが必要である。その解決方法として、ＭＲＡＭ素子の記憶層および参照層の磁化方向を面内方向から垂直方向へ変更することが挙げられる。
【０００５】
しかし、参照層が垂直方向の磁化を有することで、参照層から発生する漏れ磁場が記憶層へ作用してしまう。特に、記憶層の端部において、参照層の磁化方向とは反対の大きな漏れ磁場が作用することになる。この記憶層に作用する漏れ磁場は、スピン注入書き込み時の記憶層のコヒーレントな磁化回転を著しく阻害する。このため、書き込み電流が大きくなってしまう。また、漏れ磁場の分布は、記憶層に対して不均一になる。このため、記憶層のリテンション特性の劣化も生じてしまう。
【０００６】
また、隣接したＭＴＪ素子からの漏れ磁場も記憶層に作用する。例えば、Ｇｂｉｔ級のＭＲＡＭをＤＲＡＭと同等のコストで実現しようとすると、ＤＲＡＭと同等のセルサイズ（面積）が要求される。すなわち、「Ｆ」をリソグラフィの最小寸法とすると、Ｇｂｉｔ級のＭＲＡＭは、８Ｆ２〜６Ｆ２のセルサイズになる。このとき、ＭＴＪ素子はＦ２のセルサイズで作成され、隣接するＭＴＪ素子までの距離はＦ程度となってしまう。このＦは、Ｇｂｉｔ級のＭＲＡＭでは４５ｎｍ程度と非常に小さい。このように、隣接する素子の間隔が非常に小さくことから、上述した参照層からの漏れ磁場は隣接する素子にも作用する。隣接素子からの漏れ磁場が記憶層に作用し、かつその分布が不均一なことから、さらなる書き込み電流の増大およびリテンション特性の劣化が生じてしまう。また、隣接素子からの漏れ磁場の影響は素子によっても異なるため、素子間において書き込み電流のばらつきも増大してしまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１５９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
書き込み電流の低減およびリテンション特性の向上を図る磁気抵抗効果素子およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、前記第１磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されている。
【図面の簡単な説明】
【００１０】
【図１】各実施形態に係るＭＡＲＭのメモリセルを示す回路図。
【図２】各実施形態に係るＭＡＲＭのメモリセルの構造を示す断面図。
【図３】第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図４】第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図５】図４に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図６】図５に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図７】図６に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図８】第１の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図９】第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１０】第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１１】第２の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図１２】第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１３】第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１４】第３の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図１５】第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１６】第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１７】図１６に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１８】図１７に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１９】図１８に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図２０】第４の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【発明を実施するための形態】
【００１１】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【００１２】
＜１＞ＭＲＡＭ構成例
図１および図２を用いて、各実施形態に係るＭＡＲＭの構成例について説明する。
【００１３】
図１は、各実施形態に係るＭＡＲＭのメモリセルを示す回路図である。
【００１４】
図１に示すように、メモリセルアレイＭＡ内のメモリセルは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、ＦＥＴ）Ｔとの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、ＦＥＴのゲート電極は、ワード線ＷＬに接続される。
【００１５】
ワード線ＷＬの電位は、第１の制御回路１１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路１２により制御される。
【００１６】
図２は、各実施形態に係るＭＡＲＭのメモリセルの構造を示す断面図である。
【００１７】
図２に示すように、メモリセルは、半導体基板２１上に配置されたスイッチ素子Ｔおよび磁気抵抗効果素子ＭＴＪで構成される。
【００１８】
半導体基板２１は、例えば、シリコン基板であり、その導電型は、Ｐ型でもＮ型でもどちらでもよい。半導体基板２１内には、素子分離絶縁層２２として、例えば、ＳＴＩ構造のＳｉＯＸ層が配置される。
【００１９】
半導体基板２１の表面領域、具体的には、素子分離絶縁層２２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、ＦＥＴであり、半導体基板２１内の２つのソース／ドレイン拡散層２３と、それらの間のチャネル領域上に配置されるゲート電極２４とを有する。ゲート電極２４は、ワード線ＷＬとして機能する。
【００２０】
スイッチ素子Ｔは、絶縁層（例えば、ＳｉＯＸ）２５により覆われる。コンタクトホールは、絶縁層２５内に設けられ、コンタクトビア（ＣＢ）２６は、そのコンタクトホール内に配置される。コンタクトビア２６は、例えば、Ｗ、またはＣｕなどの金属材料から形成される。
【００２１】
コンタクトビア２６の下面は、スイッチ素子に接続される。本例では、コンタクトビア２６は、ソース／ドレイン拡散層２３に直接接触している。
【００２２】
コンタクトビア２６上には、下部電極（ＬＥ）２７が配置される。下部電極２７は、例えば、Ｔａ、Ｒｕ、Ｔｉ、Ｗ、またはＭｏ等の低抵抗金属で構成される。
【００２３】
下部電極２７上、すなわち、コンタクトビア２６の直上には、磁気抵抗効果素子ＭＴＪが配置される。本実施形態に係る磁気抵抗効果素子ＭＴＪについての詳細は、後述する。
【００２４】
磁気抵抗効果素子ＭＴＪ上には、上部電極（ＵＥ）２８が配置される。上部電極２８は、例えばＴｉＮで形成される。上部電極２８は、ビア（例えば、Ｃｕ）２９を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
【００２５】
＜２＞第１の実施形態
図３乃至図８を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第１の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層４０が参照層本体層３４と参照層界面層３３とを備え、参照層界面層３３は、参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有する例である。これにより、参照層４０（参照層本体層３４）から記憶層３１に作用する漏れ磁場を減少させることができる。以下に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。
【００２６】
［２−１］第１の実施形態の構造
まず、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【００２７】
図３は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図３（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図３（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【００２８】
図３（ａ）に示すように、磁気抵抗効果素子ＭＴＪは、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ（anti-ferromagnetic coupling）層３５、シフト調整層３６、ハードマスク３７、および絶縁層３８等を備える。
【００２９】
記憶層３１は、下部電極２７上に形成される。記憶層３１は、磁化方向が可変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。記憶層３１としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、飽和磁化、または結晶磁気異方性などを調整する目的で、例えばＢ、Ｃ、またはＳｉなどの元素を添加してもよい。
【００３０】
ここで、垂直磁化とは、残留磁化の方向が膜面（上面／下面）に対して垂直またはほぼ垂直となることである。この明細書において、ほぼ垂直とは、残留磁化の方向が膜面に対して、４５°以上９０°以下の範囲内にあることを意味する。
【００３１】
トンネルバリア層３２は、記憶層３１上に形成される。トンネルバリア層３２は、非磁性層であり、例えばＡｌＯＸ、またはＭｇＯで構成される。
【００３２】
参照層４０は、トンネルバリア層３２上に形成される。参照層４０は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層４０は、記憶層３１よりも磁化方向の反転閾値が大きい。
【００３３】
参照層４０は、下部側に形成された参照層界面層３３と、上部側に形成された参照層本体層３４とで構成される。すなわち、参照層界面層３３はトンネルバリア層３２上に接して形成され、参照層本体層３４は参照層界面層３３上に形成される。参照層本体層３４は、垂直磁化異方性の起源となる。参照層界面層３３は、参照層本体層３４とトンネルバリア層３２との間に形成され、トンネルバリア層３２との界面において格子整合性を図る。これら参照層界面層３３および参照層本体層３４の詳細については、後述する。
【００３４】
ＡＦＣ層３５は、参照層４０（参照層本体層３４）上に形成される。ＡＦＣ層３５は、参照層４０とシフト調整層３６とを反強磁性結合させる貴金属で構成され、例えばＲｕで構成される。
【００３５】
シフト調整層３６は、ＡＦＣ層３５上に形成される。シフト調整層３６は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。また、その磁化方向は、参照層４０の磁化方向と反対方向である。これにより、シフト調整層３６は、参照層４０からの膜面に対して垂直方向の漏れ磁場を打ち消すことができる。このシフト調整層３６は、例えばＦｅ、Ｃｏ、Ｐｔ，Ｐｄ等で構成される。
【００３６】
なお、下部電極２７と記憶層３１との間に、シフト調整層３６と磁化方向が反対である図示せぬシフト調整層が形成されてもよい。
【００３７】
ハードマスク３７は、シフト調整層３６上に形成される。ハードマスク３７は、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ層３５、シフト調整層３６よりもエッチングレートが低い金属材料で構成され、例えばＴａ、Ｔｉ、またはこれらの窒化物で構成される。このハードマスク３７上に、上部電極２７が形成される。
【００３８】
ここで、本実施形態において、図３（ｂ）に示すように、参照層界面層３３の平面サイズ（例えば、面積、径等）は、参照層本体層３４の平面サイズよりも大きい。また、参照層本体層３４は、参照層界面層３３の平面における中央部に位置する。言い換えると、参照層界面層３３の平面における端部は、参照層本体層３４の平面における端部よりも外側に突出する。これにより、参照層本体層３４からの漏れ磁場が記憶層３１の端部に作用することを抑制することができる。
【００３９】
なお、本例において、磁気抵抗効果素子ＭＴＪの平面形状が円形である場合について説明する。このため、平面サイズとして径（直径）を例に挙げて説明する。しかし、磁気抵抗効果素子ＭＴＪの平面形状は、これに限らず、正方形、長方形、楕円形などであってもよい。
【００４０】
より具体的には、参照層界面層３３の径は参照層本体層３４の径よりも大きく、その差は例えば１ｎｍ以上、望ましくは２ｎｍ以上１０ｎｍ以下である。
【００４１】
この下限（２ｎｍ）は、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層３３の径と参照層本体層３４の径との差を２ｎｍよりも小さくした場合、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用してしまう。
【００４２】
一方、上限（１０ｎｍ）は、磁気抵抗効果素子ＭＴＪのＭＲ（magneto resistivity）比を考慮したものである。一般的に、参照層本体層３４よりも外側に位置する参照層界面層３３の部分は、電気を流すが、そのＭＲ比は他の部分と比較して１０％程度小さくなる。このため、参照層界面層３３の径を参照層本体層３４の径よりも大きくしすぎると、参照層界面層３３のＭＲ比が小さくなってしまう。Ｇｂｉｔ級のＭＲＡＭを作成するためには、磁気抵抗効果素子ＭＴＪのＭＲ比は１００％以上である必要がある。このことを考慮して、参照層界面層３３の径と参照層本体層３４の径との差は、１０ｎｍ以下であることが望ましい。
【００４３】
また、参照層界面層３３の径は、その下部に位置するトンネルバリア層３２および記憶層３１と同程度である。一方、参照層本体層３４の径は、その上部に位置するＡＦＣ層３５、シフト調整層３６、およびハードマスク３７と同程度である。
【００４４】
また、参照層界面層３３は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層３３としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、Ｂなどの元素が添加されてもよい。一方、参照層本体層３４は、参照層界面層３３よりも透磁率が低い材料、例えばＣｏ、Ｆｅ、Ｐｔ、またはＰｄを含む強磁性材料の合金、もしくは積層構造で構成される。参照層界面層３３の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場を参照層界面層３３に沿って集中させることができる。すなわち、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【００４５】
より具体的には、参照層界面層３３の比透磁率（参照層界面層３３の透磁率と真空中の透磁率との比）は、５０以上であることが望ましい。これは、静磁場シミュレーションにおいて参照層界面層３３の比透磁率を５０以上にする場合、記憶層３１に作用する漏れ磁場が急激に小さくなるためである。
【００４６】
また、参照層界面層３３の膜厚は、例えば０．３ｎｍ以上５ｎｍ以下であることが望ましい。
【００４７】
この下限（０．３ｎｍ）は、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層３３の膜厚を０．３ｎｍよりも小さくした場合、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用してしまう。
【００４８】
一方、上限（５ｎｍ）は、参照層界面層３３自体からの漏れ磁場を考慮したものである。すなわち、参照層界面層３３の膜厚が５ｎｍを超えた場合、記憶層３１に参照層界面層３３からの漏れ磁場が作用してしまう。
【００４９】
より具体的には、参照層界面層３３の比透磁率を５０にし、膜厚を変えて静磁場シミュレーションを行った。このとき、膜厚が０．３ｎｍ以上５ｎｍ以下の場合、記憶層３１に作用する参照層４０からの漏れ磁場の大きさは減少する。しかし、膜厚が３ｎｍよりも小さくした場合、または５ｎｍを超えた場合、記憶層３１に作用する参照層４０からの漏れ磁場が増大してしまう。
【００５０】
絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上で、かつ参照層界面層３３の突出した端部の上面上に形成される。言い換えると、絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。絶縁層３８は、記憶層３１、トンネルバリア層３２、および参照層界面層３３よりもエッチングレートが低い金属材料で構成され、例えばＳｉＮ、ＳｉＯＸ、ＡｌＯＸ、ＡｌＮ、ＭｇＯ、またはＢＮで構成される。
【００５１】
後述するが、絶縁層３８をマスクとして、参照層界面層３３、トンネルバリア層３２、および記憶層３１がエッチングされる。このため、絶縁層３８の外径は、参照層界面層３３、トンネルバリア層３２、および記憶層３１の径と同程度である。すなわち、絶縁層３８の膜厚（側面からの膜厚）の２倍の大きさが、参照層界面層３３の径と参照層本体層３４の径との差の大きさになる。上述したように、参照層界面層３３の径と参照層本体層３４の径との差は、例えば２ｎｍ以上１０ｎｍ以下である。このため、絶縁層３８の膜厚は、例えば１ｎｍ以上５ｎｍ以下であることが望ましい。
【００５２】
本例において、磁気抵抗効果素子ＭＴＪは、例えばスピン注入型の磁気抵抗効果素子である。したがって、磁気抵抗効果素子ＭＴＪにデータを書き込む場合、または磁気抵抗効果素子ＭＴＪからデータを読み出す場合、磁気抵抗効果素子ＭＴＪは、膜面に垂直な方向において、双方向に電流が通電される。
【００５３】
より具体的には、磁気抵抗効果素子ＭＴＪへのデータの書き込みは、以下のように行われる。
【００５４】
上部電極２８側から電子（参照層４０から記憶層３１へ向かう電子）が供給される場合、参照層４０の磁化方向と同じ方向にスピン偏極された電子が記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層４０の磁化方向と同じ方向に揃えられる。これにより、参照層４０の磁化方向と記憶層３１の磁化方向とが、平行配列となる。この平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
【００５５】
一方、下部電極２７側から電子（記憶層３１から参照層４０へ向かう電子）が供給される場合、参照層４０により反射されることで参照層４０の磁化方向と反対方向にスピン偏極された電子とが記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層４０の磁化方向と反対方向に揃えられる。これにより、参照層４０の磁化方向と記憶層３１の磁化方向とが、反平行配列となる。この反平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
【００５６】
また、データの読み出しは、以下のように行われる。
【００５７】
磁気抵抗効果素子ＭＴＪに、読み出し電流が供給される。この読み出し電流は、記憶層３１の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時の磁気抵抗効果素子ＭＴＪの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。
【００５８】
［２−２］第１の実施形態の製造方法
次に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【００５９】
図４乃至図７は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【００６０】
まず、図４に示すように、例えばＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、またはＡＬＤ（Atomic Layer Deposition）法により、下部電極２７上に、記憶層３１が形成される。記憶層３１は、磁性層であり、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料で構成される。
【００６１】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、記憶層３１上に、トンネルバリア層３２が形成される。トンネルバリア層３２は、非磁性層であり、例えばＡｌＯＸ、またはＭｇＯで構成される。
【００６２】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、トンネルバリア層３２上に、参照層界面層３３が形成される。参照層界面層３３は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層３３は、磁性層であり、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料で構成される。また、Ｂなどの元素が添加されてもよい。参照層界面層３３の膜厚は、例えば０．３ｎｍ以上５ｎｍ以下であることが望ましい。
【００６３】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、参照層界面層３３上に、参照層本体層３４が形成される。参照層本体層３４は、磁性層であり、参照層界面層３３よりも透磁率の低い材料、例えばＣｏ、Ｆｅ、Ｐｔ、またはＰｄを含む強磁性材料の合金、もしくは積層構造で構成される。
【００６４】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、参照層本体層３４上に、ＡＦＣ層３５が形成される。ＡＦＣ層３５は、磁性層であり、反強磁性材料、例えばＲｕで構成される。
【００６５】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、ＡＦＣ層３５上に、シフト調整層３６が形成される。シフト調整層３６は、磁性層であり、例えばＰｔ、Ｐｄ、またはＩｒ等で構成される。
【００６６】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、シフト調整層３６上に、ハードマスク３７が形成される。ハードマスク３７は、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ層３５、シフト調整層３６よりもエッチングレートが低い金属材料で構成される。後述するこれらのエッチング工程がＩＢＥ（Ion Beam Etching）により行われる場合、シフト調整層３６は例えばＴａ、Ｔｉ、またはこれらの窒化物で構成される。
【００６７】
次に、図５に示すように、ハードマスク３７上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばＲＩＥ（Reactive Ion Etching）により、ハードマスク３７が加工される。このとき、ハードマスク３７は、平面形状が例えば円形になるように加工される。その後、レジストマスクが除去される。
【００６８】
次に、ハードマスク３７をマスクとして、ＲＩＥまたはＩＢＥにより、シフト調整層３６、ＡＦＣ層３５、および参照層本体層３４が加工される。これにより、シフト調整層３６、ＡＦＣ層３５、および参照層本体層３４がエッチングされた領域において、参照層界面層３３の上面が露出する。
【００６９】
次に、図６に示すように、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、コンフォーマルに（全面に均一に）、絶縁層３８が形成される。すなわち、参照層界面層３３の上面上、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上、およびハードマスク３７の上面上に、絶縁層３８が形成される。絶縁層３８は、記憶層３１、トンネルバリア層３２、および参照層界面層３３よりもエッチングレートが低い金属材料で構成され、例えばＳｉＮ、ＳｉＯＸ、ＡｌＯＸ、ＡｌＮ、ＭｇＯ、またはＢＮで構成される。
【００７０】
また、絶縁層３８は、膜厚が例えば２ｎｍ以上６ｎｍ以下で形成される。なお、後述する記憶層３１、トンネルバリア層３２、および参照層界面層３３のエッチング工程において、絶縁層３８も一部エッチングされる。このため、絶縁層３８の膜厚は、最終的に１ｎｍ以上５ｎｍ以下残存するように設定される。また、絶縁層３８をコンフォーマルに形成するために、ＡＬＤ法により形成することが望ましい。
【００７１】
次に、図７に示すように、異方性のエッチング、例えばＲＩＥにより、ハードマスク３７の上面上および参照層界面層３３の上面上の絶縁層３８が除去される。これにより、絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に残存する。
【００７２】
次に、図３に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＲＩＥまたはＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。その差は、例えば２ｎｍ以上１０ｎｍ以下になるように加工される。
【００７３】
参照層界面層３３の径と参照層本体層３４の径との差は、絶縁層３８の膜厚で決定することができる。なお、参照層界面層３３、トンネルバリア層３２、および記憶層３１のエッチング時に、絶縁層３８の一部もエッチングされる。すなわち、絶縁層３８の膜厚が小さくなる。このため、上記エッチング時に後退する絶縁層３８の膜厚分を考慮して、あらかじめ所望膜厚よりも大きく堆積させておくことが必要である。より具体的には、絶縁層３８の膜厚が１ｎｍ以上残存するように形成させておく。
【００７４】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【００７５】
［２−３］第１の実施形態の効果
上記第１の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層４０が参照層本体層３４とトンネルバリア層３２側の界面に位置する参照層界面層３３とを備え、参照層界面層３３は、参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有する。これにより、以下の効果を得ることができる。
【００７６】
図８は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図８に示すように、参照層本体層３４から発生した漏れ磁場は、参照層界面層３３に集中する。すなわち、漏れ磁場は、参照層界面層３３の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。特に、参照層界面層３３は参照層本体層３４よりも大きな径を有し、記憶層３１の上面を覆うように形成されるため、記憶層３１の端部に集中していた参照層本体層３４からの漏れ磁場の作用も抑制することができる。
【００７７】
また、参照層界面層３３に漏れ磁場を集中させることにより、隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。
【００７８】
このように参照層本体層３４から記憶層３１への漏れ磁場の作用を抑制することにより、磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【００７９】
ここで、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の比透磁率を５０、膜厚を３ｎｍ、径を４５ｎｍ（記憶層３１の径も同様に４５ｎｍ）とし、参照層本体層の径を３６ｎｍとした場合（本実施形態）と、参照層界面層３３の比透磁率を５０、膜厚を３ｎｍ、径を４５ｎｍ（記憶層３１の径も同様に４５ｎｍ）とし、同様に参照層本体層の径を４５ｎｍとした場合（比較例１）との書き込み特性を比較した。
【００８０】
比較例１において、“１”から“０”への書き込み時の５０ｎｓｅｃでの書き込み電流は５０（μＡ）であった。これに対し、本実施形態では、書き込み電流は２５（μＡ）であった。すなわち、本実施形態は、比較例１に対して書き込み電流を１／２に低減することができる。
【００８１】
＜３＞第２の実施形態
図９乃至図１１を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第２の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層本体層３４の側面に、参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される例である。以下に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００８２】
［３−１］第２の実施形態の構造
まず、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【００８３】
図９は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図９（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図９（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【００８４】
図９（ａ）および（ｂ）に示すように、第２の実施形態において、上記第１の実施形態と異なる点は、参照層本体層３４の側面に、シールド層９０が形成されている点である。
【００８５】
より具体的には、シールド層９０は、トンネルバリア層３２、参照層界面層３３、および絶縁層３８の側面上に形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１の側面上には形成されない。シールド層９０は、参照層界面層３３に接して連続して形成され、一体化している。これにより、参照層本体層３４は、その下部側の側面がシールド層９０および参照層界面層３３により覆われる。
【００８６】
なお、シールド層９０は、参照層界面層３３に接し、かつ参照層本体層３４の下部側の側面に形成されていればよく、参照層本体層３４の上部側の側面、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面に形成されなくてもよい。
【００８７】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【００８８】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらを接して連続して形成することにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【００８９】
なお、シールド層９０は、後述する成膜方法により形成される層でもよいが、記憶層３１をエッチングすることにより、その被エッチング材料が再付着して形成されたリデポ(Re-deposition)物であってもよい。このため、シールド層９０は、リデポ物である場合、記憶層３１が含む材料（Ｃｏ、Ｆｅ、またはＮｉ）を含む。
【００９０】
［３−２］第２の実施形態の製造方法
次に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【００９１】
図１０は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【００９２】
まず、第１の実施形態と同様に、図４乃至図７の工程が行われる。すなわち、エッチングされた参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に絶縁層３８が形成される。
【００９３】
次に、図１０に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。
【００９４】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向からのイオンビームによって物理的にエッチングされる。ＩＢＥ等の物理エッチングは、原子を被エッチング材料に衝突させることにより被エッチング材料を物理的に削り取るエッチング方法である。このため、エッチング後の磁気抵抗効果素子ＭＴＪの側面に被エッチング材料が再付着する、いわゆるリデポ現象が発生する。
【００９５】
すなわち、図９に示すように、記憶層３１の被エッチング材料（Ｃｏ、Ｆｅ、またはＮｉ）が磁気抵抗効果素子ＭＴＪの側面に、再付着してリデポ物が形成される。より具体的には、記憶層３１の被エッチング材料がトンネルバリア層３２、参照層界面層３３、および絶縁層３８の側面上に付着して、シールド層９０（リデポ物）が形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。このとき、リデポ物は、記憶層３１の側面には付着しない。また、シールド層９０は、参照層界面層３３に接して形成され、一体化している。これにより、参照層本体層３４は、その下部側の側面がシールド層９０および参照層界面層３３により覆われる。
【００９６】
なお、ここで、物理エッチングは、化学的反応を伴わない原子の衝突等によって物理的に行われるエッチングに限らず、化学的反応を一部伴っていてもよい。すなわち、記憶層３１のエッチング方法としてはＩＢＥに限らず、例えば反応性の小さい不活性なガスを用いたＲＩＥ等でもよい。
【００９７】
また、シールド層９０は、リデポ物に限らない。すなわち、参照層界面層３３、トンネルバリア層３２、および記憶層３１のエッチング工程後に、シールド層９０を形成してもよい。より具体的には、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、全面（磁気抵抗効果素子ＭＴＪの側面および上面）に、Ｃｏ、Ｆｅ、またはＮｉを含む軟磁性層を形成した後、上面を除去して側面のみに残存させて、シールド層９０を形成してもよい。
【００９８】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【００９９】
［３−３］第２の実施形態の効果
上記第２の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３が参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層３４の側面に参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１００】
図１１は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図１１に示すように、参照層界面層３３とシールド層９０とが接して形成されているため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１０１】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１０２】
したがって、さらなるメモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１０３】
また、参照層界面層３３とシールド層９０とは接して連続して形成され、参照層本体層３４の下部側の側面は完全に覆われる。これにより、参照層本体層３４から記憶層３１に作用する漏れ磁場をより抑制することができる。したがって、さらなる磁気抵抗効果素子ＭＴＪの書き込み電流の低減、リテンション特性の向上、および磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきの抑制を図ることができる。
【０１０４】
ここで、磁気抵抗効果素子ＭＴＪがシールド層９０を有する場合（本実施形態）と、磁気抵抗効果素子ＭＴＪがシールド層９０を有さない場合（比較例２）とのメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を比較した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記比較を検討した。
【０１０５】
比較例２において、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは１５％であった。これに対し、本実施形態では、書き込み電流のばらつきは６％であった。
【０１０６】
また、比較例２において、各磁気抵抗効果素子ＭＴＪのリテンション特性の指標となる記憶エネルギー（ｋｕＶ／ｋＢＴ：ｋｕは磁性体の異方性エネルギー、Ｖは体積、ｋＢはボルツマン定数、Ｔは室温を示す）は、メモリセルアレイＭＡ内を平均して５０ｋＢＴであった。これに対し、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して８０ｋＢＴであった。記憶エネルギーが８０ｋＢＴであれば、温度８５度において１０年間のデータ保持を保証することが可能である。
【０１０７】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１０８】
＜４＞第３の実施形態
図１２乃至図１４を用いて、第３の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第３の実施形態は、第２の実施形態の変形例であり、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３とシールド層９０とが連続して形成されない例である。以下に、第３の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第３の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１０９】
［４−１］第３の実施形態の構造
まず、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【０１１０】
図１２は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図１２（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図１２（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【０１１１】
図１２（ａ）および（ｂ）に示すように、第３の実施形態において、上記第２の実施形態と異なる点は、参照層界面層３３とシールド層９０とが接していない点である。
【０１１２】
より具体的には、シールド層９０は、絶縁層３８の側面上に形成される。言い換えると、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１、トンネルバリア層３２、および参照層界面層３３の側面上には形成されない。すなわち、参照層界面層３３とシールド層９０とは接して形成されず、不連続である。また、図示はしないが、シールド層９０は、下部側から上部側に向かって外径が大きくなるようなテーパー形状を有する。
【０１１３】
このとき、シールド層９０と参照層界面層３３との最近接距離は、１０ｎｍ以下である。すなわち、参照層界面層３３の端部（図面における側端）とシールド層９０の端部（図面における下端）との距離は、１０ｎｍ以下である。これは、静磁場シミュレーションにおいてシールド層９０と参照層界面層３３との最近接距離を１０ｎｍ以下にする場合、記憶層３１に作用する漏れ磁場が小さくなるためである。
【０１１４】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【０１１５】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらの距離を１０ｎｍ以下にすることにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【０１１６】
［４−２］第３の実施形態の製造方法
次に、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【０１１７】
図１３は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す図である。
【０１１８】
まず、第１の実施形態と同様に、図４乃至図７の工程が行われる。すなわち、エッチングされた参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に絶縁層３８が形成される。
【０１１９】
次に、図１３に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。
【０１２０】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向よりも斜め方向からのイオンビームによって物理的にエッチングされる。より具体的には、垂直方向より外側にθ≦５°程度傾いた方向からのイオンビームによってエッチングされる。これにより、磁気抵抗効果素子ＭＴＪの側面に記憶層３１の被エッチング材料（Ｃｏ、Ｆｅ、またはＮｉ）が付着してリデポ物が形成されるとともに、斜め方向からのイオンビームによってリデポ物のエッチングが進行する。すなわち、リデポ物は、下部側から上部側に向けて膜厚が大きくなる。言い換えると、リデポ物は、下部側から上部側に向けて外径が大きくなるようなテーパー形状に形成される。
【０１２１】
これにより、図１２に示すように、記憶層３１の被エッチング材料が絶縁層３８の側面上のみに付着して、シールド層９０（リデポ物）が形成される。言い換えると、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。
【０１２２】
このとき、斜め方向からのイオンビームによるエッチングが進行することにより、リデポ物は、トンネルバリア層３２および参照層界面層３３の側面には形成されない。すなわち、シールド層９０は、参照層界面層３３と接することなく、不連続に形成される。このとき、θ≦５°にすることにより、参照層界面層３３の端部（図面における側端）とシールド層９０の端部（図面における下端）との距離を１０ｎｍ以下にすることができる。
【０１２３】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【０１２４】
［４−３］第３の実施形態の効果
上記第３の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３が参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層３４の側面に参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１２５】
図１４は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図１４に示すように、参照層界面層３３とシールド層９０との最近接距離が１０ｎｍ以下であるため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１２６】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１２７】
したがって、さらなるメモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１２８】
ここで、本実施形態におけるメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を検討した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記検討を行った。
【０１２９】
本実施形態では、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは、８％であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して７５ｋＢＴであった。
【０１３０】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１３１】
また、本実施形態によれば、記憶層３１のエッチング工程において、イオンビームの照射角度を垂直方向に限らず、斜め方向にしてもよい。このため、プロセスマージンを向上させることができる。
【０１３２】
＜５＞第４の実施形態
図１５乃至図２０を用いて、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第４の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成される例である。以下に、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第４の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１３３】
［５−１］第４の実施形態の構造
まず、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【０１３４】
図１５は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図１５（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図１５（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【０１３５】
図１５（ａ）および（ｂ）に示すように、第４の実施形態において、上記第１の実施形態と異なる点は、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成されている点である。
【０１３６】
参照層界面層３３の径と参照層本体層３４の径とは同程度の大きさであり、その下部に位置するトンネルバリア層３２および記憶層３１の径より小さい。すなわち、参照層界面層３３および参照層本体層３４は、トンネルバリア層３２および記憶層３１の平面における中央部に位置する。言い換えると、トンネルバリア層３２および記憶層３１の平面における端部は、参照層界面層３３および参照層本体層３４の平面における端部よりも外側に突出する。また、参照層界面層３３および参照層本体層３４の径は、その上部に位置するＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径と同程度である。
【０１３７】
絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上で、かつトンネルバリア層３２の突出した端部の上面上に形成される。言い換えると、絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。
【０１３８】
シールド層９０は、トンネルバリア層３２、および絶縁層３８の側面上に形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１の側面上には形成されない。シールド層９０は、参照層界面層３３の側面上に絶縁層３８を介して形成される。
【０１３９】
このとき、シールド層９０と参照層界面層３３との最近接距離は、１０ｎｍ以下である。すなわち、これらの間に位置する絶縁層３８の膜厚は、１０ｎｍ以下である。これは、静磁場シミュレーションにおいてシールド層９０と参照層界面層３３との最近接距離を１０ｎｍ以下にする場合、記憶層３１に作用する漏れ磁場が小さくなるためである。このため、参照層界面層３３および参照層本体層３４の径とトンネルバリア層３２および記憶層３１の径との差は、２０ｎｍ以下である。
【０１４０】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【０１４１】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらの距離を１０ｎｍ以下にすることにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【０１４２】
［５−２］第４の実施形態の製造方法
次に、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【０１４３】
図１６乃至図１９は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【０１４４】
まず、第１の実施形態と同様に、図４の工程が行われる。すなわち、下部電極２７上に、記憶層３１、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７が順に形成される。
【０１４５】
次に、図１６に示すように、ハードマスク３７上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばＲＩＥにより、ハードマスク３７が加工される。その後、レジストマスクが除去される。
【０１４６】
次に、ハードマスク３７をマスクとして、ＲＩＥまたはＩＢＥにより、シフト調整層３６、ＡＦＣ層３５、参照層本体層３４、および参照層界面層３３が加工される。これにより、シフト調整層３６、ＡＦＣ層３５、参照層本体層３４、および参照層界面層３３がエッチングされた領域において、トンネルバリア層３２の上面が露出する。
【０１４７】
次に、図１７に示すように、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、コンフォーマルに（全面に均一に）、絶縁層３８が形成される。すなわち、トンネルバリア層３２の上面上、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上、およびハードマスク３７の上面上に、絶縁層３８が形成される。
【０１４８】
また、絶縁層３８は、膜厚が例えば１０ｎｍ以下で形成される。なお、絶縁層３８をコンフォーマルに形成するために、ＡＬＤ法により形成することが望ましい。
【０１４９】
次に、図１８に示すように、異方性のエッチング、例えばＲＩＥにより、ハードマスク３７の上面上およびトンネルバリア層３２の上面上の絶縁層３８が除去される。これにより、絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に残存する。
【０１５０】
次に、図１９に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、トンネルバリア層３２および記憶層３１が加工される。これにより、記憶層３１およびトンネルバリア層３２の径が、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。その差は、例えば２０ｎｍ以下になるように加工される。
【０１５１】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向または斜め方向からのイオンビームによって物理的にエッチングされる。
【０１５２】
これにより、図１５に示すように、記憶層３１の被エッチング材料が磁気抵抗効果素子ＭＴＪの側面に、再付着してリデポ物が形成される。より具体的には、記憶層３１の被エッチング材料がトンネルバリア層３２および絶縁層３８の側面上に付着して、シールド層９０（リデポ物）が形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。このとき、シールド層９０と絶縁層３８との距離が１０ｎｍ以下になるようにイオンビームの角度が調整される。
【０１５３】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【０１５４】
［５−３］第４の実施形態の効果
上記第４の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１５５】
図２０は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図２０に示すように、参照層界面層３３とシールド層９０との最近接距離が１０ｎｍ以下であるため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１５６】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１５７】
したがって、メモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１５８】
ここで、本実施形態におけるメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を検討した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記検討を行った。
【０１５９】
本実施形態では、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは、８％であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して７５ｋＢＴであった。
【０１６０】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１６１】
また、本実施形態によれば、参照層界面層３３と参照層本体層３４とを同時に加工する。すなわち、従来と同じ方法によって、参照層界面層３３および参照層本体層３４のエッチング工程を行うことができる。また、参照層界面層３３の径と参照層本体層３４の径とが同程度であるため、参照層界面層３３のＭＲ比の低下を懸念する必要がない。このため、第１乃至第３の実施形態における絶縁層３８の膜厚が２ｎｍ以上６ｎｍ以下であるのに対して、本実施形態では１０ｎｍ以下に設定すればよい。
【０１６２】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１６３】
３１…記憶層、３２…トンネルバリア層、３３…参照層界面層、３４…参照層本体層、４０…参照層、９０…シールド層。
【技術分野】
【０００１】
本発明の実施形態は、磁気抵抗効果素子およびその製造方法に関する。
【背景技術】
【０００２】
ＭＲＡＭ（Magnetic Random Access Memory）は、数１０nsec以下の高速読み出し、書き込み動作が可能であり、かつ低消費電力、不揮発性などの特徴を有する。このため、ＭＲＡＭは、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、またはフラッシュメモリの特徴を全て兼ね備えたユニバーサルメモリとして注目されている。ＭＲＡＭにおけるメモリセルは、情報を記憶するＭＴＪ（Magnetic Tunnel Junction）素子と特定のＭＴＪ素子を選択するための選択トランジスタとで１つのメモリ素子が構成される。
【０００３】
ＭＴＪ素子は、２つの強磁性層の間に薄い絶縁膜が形成される構造である。ＭＴＪ素子は、磁気抵抗効果により２つの強磁性層の磁化が平行の場合は抵抗が小さくなり、磁化が反平行の場合は抵抗が大きくなる。この２つの状態を“０”、“１”と区別することで情報を記憶する。このとき、一方の強磁性層は磁化方向が不変の参照層であり、他方の強磁性層は磁化方向が可変の記憶層である。
【０００４】
ＭＴＪ素子への“０”、“１”の書き込みとしてスピン注入方式が用いられる。これは、磁化方向が一方に偏極した電子をもつ電流をＭＴＪ素子に流すことで直接的に記憶層の磁化方向を書き換える方法である。このような書き込みを行うために流す電流を書き込み電流と称する。ＭＲＡＭの大容量化のために、書き込み電流を小さくすることが必要である。その解決方法として、ＭＲＡＭ素子の記憶層および参照層の磁化方向を面内方向から垂直方向へ変更することが挙げられる。
【０００５】
しかし、参照層が垂直方向の磁化を有することで、参照層から発生する漏れ磁場が記憶層へ作用してしまう。特に、記憶層の端部において、参照層の磁化方向とは反対の大きな漏れ磁場が作用することになる。この記憶層に作用する漏れ磁場は、スピン注入書き込み時の記憶層のコヒーレントな磁化回転を著しく阻害する。このため、書き込み電流が大きくなってしまう。また、漏れ磁場の分布は、記憶層に対して不均一になる。このため、記憶層のリテンション特性の劣化も生じてしまう。
【０００６】
また、隣接したＭＴＪ素子からの漏れ磁場も記憶層に作用する。例えば、Ｇｂｉｔ級のＭＲＡＭをＤＲＡＭと同等のコストで実現しようとすると、ＤＲＡＭと同等のセルサイズ（面積）が要求される。すなわち、「Ｆ」をリソグラフィの最小寸法とすると、Ｇｂｉｔ級のＭＲＡＭは、８Ｆ２〜６Ｆ２のセルサイズになる。このとき、ＭＴＪ素子はＦ２のセルサイズで作成され、隣接するＭＴＪ素子までの距離はＦ程度となってしまう。このＦは、Ｇｂｉｔ級のＭＲＡＭでは４５ｎｍ程度と非常に小さい。このように、隣接する素子の間隔が非常に小さくことから、上述した参照層からの漏れ磁場は隣接する素子にも作用する。隣接素子からの漏れ磁場が記憶層に作用し、かつその分布が不均一なことから、さらなる書き込み電流の増大およびリテンション特性の劣化が生じてしまう。また、隣接素子からの漏れ磁場の影響は素子によっても異なるため、素子間において書き込み電流のばらつきも増大してしまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１５９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
書き込み電流の低減およびリテンション特性の向上を図る磁気抵抗効果素子およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による磁気抵抗効果素子は、磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、前記第１磁性層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、を具備する。前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備える。前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されている。
【図面の簡単な説明】
【００１０】
【図１】各実施形態に係るＭＡＲＭのメモリセルを示す回路図。
【図２】各実施形態に係るＭＡＲＭのメモリセルの構造を示す断面図。
【図３】第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図４】第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図５】図４に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図６】図５に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図７】図６に続く、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図８】第１の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図９】第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１０】第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１１】第２の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図１２】第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１３】第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１４】第３の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【図１５】第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図。
【図１６】第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１７】図１６に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１８】図１７に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図１９】図１８に続く、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図。
【図２０】第４の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層からの漏れ磁場を示す図。
【発明を実施するための形態】
【００１１】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複する説明は、必要に応じて行う。
【００１２】
＜１＞ＭＲＡＭ構成例
図１および図２を用いて、各実施形態に係るＭＡＲＭの構成例について説明する。
【００１３】
図１は、各実施形態に係るＭＡＲＭのメモリセルを示す回路図である。
【００１４】
図１に示すように、メモリセルアレイＭＡ内のメモリセルは、磁気抵抗効果素子ＭＴＪとスイッチ素子（例えば、ＦＥＴ）Ｔとの直列接続体を備える。直列接続体の一端（磁気抵抗効果素子ＭＴＪの一端）は、ビット線ＢＬＡに接続され、直列接続体の他端（スイッチ素子Ｔの一端）は、ビット線ＢＬＢに接続される。スイッチ素子Ｔの制御端子、例えば、ＦＥＴのゲート電極は、ワード線ＷＬに接続される。
【００１５】
ワード線ＷＬの電位は、第１の制御回路１１により制御される。また、ビット線ＢＬＡ，ＢＬＢの電位は、第２の制御回路１２により制御される。
【００１６】
図２は、各実施形態に係るＭＡＲＭのメモリセルの構造を示す断面図である。
【００１７】
図２に示すように、メモリセルは、半導体基板２１上に配置されたスイッチ素子Ｔおよび磁気抵抗効果素子ＭＴＪで構成される。
【００１８】
半導体基板２１は、例えば、シリコン基板であり、その導電型は、Ｐ型でもＮ型でもどちらでもよい。半導体基板２１内には、素子分離絶縁層２２として、例えば、ＳＴＩ構造のＳｉＯＸ層が配置される。
【００１９】
半導体基板２１の表面領域、具体的には、素子分離絶縁層２２により取り囲まれた素子領域（アクティブエリア）内には、スイッチ素子Ｔが配置される。本例では、スイッチ素子Ｔは、ＦＥＴであり、半導体基板２１内の２つのソース／ドレイン拡散層２３と、それらの間のチャネル領域上に配置されるゲート電極２４とを有する。ゲート電極２４は、ワード線ＷＬとして機能する。
【００２０】
スイッチ素子Ｔは、絶縁層（例えば、ＳｉＯＸ）２５により覆われる。コンタクトホールは、絶縁層２５内に設けられ、コンタクトビア（ＣＢ）２６は、そのコンタクトホール内に配置される。コンタクトビア２６は、例えば、Ｗ、またはＣｕなどの金属材料から形成される。
【００２１】
コンタクトビア２６の下面は、スイッチ素子に接続される。本例では、コンタクトビア２６は、ソース／ドレイン拡散層２３に直接接触している。
【００２２】
コンタクトビア２６上には、下部電極（ＬＥ）２７が配置される。下部電極２７は、例えば、Ｔａ、Ｒｕ、Ｔｉ、Ｗ、またはＭｏ等の低抵抗金属で構成される。
【００２３】
下部電極２７上、すなわち、コンタクトビア２６の直上には、磁気抵抗効果素子ＭＴＪが配置される。本実施形態に係る磁気抵抗効果素子ＭＴＪについての詳細は、後述する。
【００２４】
磁気抵抗効果素子ＭＴＪ上には、上部電極（ＵＥ）２８が配置される。上部電極２８は、例えばＴｉＮで形成される。上部電極２８は、ビア（例えば、Ｃｕ）２９を介して、ビット線（例えば、Ｃｕ）ＢＬＡに接続される。
【００２５】
＜２＞第１の実施形態
図３乃至図８を用いて、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第１の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層４０が参照層本体層３４と参照層界面層３３とを備え、参照層界面層３３は、参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有する例である。これにより、参照層４０（参照層本体層３４）から記憶層３１に作用する漏れ磁場を減少させることができる。以下に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。
【００２６】
［２−１］第１の実施形態の構造
まず、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【００２７】
図３は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図３（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図３（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【００２８】
図３（ａ）に示すように、磁気抵抗効果素子ＭＴＪは、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ（anti-ferromagnetic coupling）層３５、シフト調整層３６、ハードマスク３７、および絶縁層３８等を備える。
【００２９】
記憶層３１は、下部電極２７上に形成される。記憶層３１は、磁化方向が可変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が可変とは、所定の書き込み電流に対して磁化方向が変わることを示す。記憶層３１としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、飽和磁化、または結晶磁気異方性などを調整する目的で、例えばＢ、Ｃ、またはＳｉなどの元素を添加してもよい。
【００３０】
ここで、垂直磁化とは、残留磁化の方向が膜面（上面／下面）に対して垂直またはほぼ垂直となることである。この明細書において、ほぼ垂直とは、残留磁化の方向が膜面に対して、４５°以上９０°以下の範囲内にあることを意味する。
【００３１】
トンネルバリア層３２は、記憶層３１上に形成される。トンネルバリア層３２は、非磁性層であり、例えばＡｌＯＸ、またはＭｇＯで構成される。
【００３２】
参照層４０は、トンネルバリア層３２上に形成される。参照層４０は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。ここで、磁化方向が不変とは、所定の書き込み電流に対して磁化方向が変わらないことを示す。すなわち、参照層４０は、記憶層３１よりも磁化方向の反転閾値が大きい。
【００３３】
参照層４０は、下部側に形成された参照層界面層３３と、上部側に形成された参照層本体層３４とで構成される。すなわち、参照層界面層３３はトンネルバリア層３２上に接して形成され、参照層本体層３４は参照層界面層３３上に形成される。参照層本体層３４は、垂直磁化異方性の起源となる。参照層界面層３３は、参照層本体層３４とトンネルバリア層３２との間に形成され、トンネルバリア層３２との界面において格子整合性を図る。これら参照層界面層３３および参照層本体層３４の詳細については、後述する。
【００３４】
ＡＦＣ層３５は、参照層４０（参照層本体層３４）上に形成される。ＡＦＣ層３５は、参照層４０とシフト調整層３６とを反強磁性結合させる貴金属で構成され、例えばＲｕで構成される。
【００３５】
シフト調整層３６は、ＡＦＣ層３５上に形成される。シフト調整層３６は、磁化方向が不変の磁性層であり、膜面に対して垂直またはほぼ垂直となる垂直磁化を有する。また、その磁化方向は、参照層４０の磁化方向と反対方向である。これにより、シフト調整層３６は、参照層４０からの膜面に対して垂直方向の漏れ磁場を打ち消すことができる。このシフト調整層３６は、例えばＦｅ、Ｃｏ、Ｐｔ，Ｐｄ等で構成される。
【００３６】
なお、下部電極２７と記憶層３１との間に、シフト調整層３６と磁化方向が反対である図示せぬシフト調整層が形成されてもよい。
【００３７】
ハードマスク３７は、シフト調整層３６上に形成される。ハードマスク３７は、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ層３５、シフト調整層３６よりもエッチングレートが低い金属材料で構成され、例えばＴａ、Ｔｉ、またはこれらの窒化物で構成される。このハードマスク３７上に、上部電極２７が形成される。
【００３８】
ここで、本実施形態において、図３（ｂ）に示すように、参照層界面層３３の平面サイズ（例えば、面積、径等）は、参照層本体層３４の平面サイズよりも大きい。また、参照層本体層３４は、参照層界面層３３の平面における中央部に位置する。言い換えると、参照層界面層３３の平面における端部は、参照層本体層３４の平面における端部よりも外側に突出する。これにより、参照層本体層３４からの漏れ磁場が記憶層３１の端部に作用することを抑制することができる。
【００３９】
なお、本例において、磁気抵抗効果素子ＭＴＪの平面形状が円形である場合について説明する。このため、平面サイズとして径（直径）を例に挙げて説明する。しかし、磁気抵抗効果素子ＭＴＪの平面形状は、これに限らず、正方形、長方形、楕円形などであってもよい。
【００４０】
より具体的には、参照層界面層３３の径は参照層本体層３４の径よりも大きく、その差は例えば１ｎｍ以上、望ましくは２ｎｍ以上１０ｎｍ以下である。
【００４１】
この下限（２ｎｍ）は、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層３３の径と参照層本体層３４の径との差を２ｎｍよりも小さくした場合、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用してしまう。
【００４２】
一方、上限（１０ｎｍ）は、磁気抵抗効果素子ＭＴＪのＭＲ（magneto resistivity）比を考慮したものである。一般的に、参照層本体層３４よりも外側に位置する参照層界面層３３の部分は、電気を流すが、そのＭＲ比は他の部分と比較して１０％程度小さくなる。このため、参照層界面層３３の径を参照層本体層３４の径よりも大きくしすぎると、参照層界面層３３のＭＲ比が小さくなってしまう。Ｇｂｉｔ級のＭＲＡＭを作成するためには、磁気抵抗効果素子ＭＴＪのＭＲ比は１００％以上である必要がある。このことを考慮して、参照層界面層３３の径と参照層本体層３４の径との差は、１０ｎｍ以下であることが望ましい。
【００４３】
また、参照層界面層３３の径は、その下部に位置するトンネルバリア層３２および記憶層３１と同程度である。一方、参照層本体層３４の径は、その上部に位置するＡＦＣ層３５、シフト調整層３６、およびハードマスク３７と同程度である。
【００４４】
また、参照層界面層３３は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層３３としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、Ｂなどの元素が添加されてもよい。一方、参照層本体層３４は、参照層界面層３３よりも透磁率が低い材料、例えばＣｏ、Ｆｅ、Ｐｔ、またはＰｄを含む強磁性材料の合金、もしくは積層構造で構成される。参照層界面層３３の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場を参照層界面層３３に沿って集中させることができる。すなわち、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【００４５】
より具体的には、参照層界面層３３の比透磁率（参照層界面層３３の透磁率と真空中の透磁率との比）は、５０以上であることが望ましい。これは、静磁場シミュレーションにおいて参照層界面層３３の比透磁率を５０以上にする場合、記憶層３１に作用する漏れ磁場が急激に小さくなるためである。
【００４６】
また、参照層界面層３３の膜厚は、例えば０．３ｎｍ以上５ｎｍ以下であることが望ましい。
【００４７】
この下限（０．３ｎｍ）は、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用しないことを十分に考慮した大きさである。すなわち、参照層界面層３３の膜厚を０．３ｎｍよりも小さくした場合、記憶層３１の端部に参照層本体層３４からの漏れ磁場が作用してしまう。
【００４８】
一方、上限（５ｎｍ）は、参照層界面層３３自体からの漏れ磁場を考慮したものである。すなわち、参照層界面層３３の膜厚が５ｎｍを超えた場合、記憶層３１に参照層界面層３３からの漏れ磁場が作用してしまう。
【００４９】
より具体的には、参照層界面層３３の比透磁率を５０にし、膜厚を変えて静磁場シミュレーションを行った。このとき、膜厚が０．３ｎｍ以上５ｎｍ以下の場合、記憶層３１に作用する参照層４０からの漏れ磁場の大きさは減少する。しかし、膜厚が３ｎｍよりも小さくした場合、または５ｎｍを超えた場合、記憶層３１に作用する参照層４０からの漏れ磁場が増大してしまう。
【００５０】
絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上で、かつ参照層界面層３３の突出した端部の上面上に形成される。言い換えると、絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。絶縁層３８は、記憶層３１、トンネルバリア層３２、および参照層界面層３３よりもエッチングレートが低い金属材料で構成され、例えばＳｉＮ、ＳｉＯＸ、ＡｌＯＸ、ＡｌＮ、ＭｇＯ、またはＢＮで構成される。
【００５１】
後述するが、絶縁層３８をマスクとして、参照層界面層３３、トンネルバリア層３２、および記憶層３１がエッチングされる。このため、絶縁層３８の外径は、参照層界面層３３、トンネルバリア層３２、および記憶層３１の径と同程度である。すなわち、絶縁層３８の膜厚（側面からの膜厚）の２倍の大きさが、参照層界面層３３の径と参照層本体層３４の径との差の大きさになる。上述したように、参照層界面層３３の径と参照層本体層３４の径との差は、例えば２ｎｍ以上１０ｎｍ以下である。このため、絶縁層３８の膜厚は、例えば１ｎｍ以上５ｎｍ以下であることが望ましい。
【００５２】
本例において、磁気抵抗効果素子ＭＴＪは、例えばスピン注入型の磁気抵抗効果素子である。したがって、磁気抵抗効果素子ＭＴＪにデータを書き込む場合、または磁気抵抗効果素子ＭＴＪからデータを読み出す場合、磁気抵抗効果素子ＭＴＪは、膜面に垂直な方向において、双方向に電流が通電される。
【００５３】
より具体的には、磁気抵抗効果素子ＭＴＪへのデータの書き込みは、以下のように行われる。
【００５４】
上部電極２８側から電子（参照層４０から記憶層３１へ向かう電子）が供給される場合、参照層４０の磁化方向と同じ方向にスピン偏極された電子が記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層４０の磁化方向と同じ方向に揃えられる。これにより、参照層４０の磁化方向と記憶層３１の磁化方向とが、平行配列となる。この平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も小さくなる。この場合を例えばデータ“０”と規定する。
【００５５】
一方、下部電極２７側から電子（記憶層３１から参照層４０へ向かう電子）が供給される場合、参照層４０により反射されることで参照層４０の磁化方向と反対方向にスピン偏極された電子とが記憶層３１に注入される。この場合、記憶層３１の磁化方向は、参照層４０の磁化方向と反対方向に揃えられる。これにより、参照層４０の磁化方向と記憶層３１の磁化方向とが、反平行配列となる。この反平行配列のとき、磁気抵抗効果素子ＭＴＪの抵抗値は最も大きくなる。この場合を例えばデータ“１”と規定する。
【００５６】
また、データの読み出しは、以下のように行われる。
【００５７】
磁気抵抗効果素子ＭＴＪに、読み出し電流が供給される。この読み出し電流は、記憶層３１の磁化方向が反転しない値（書き込み電流よりも小さい値）に設定される。この時の磁気抵抗効果素子ＭＴＪの抵抗値の変化を検出することにより、メモリ動作可能な半導体装置となる。
【００５８】
［２−２］第１の実施形態の製造方法
次に、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【００５９】
図４乃至図７は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【００６０】
まず、図４に示すように、例えばＣＶＤ（Chemical Vapor Deposition）法、ＰＶＤ（Physical Vapor Deposition）法、またはＡＬＤ（Atomic Layer Deposition）法により、下部電極２７上に、記憶層３１が形成される。記憶層３１は、磁性層であり、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料で構成される。
【００６１】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、記憶層３１上に、トンネルバリア層３２が形成される。トンネルバリア層３２は、非磁性層であり、例えばＡｌＯＸ、またはＭｇＯで構成される。
【００６２】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、トンネルバリア層３２上に、参照層界面層３３が形成される。参照層界面層３３は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、参照層界面層３３は、磁性層であり、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料で構成される。また、Ｂなどの元素が添加されてもよい。参照層界面層３３の膜厚は、例えば０．３ｎｍ以上５ｎｍ以下であることが望ましい。
【００６３】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、参照層界面層３３上に、参照層本体層３４が形成される。参照層本体層３４は、磁性層であり、参照層界面層３３よりも透磁率の低い材料、例えばＣｏ、Ｆｅ、Ｐｔ、またはＰｄを含む強磁性材料の合金、もしくは積層構造で構成される。
【００６４】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、参照層本体層３４上に、ＡＦＣ層３５が形成される。ＡＦＣ層３５は、磁性層であり、反強磁性材料、例えばＲｕで構成される。
【００６５】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、ＡＦＣ層３５上に、シフト調整層３６が形成される。シフト調整層３６は、磁性層であり、例えばＰｔ、Ｐｄ、またはＩｒ等で構成される。
【００６６】
次に、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、シフト調整層３６上に、ハードマスク３７が形成される。ハードマスク３７は、記憶層３１、トンネルバリア層３２、参照層４０、ＡＦＣ層３５、シフト調整層３６よりもエッチングレートが低い金属材料で構成される。後述するこれらのエッチング工程がＩＢＥ（Ion Beam Etching）により行われる場合、シフト調整層３６は例えばＴａ、Ｔｉ、またはこれらの窒化物で構成される。
【００６７】
次に、図５に示すように、ハードマスク３７上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばＲＩＥ（Reactive Ion Etching）により、ハードマスク３７が加工される。このとき、ハードマスク３７は、平面形状が例えば円形になるように加工される。その後、レジストマスクが除去される。
【００６８】
次に、ハードマスク３７をマスクとして、ＲＩＥまたはＩＢＥにより、シフト調整層３６、ＡＦＣ層３５、および参照層本体層３４が加工される。これにより、シフト調整層３６、ＡＦＣ層３５、および参照層本体層３４がエッチングされた領域において、参照層界面層３３の上面が露出する。
【００６９】
次に、図６に示すように、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、コンフォーマルに（全面に均一に）、絶縁層３８が形成される。すなわち、参照層界面層３３の上面上、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上、およびハードマスク３７の上面上に、絶縁層３８が形成される。絶縁層３８は、記憶層３１、トンネルバリア層３２、および参照層界面層３３よりもエッチングレートが低い金属材料で構成され、例えばＳｉＮ、ＳｉＯＸ、ＡｌＯＸ、ＡｌＮ、ＭｇＯ、またはＢＮで構成される。
【００７０】
また、絶縁層３８は、膜厚が例えば２ｎｍ以上６ｎｍ以下で形成される。なお、後述する記憶層３１、トンネルバリア層３２、および参照層界面層３３のエッチング工程において、絶縁層３８も一部エッチングされる。このため、絶縁層３８の膜厚は、最終的に１ｎｍ以上５ｎｍ以下残存するように設定される。また、絶縁層３８をコンフォーマルに形成するために、ＡＬＤ法により形成することが望ましい。
【００７１】
次に、図７に示すように、異方性のエッチング、例えばＲＩＥにより、ハードマスク３７の上面上および参照層界面層３３の上面上の絶縁層３８が除去される。これにより、絶縁層３８は、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に残存する。
【００７２】
次に、図３に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＲＩＥまたはＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。その差は、例えば２ｎｍ以上１０ｎｍ以下になるように加工される。
【００７３】
参照層界面層３３の径と参照層本体層３４の径との差は、絶縁層３８の膜厚で決定することができる。なお、参照層界面層３３、トンネルバリア層３２、および記憶層３１のエッチング時に、絶縁層３８の一部もエッチングされる。すなわち、絶縁層３８の膜厚が小さくなる。このため、上記エッチング時に後退する絶縁層３８の膜厚分を考慮して、あらかじめ所望膜厚よりも大きく堆積させておくことが必要である。より具体的には、絶縁層３８の膜厚が１ｎｍ以上残存するように形成させておく。
【００７４】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【００７５】
［２−３］第１の実施形態の効果
上記第１の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層４０が参照層本体層３４とトンネルバリア層３２側の界面に位置する参照層界面層３３とを備え、参照層界面層３３は、参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有する。これにより、以下の効果を得ることができる。
【００７６】
図８は、第１の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図８に示すように、参照層本体層３４から発生した漏れ磁場は、参照層界面層３３に集中する。すなわち、漏れ磁場は、参照層界面層３３の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。特に、参照層界面層３３は参照層本体層３４よりも大きな径を有し、記憶層３１の上面を覆うように形成されるため、記憶層３１の端部に集中していた参照層本体層３４からの漏れ磁場の作用も抑制することができる。
【００７７】
また、参照層界面層３３に漏れ磁場を集中させることにより、隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。
【００７８】
このように参照層本体層３４から記憶層３１への漏れ磁場の作用を抑制することにより、磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【００７９】
ここで、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の比透磁率を５０、膜厚を３ｎｍ、径を４５ｎｍ（記憶層３１の径も同様に４５ｎｍ）とし、参照層本体層の径を３６ｎｍとした場合（本実施形態）と、参照層界面層３３の比透磁率を５０、膜厚を３ｎｍ、径を４５ｎｍ（記憶層３１の径も同様に４５ｎｍ）とし、同様に参照層本体層の径を４５ｎｍとした場合（比較例１）との書き込み特性を比較した。
【００８０】
比較例１において、“１”から“０”への書き込み時の５０ｎｓｅｃでの書き込み電流は５０（μＡ）であった。これに対し、本実施形態では、書き込み電流は２５（μＡ）であった。すなわち、本実施形態は、比較例１に対して書き込み電流を１／２に低減することができる。
【００８１】
＜３＞第２の実施形態
図９乃至図１１を用いて、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第２の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層本体層３４の側面に、参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される例である。以下に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【００８２】
［３−１］第２の実施形態の構造
まず、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【００８３】
図９は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図９（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図９（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【００８４】
図９（ａ）および（ｂ）に示すように、第２の実施形態において、上記第１の実施形態と異なる点は、参照層本体層３４の側面に、シールド層９０が形成されている点である。
【００８５】
より具体的には、シールド層９０は、トンネルバリア層３２、参照層界面層３３、および絶縁層３８の側面上に形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１の側面上には形成されない。シールド層９０は、参照層界面層３３に接して連続して形成され、一体化している。これにより、参照層本体層３４は、その下部側の側面がシールド層９０および参照層界面層３３により覆われる。
【００８６】
なお、シールド層９０は、参照層界面層３３に接し、かつ参照層本体層３４の下部側の側面に形成されていればよく、参照層本体層３４の上部側の側面、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面に形成されなくてもよい。
【００８７】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【００８８】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらを接して連続して形成することにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【００８９】
なお、シールド層９０は、後述する成膜方法により形成される層でもよいが、記憶層３１をエッチングすることにより、その被エッチング材料が再付着して形成されたリデポ(Re-deposition)物であってもよい。このため、シールド層９０は、リデポ物である場合、記憶層３１が含む材料（Ｃｏ、Ｆｅ、またはＮｉ）を含む。
【００９０】
［３−２］第２の実施形態の製造方法
次に、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【００９１】
図１０は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【００９２】
まず、第１の実施形態と同様に、図４乃至図７の工程が行われる。すなわち、エッチングされた参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に絶縁層３８が形成される。
【００９３】
次に、図１０に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。
【００９４】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向からのイオンビームによって物理的にエッチングされる。ＩＢＥ等の物理エッチングは、原子を被エッチング材料に衝突させることにより被エッチング材料を物理的に削り取るエッチング方法である。このため、エッチング後の磁気抵抗効果素子ＭＴＪの側面に被エッチング材料が再付着する、いわゆるリデポ現象が発生する。
【００９５】
すなわち、図９に示すように、記憶層３１の被エッチング材料（Ｃｏ、Ｆｅ、またはＮｉ）が磁気抵抗効果素子ＭＴＪの側面に、再付着してリデポ物が形成される。より具体的には、記憶層３１の被エッチング材料がトンネルバリア層３２、参照層界面層３３、および絶縁層３８の側面上に付着して、シールド層９０（リデポ物）が形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。このとき、リデポ物は、記憶層３１の側面には付着しない。また、シールド層９０は、参照層界面層３３に接して形成され、一体化している。これにより、参照層本体層３４は、その下部側の側面がシールド層９０および参照層界面層３３により覆われる。
【００９６】
なお、ここで、物理エッチングは、化学的反応を伴わない原子の衝突等によって物理的に行われるエッチングに限らず、化学的反応を一部伴っていてもよい。すなわち、記憶層３１のエッチング方法としてはＩＢＥに限らず、例えば反応性の小さい不活性なガスを用いたＲＩＥ等でもよい。
【００９７】
また、シールド層９０は、リデポ物に限らない。すなわち、参照層界面層３３、トンネルバリア層３２、および記憶層３１のエッチング工程後に、シールド層９０を形成してもよい。より具体的には、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、全面（磁気抵抗効果素子ＭＴＪの側面および上面）に、Ｃｏ、Ｆｅ、またはＮｉを含む軟磁性層を形成した後、上面を除去して側面のみに残存させて、シールド層９０を形成してもよい。
【００９８】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【００９９】
［３−３］第２の実施形態の効果
上記第２の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３が参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層３４の側面に参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１００】
図１１は、第２の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図１１に示すように、参照層界面層３３とシールド層９０とが接して形成されているため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１０１】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１０２】
したがって、さらなるメモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１０３】
また、参照層界面層３３とシールド層９０とは接して連続して形成され、参照層本体層３４の下部側の側面は完全に覆われる。これにより、参照層本体層３４から記憶層３１に作用する漏れ磁場をより抑制することができる。したがって、さらなる磁気抵抗効果素子ＭＴＪの書き込み電流の低減、リテンション特性の向上、および磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきの抑制を図ることができる。
【０１０４】
ここで、磁気抵抗効果素子ＭＴＪがシールド層９０を有する場合（本実施形態）と、磁気抵抗効果素子ＭＴＪがシールド層９０を有さない場合（比較例２）とのメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を比較した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記比較を検討した。
【０１０５】
比較例２において、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは１５％であった。これに対し、本実施形態では、書き込み電流のばらつきは６％であった。
【０１０６】
また、比較例２において、各磁気抵抗効果素子ＭＴＪのリテンション特性の指標となる記憶エネルギー（ｋｕＶ／ｋＢＴ：ｋｕは磁性体の異方性エネルギー、Ｖは体積、ｋＢはボルツマン定数、Ｔは室温を示す）は、メモリセルアレイＭＡ内を平均して５０ｋＢＴであった。これに対し、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して８０ｋＢＴであった。記憶エネルギーが８０ｋＢＴであれば、温度８５度において１０年間のデータ保持を保証することが可能である。
【０１０７】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１０８】
＜４＞第３の実施形態
図１２乃至図１４を用いて、第３の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第３の実施形態は、第２の実施形態の変形例であり、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３とシールド層９０とが連続して形成されない例である。以下に、第３の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第３の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１０９】
［４−１］第３の実施形態の構造
まず、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【０１１０】
図１２は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図１２（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図１２（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【０１１１】
図１２（ａ）および（ｂ）に示すように、第３の実施形態において、上記第２の実施形態と異なる点は、参照層界面層３３とシールド層９０とが接していない点である。
【０１１２】
より具体的には、シールド層９０は、絶縁層３８の側面上に形成される。言い換えると、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１、トンネルバリア層３２、および参照層界面層３３の側面上には形成されない。すなわち、参照層界面層３３とシールド層９０とは接して形成されず、不連続である。また、図示はしないが、シールド層９０は、下部側から上部側に向かって外径が大きくなるようなテーパー形状を有する。
【０１１３】
このとき、シールド層９０と参照層界面層３３との最近接距離は、１０ｎｍ以下である。すなわち、参照層界面層３３の端部（図面における側端）とシールド層９０の端部（図面における下端）との距離は、１０ｎｍ以下である。これは、静磁場シミュレーションにおいてシールド層９０と参照層界面層３３との最近接距離を１０ｎｍ以下にする場合、記憶層３１に作用する漏れ磁場が小さくなるためである。
【０１１４】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【０１１５】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらの距離を１０ｎｍ以下にすることにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【０１１６】
［４−２］第３の実施形態の製造方法
次に、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【０１１７】
図１３は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す図である。
【０１１８】
まず、第１の実施形態と同様に、図４乃至図７の工程が行われる。すなわち、エッチングされた参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に絶縁層３８が形成される。
【０１１９】
次に、図１３に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、参照層界面層３３、トンネルバリア層３２、および記憶層３１が加工される。これにより、記憶層３１、トンネルバリア層３２、および参照層界面層３３の径が、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。
【０１２０】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向よりも斜め方向からのイオンビームによって物理的にエッチングされる。より具体的には、垂直方向より外側にθ≦５°程度傾いた方向からのイオンビームによってエッチングされる。これにより、磁気抵抗効果素子ＭＴＪの側面に記憶層３１の被エッチング材料（Ｃｏ、Ｆｅ、またはＮｉ）が付着してリデポ物が形成されるとともに、斜め方向からのイオンビームによってリデポ物のエッチングが進行する。すなわち、リデポ物は、下部側から上部側に向けて膜厚が大きくなる。言い換えると、リデポ物は、下部側から上部側に向けて外径が大きくなるようなテーパー形状に形成される。
【０１２１】
これにより、図１２に示すように、記憶層３１の被エッチング材料が絶縁層３８の側面上のみに付着して、シールド層９０（リデポ物）が形成される。言い換えると、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。
【０１２２】
このとき、斜め方向からのイオンビームによるエッチングが進行することにより、リデポ物は、トンネルバリア層３２および参照層界面層３３の側面には形成されない。すなわち、シールド層９０は、参照層界面層３３と接することなく、不連続に形成される。このとき、θ≦５°にすることにより、参照層界面層３３の端部（図面における側端）とシールド層９０の端部（図面における下端）との距離を１０ｎｍ以下にすることができる。
【０１２３】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【０１２４】
［４−３］第３の実施形態の効果
上記第３の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３が参照層本体層３４よりも高い透磁率を有し、かつ大きい径を有するとともに、参照層本体層３４の側面に参照層本体層３４よりも高い透磁率を有するシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１２５】
図１４は、第３の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図１４に示すように、参照層界面層３３とシールド層９０との最近接距離が１０ｎｍ以下であるため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１２６】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１２７】
したがって、さらなるメモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１２８】
ここで、本実施形態におけるメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を検討した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記検討を行った。
【０１２９】
本実施形態では、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは、８％であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して７５ｋＢＴであった。
【０１３０】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１３１】
また、本実施形態によれば、記憶層３１のエッチング工程において、イオンビームの照射角度を垂直方向に限らず、斜め方向にしてもよい。このため、プロセスマージンを向上させることができる。
【０１３２】
＜５＞第４の実施形態
図１５乃至図２０を用いて、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて説明する。第４の実施形態は、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成される例である。以下に、第４の実施形態に係る磁気抵抗効果素子ＭＴＪについて詳説する。なお、第４の実施形態において、上記各実施形態と同様の点については説明を省略し、主に異なる点について説明する。
【０１３３】
［５−１］第４の実施形態の構造
まず、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造について説明する。
【０１３４】
図１５は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの構造を示す図である。より具体的には、図１５（ａ）は磁気抵抗効果素子ＭＴＪの構造を示す断面図であり、図１５（ｂ）は磁気抵抗効果素子ＭＴＪの構造を示す平面図である。
【０１３５】
図１５（ａ）および（ｂ）に示すように、第４の実施形態において、上記第１の実施形態と異なる点は、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成されている点である。
【０１３６】
参照層界面層３３の径と参照層本体層３４の径とは同程度の大きさであり、その下部に位置するトンネルバリア層３２および記憶層３１の径より小さい。すなわち、参照層界面層３３および参照層本体層３４は、トンネルバリア層３２および記憶層３１の平面における中央部に位置する。言い換えると、トンネルバリア層３２および記憶層３１の平面における端部は、参照層界面層３３および参照層本体層３４の平面における端部よりも外側に突出する。また、参照層界面層３３および参照層本体層３４の径は、その上部に位置するＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径と同程度である。
【０１３７】
絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上で、かつトンネルバリア層３２の突出した端部の上面上に形成される。言い換えると、絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。
【０１３８】
シールド層９０は、トンネルバリア層３２、および絶縁層３８の側面上に形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うように形成される。また、シールド層９０は、記憶層３１の側面上には形成されない。シールド層９０は、参照層界面層３３の側面上に絶縁層３８を介して形成される。
【０１３９】
このとき、シールド層９０と参照層界面層３３との最近接距離は、１０ｎｍ以下である。すなわち、これらの間に位置する絶縁層３８の膜厚は、１０ｎｍ以下である。これは、静磁場シミュレーションにおいてシールド層９０と参照層界面層３３との最近接距離を１０ｎｍ以下にする場合、記憶層３１に作用する漏れ磁場が小さくなるためである。このため、参照層界面層３３および参照層本体層３４の径とトンネルバリア層３２および記憶層３１の径との差は、２０ｎｍ以下である。
【０１４０】
シールド層９０は、参照層本体層３４よりも透磁率の高い材料、すなわち軟磁性材料で構成される。より具体的には、シールド層９０としては、例えばＣｏ、Ｆｅ、またはＮｉのうち１つ以上の元素を含む強磁性材料が用いられる。また、シールド層９０において、Ｃｏ、Ｆｅ、またはＮｉのうち１つ以上の元素の組成比は、合わせて１％以上である。シールド層９０の透磁率を参照層本体層３４よりも高くすることにより、参照層本体層３４からの漏れ磁場をシールド層９０に沿って集中させることができる。
【０１４１】
すなわち、シールド層９０および参照層界面層３３の透磁率を参照層本体層３４よりも高くし、これらの距離を１０ｎｍ以下にすることにより、シールド層９０および参照層界面層３３を磁気回路として機能させることができる。これにより、参照層本体層３４からの漏れ磁場を記憶層３１に作用しないようにすることができる。
【０１４２】
［５−２］第４の実施形態の製造方法
次に、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造方法について説明する。
【０１４３】
図１６乃至図１９は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪの製造工程を示す断面図である。
【０１４４】
まず、第１の実施形態と同様に、図４の工程が行われる。すなわち、下部電極２７上に、記憶層３１、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７が順に形成される。
【０１４５】
次に、図１６に示すように、ハードマスク３７上に、図示せぬレジストマスクが形成され、フォトリソグラフィが行われる。その後、レジストマスクを用いて、例えばＲＩＥにより、ハードマスク３７が加工される。その後、レジストマスクが除去される。
【０１４６】
次に、ハードマスク３７をマスクとして、ＲＩＥまたはＩＢＥにより、シフト調整層３６、ＡＦＣ層３５、参照層本体層３４、および参照層界面層３３が加工される。これにより、シフト調整層３６、ＡＦＣ層３５、参照層本体層３４、および参照層界面層３３がエッチングされた領域において、トンネルバリア層３２の上面が露出する。
【０１４７】
次に、図１７に示すように、例えばＣＶＤ法、ＰＶＤ法、またはＡＬＤ法により、コンフォーマルに（全面に均一に）、絶縁層３８が形成される。すなわち、トンネルバリア層３２の上面上、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上、およびハードマスク３７の上面上に、絶縁層３８が形成される。
【０１４８】
また、絶縁層３８は、膜厚が例えば１０ｎｍ以下で形成される。なお、絶縁層３８をコンフォーマルに形成するために、ＡＬＤ法により形成することが望ましい。
【０１４９】
次に、図１８に示すように、異方性のエッチング、例えばＲＩＥにより、ハードマスク３７の上面上およびトンネルバリア層３２の上面上の絶縁層３８が除去される。これにより、絶縁層３８は、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の側面上に残存する。
【０１５０】
次に、図１９に示すように、ハードマスク３７および絶縁層３８をマスクとして、ＩＢＥにより、トンネルバリア層３２および記憶層３１が加工される。これにより、記憶層３１およびトンネルバリア層３２の径が、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の径よりも絶縁層３８の膜厚の２倍分大きくなるように加工される。その差は、例えば２０ｎｍ以下になるように加工される。
【０１５１】
このとき、本実施形態では、記憶層３１は、膜面に対して垂直方向または斜め方向からのイオンビームによって物理的にエッチングされる。
【０１５２】
これにより、図１５に示すように、記憶層３１の被エッチング材料が磁気抵抗効果素子ＭＴＪの側面に、再付着してリデポ物が形成される。より具体的には、記憶層３１の被エッチング材料がトンネルバリア層３２および絶縁層３８の側面上に付着して、シールド層９０（リデポ物）が形成される。言い換えると、トンネルバリア層３２、参照層界面層３３、参照層本体層３４、ＡＦＣ層３５、シフト調整層３６、およびハードマスク３７の周囲を覆うようにシールド層９０が形成される。このとき、シールド層９０と絶縁層３８との距離が１０ｎｍ以下になるようにイオンビームの角度が調整される。
【０１５３】
このようにして、本実施形態に係る磁気抵抗効果素子ＭＴＪが形成される。
【０１５４】
［５−３］第４の実施形態の効果
上記第４の実施形態によれば、磁気抵抗効果素子ＭＴＪにおいて、参照層界面層３３の径と参照層本体層３４の径とが同程度であり、参照層界面層３３および参照層本体層３４の側面にシールド層９０が形成される。これにより、以下の効果を得ることができる。
【０１５５】
図２０は、第４の実施形態に係る磁気抵抗効果素子ＭＴＪにおける参照層本体層３４からの漏れ磁場を示す図である。図２０に示すように、参照層界面層３３とシールド層９０との最近接距離が１０ｎｍ以下であるため、参照層本体層３４から発生した漏れ磁場は参照層界面層３３およびシールド層９０に集中する。すなわち、漏れ磁場は、参照層界面層３３およびシールド層９０の面内方向に沿って生じる。これにより、漏れ磁場は、記憶層３１に作用しない。
【０１５６】
また、シールド層９０は、特に隣接する磁気抵抗効果素子ＭＴＪ間での漏れ磁場の相互作用を抑制することができる。すなわち、隣接する磁気抵抗効果素子ＭＴＪへの漏れ磁場を抑制するとともに、隣接する磁気抵抗効果素子ＭＴＪからの漏れ磁場も抑制することができる。
【０１５７】
したがって、メモリセルアレイＭＡ内における磁気抵抗効果素子ＭＴＪの書き込み電流の低減およびリテンション特性の向上を図るとともに、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきも抑制することができる。
【０１５８】
ここで、本実施形態におけるメモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきおよび各磁気抵抗効果素子ＭＴＪのリテンション特性を検討した。なお、２ＭｂｉｔのメモリセルアレイＭＡからなるＭＲＡＭにおいて、上記検討を行った。
【０１５９】
本実施形態では、メモリセルアレイＭＡ内の磁気抵抗効果素子ＭＴＪ間での書き込み電流のばらつきは、８％であった。また、本実施形態では、記憶エネルギーは、メモリセルアレイＭＡ内を平均して７５ｋＢＴであった。
【０１６０】
このように、本実施形態における磁気抵抗効果素子ＭＴＪのリテンション特性および書き込み電流のばらつきはともに、比較例２よりも改善される。
【０１６１】
また、本実施形態によれば、参照層界面層３３と参照層本体層３４とを同時に加工する。すなわち、従来と同じ方法によって、参照層界面層３３および参照層本体層３４のエッチング工程を行うことができる。また、参照層界面層３３の径と参照層本体層３４の径とが同程度であるため、参照層界面層３３のＭＲ比の低下を懸念する必要がない。このため、第１乃至第３の実施形態における絶縁層３８の膜厚が２ｎｍ以上６ｎｍ以下であるのに対して、本実施形態では１０ｎｍ以下に設定すればよい。
【０１６２】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【０１６３】
３１…記憶層、３２…トンネルバリア層、３３…参照層界面層、３４…参照層本体層、４０…参照層、９０…シールド層。
【特許請求の範囲】
【請求項１】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備え、
前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。
【請求項２】
前記シールド層は、前記界面層に接して形成されていることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記界面層と前記シールド層との最近接距離は、１０ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項４】
前記界面層および前記本体層の平面形状は、円形であり、
前記界面層の径と前記本体層の径との差は、２ｎｍ以上６ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項５】
前記界面層の比透磁率は、５０以上であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項６】
前記界面層の膜厚は、０．３ｎｍ以上５ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項７】
前記シールド層は、Ｃｏ、Ｆｅ、またはＮｉのうち少なくとも１つ以上の元素を含み、その組成比は１％以上であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項８】
磁化方向が膜面に対して垂直でかつ不変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備えることを特徴とする磁気抵抗効果素子。
【請求項９】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有する界面層と、を備え、
前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。
【請求項１０】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層を形成する工程と、
前記第１磁性層上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層上に、磁化方向が膜面に対して垂直でかつ不変である界面層を形成する工程と、
前記界面層上に、磁化方向が膜面に対して垂直でかつ不変であり、垂直磁気異方性の起源となり、前記界面層よりも低い透磁率を有する本体層を形成する工程と、
前記本体層上に、ハードマスクを形成する工程と、
前記ハードマスクをマスクとして、前記本体層をエッチングする工程と、
前記本体層の側面上に、絶縁層を形成する工程と、
前記絶縁層をマスクとして、前記界面層の平面サイズが前記本体層の平面サイズよりも大きくなるように、前記界面層、前記トンネルバリア層、および前記第１磁性層をエッチングする工程と、
を具備し、
前記界面層、前記トンネルバリア層、および前記第１磁性層をエッチングする工程において、物理エッチングが行われることにより、前記本体層の側面に前記本体層よりも高い透磁率を有するシールド層が形成されることを特徴とする磁気抵抗効果素子の製造方法。
【請求項１】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備え、
前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。
【請求項２】
前記シールド層は、前記界面層に接して形成されていることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記界面層と前記シールド層との最近接距離は、１０ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項４】
前記界面層および前記本体層の平面形状は、円形であり、
前記界面層の径と前記本体層の径との差は、２ｎｍ以上６ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項５】
前記界面層の比透磁率は、５０以上であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項６】
前記界面層の膜厚は、０．３ｎｍ以上５ｎｍ以下であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項７】
前記シールド層は、Ｃｏ、Ｆｅ、またはＮｉのうち少なくとも１つ以上の元素を含み、その組成比は１％以上であることを特徴とする請求項１に記載の磁気抵抗効果素子。
【請求項８】
磁化方向が膜面に対して垂直でかつ不変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ可変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有し、前記本体層よりも大きい平面サイズを有する界面層と、を備えることを特徴とする磁気抵抗効果素子。
【請求項９】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層と、
前記第１磁性層上に形成されたトンネルバリア層と、
前記トンネルバリア層上に形成され、磁化方向が膜面に対して垂直でかつ不変である第２磁性層と、
を具備し、
前記第２磁性層は、垂直磁気異方性の起源となる本体層と、前記トンネルバリア層と前記本体層との間に形成され、前記本体層よりも高い透磁率を有する界面層と、を備え、
前記本体層の側面に、前記本体層よりも高い透磁率を有するシールド層が形成されていることを特徴とする磁気抵抗効果素子。
【請求項１０】
磁化方向が膜面に対して垂直でかつ可変である第１磁性層を形成する工程と、
前記第１磁性層上に、トンネルバリア層を形成する工程と、
前記トンネルバリア層上に、磁化方向が膜面に対して垂直でかつ不変である界面層を形成する工程と、
前記界面層上に、磁化方向が膜面に対して垂直でかつ不変であり、垂直磁気異方性の起源となり、前記界面層よりも低い透磁率を有する本体層を形成する工程と、
前記本体層上に、ハードマスクを形成する工程と、
前記ハードマスクをマスクとして、前記本体層をエッチングする工程と、
前記本体層の側面上に、絶縁層を形成する工程と、
前記絶縁層をマスクとして、前記界面層の平面サイズが前記本体層の平面サイズよりも大きくなるように、前記界面層、前記トンネルバリア層、および前記第１磁性層をエッチングする工程と、
を具備し、
前記界面層、前記トンネルバリア層、および前記第１磁性層をエッチングする工程において、物理エッチングが行われることにより、前記本体層の側面に前記本体層よりも高い透磁率を有するシールド層が形成されることを特徴とする磁気抵抗効果素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１３−６９７２９（Ｐ２０１３−６９７２９Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０５３６１（Ｐ２０１１−２０５３６１）
【出願日】平成２３年９月２０日（２０１１．９．２０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２０日（２０１１．９．２０）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２２年度独立行政法人新エネルギー・産業技術総合開発機構「スピントロニクス不揮発性機能技術プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]