不揮発性記憶装置
【課題】安定した動作が可能な不揮発性記憶装置を提供する。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第１積層部と第２積層部とを含む。第１積層部は、磁化が固定された第１強磁性層と、磁化の方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。制御部は、第２強磁性層の磁化の向きに応じた第３強磁性層の発振の周波数の変化を検出することで、第２強磁性層の磁化の向きを読み出す読み出し部を含む。
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第１積層部と第２積層部とを含む。第１積層部は、磁化が固定された第１強磁性層と、磁化の方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間に設けられた第１非磁性層と、を含む。第２積層部は、積層方向に沿って第１積層部と積層される。第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、磁化が固定された第４強磁性層と、第３強磁性層と第４強磁性層との間に設けられた第２非磁性層と、を含む。制御部は、第２強磁性層の磁化の向きに応じた第３強磁性層の発振の周波数の変化を検出することで、第２強磁性層の磁化の向きを読み出す読み出し部を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ:Magnetic Random Access Memory）において、トンネル磁気抵抗（ＴＭＲ:Tunneling MagnetoResistive）効果を示す強磁性トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をデータ記憶部に用いる構成がある。この構成は、高速・大容量の不揮発メモリとして注目を集めている。ＭＴＪ素子の記憶層への書き込みは、例えば、スピントルク書き込み方式により行われる。磁気記憶素子において、安定した動作を確保することが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０６０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定した動作が可能な不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、磁気記憶素子と、制御部と、を備えた不揮発性記憶装置が提供される。前記磁気記憶素子は、積層体を含む。前記積層体は、第１積層部と、第２積層部と、を含む。前記第１積層部は、第１方向に磁化が固定された第１強磁性層と、磁化の方向が可変である第２強磁性層と、前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、を含む。前記第２積層部は、前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第１積層部と積層される。前記第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、前記第３強磁性層と前記積層方向に沿って積層され第２方向に磁化が固定された第４強磁性層と、前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、を含む。前記制御部は、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２】図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式図である。
【図３】図３（ａ）及び図３（ｂ）は、磁化を示す模式図である。
【図４】図４（ａ）〜図４（ｄ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図７】第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図８】第１の実施形態に係る不揮発性記憶装置の特性を示す模式図である。
【図９】第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１５】図１５（ａ）及び図１５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１８】第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１９】第２の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
【図２０】図２０（ａ）及び図２０（ｂ）は、第２の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図２１】図２１（ａ）及び図２１（ｂ）は、第２の実施形態に係る不揮発性記憶装置の別の動作を示す模式図である。
【図２２】図２２（ａ）〜図２２（ｅ）は、第２の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図２３】第３の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２４】第４の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、第４の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図２６】図２６（ａ）及び図２６（ｂ）は、第４の実施形態に係る別の不揮発性記憶装置を示す模式図である。
【図２７】図２７（ａ）〜図２７（ｃ）は、第５の実施形態に係る不揮発性記憶装置を示す模式的斜視図である。
【図２８】図２８（ａ）〜図２８（ｃ）は、第６の実施形態に係る不揮発性記憶装置の一部を示す模式図である。
【図２９】図２９（ａ）及び図２９（ｂ）は、第６の実施形態に係る不揮発性記憶装置の一部を示す模式図である。
【図３０】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３１】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３２】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３３】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３４】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３５】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３６】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３７】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３８】第７の実施形態に係る不揮発性記憶装置を示す模式図である。
【図３９】図３９（ａ）及び図３９（ｂ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図４０】図４０（ａ）〜図４０（ｅ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図４１】図４１（ａ）及び図４１（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図４２】第８の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図４３】第８の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【図４４】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図４５】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図４６】図４６（ａ）及び図４６（ｂ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図４７】図４７（ａ）〜図４７（ｅ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図４８】図４８（ａ）及び図４８（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図４９】図４９（ａ）及び図４９（ｂ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図５０】図５０（ａ）及び図５０（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【図５１】第１０の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図５２】第１０の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図１に表したように、実施形態に係る不揮発性記憶装置６１０は、磁気記憶素子１１０と、制御部５５０と、を備える。制御部５５０は、読み出し部５１０を含む。磁気記憶素子１１０は、積層体ＳＢ０を含む。積層体ＳＢ０は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、を含む。
【０００９】
第１積層部ＳＢ１は、第１強磁性層１０と、第２強磁性層２０と、第１非磁性層１０ｎと、を含む。
【００１０】
第１強磁性層１０においては、磁化（第１強磁性層１０の磁化）が第１方向に固定されている。例えば、第１方向は、第１強磁性層１０の膜面に対して垂直な成分を有する。「膜面」は、層の主面に対して平行な面であり、「層面」に対応する。但し、実施形態はこれに限らず、第１方向は、任意である。以下では、まず、第１方向が、第１強磁性層１０の膜面に対して垂直な成分を有する場合の例について説明する。すなわち、第１強磁性層１０においては、膜面に対して垂直な成分を有する第１方向に磁化が固定されている。
【００１１】
第２強磁性層２０においては、磁化（第２強磁性層２０の磁化）の方向が可変である。第２強磁性層２０の磁化の向きは、可変である。第２強磁性層２０の磁化の方向は、例えば、膜面（第２強磁性層２０の膜面）に対して垂直である。但し、実施形態はこれに限らず、第２強磁性層２０の磁化の方向は、任意である。以下では、第２強磁性層２０の磁化の方向が、第２強磁性層２０の膜面に対して垂直な成分を有する場合の例について説明する。
【００１２】
第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０との間に設けられる。
【００１３】
すなわち、第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎは、積層される。第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎが重ねられる方向（軸）を積層方向ＳＤ１とする。積層方向ＳＤ１は、例えば、第１強磁性層１０の膜面に対して垂直である。
【００１４】
説明の便宜上、積層方向ＳＤ１をＺ軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な軸をＹ軸とする。
【００１５】
本願明細書において、「積層」は、複数の層が互いに接して重ねられる場合に加え、間に別の要素が挿入されて複数の層が重ねられる場合を含む。
【００１６】
第２積層部ＳＢ２は、積層方向ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、第３強磁性層３０と、第４強磁性層４０と、第２非磁性層２０ｎと、を含む。
【００１７】
第３強磁性層３０においては、通電される電流によって磁化（第３強磁性層３０の磁化）が回転して発振が生じる。第３強磁性層３０においては、磁化（第３強磁性層３０の磁化）の方向は、可変である．第３強磁性層３０の磁化の方向は、例えば、第３強磁性層３０の膜面に対して平行である。但し、実施形態はこれに限らず、第３強磁性層３０の磁化の方向は、任意である。以下では、第３強磁性層３０の磁化の方向が、第３強磁性層３０の膜面に対して平行な成分を有する場合の例について説明する。
【００１８】
第４強磁性層４０は、第３強磁性層３０と積層方向ＳＤ１に沿って積層される。第４強磁性層４０においては、磁化（第４強磁性層４０の磁化）は、第２方向に固定されている。第２方向は、例えば、第４強磁性層４０の膜面に対して垂直な成分を有する方向である。但し、実施形態はこれに限らず、第２方向は、任意である。以下では、まず、第２方向が、第４強磁性層４０の膜面に対して垂直な成分を有する場合の例について説明する。
【００１９】
第２非磁性層２０ｎは、第３強磁性層３０と第４強磁性層４０との間に設けられる。
【００２０】
この例では、積層体ＳＢ０は、第３非磁性層３０ｎをさらに含む。第３非磁性層３０ｎは、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。第３非磁性層３０ｎは、必要に応じて設けられ、場合によっては省略可能である。
【００２１】
また、この例では、不揮発性記憶装置６１０は、第１配線８１と第２配線８２と、をさらに備えている。第１配線８１は、積層体ＳＢ０の一端（便宜的に第１積層部ＳＢ１の側の端とする）に、直接または間接に接続される。第２配線８２は、積層体ＳＢ０の他端（便宜的に第２積層部ＳＢ２の側の端とする）に、直接または間接に接続される。第１配線８１は、磁気記憶素子１１０の一端と制御部５５０とを直接または間接に接続する。第２配線８２は、磁気記憶素子１１０の他端と制御部５５０とを直接または間接に接続する。 この例では、第２配線８２が、読み出し部５１０に接続される。
【００２２】
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置の構成を示す模式図である。
図２（ａ）及び図２（ｂ）に表したように、実施形態に係る別の不揮発性記憶装置６１０ａ及び６１０ｂは、スイッチＳＷをさらに含む。スイッチＳＷは、積層体ＳＢ０の上記の一端と、第１配線８１と、の間（第１位置）、及び、積層体ＳＢ０の上記の他端と、第２配線８２と、の間（第２位置）の少なくともいずれかに設けられる。スイッチＳＷとして、例えば選択トランジスタＴＲが用いられる。
【００２３】
また、第３非磁性層３０ｎが設けられ、第３非磁性層３０ｎと制御部５５０とが電気的に接続される場合において、スイッチＳＷは、第３非磁性層３０ｎと制御部５５０との間（第３位置）に設けられても良い。
【００２４】
本願明細書において、「直接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されないで電気的に接続される状態を含む。「間接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されて電気的に接続される状態、及び、間にスイッチ（例えばトランジスタなど）が挿入されて、導通と非導通とが可変の状態で接続される状態を含む。
【００２５】
以下では、説明を簡単にするために、図１に例示した磁気記憶素子１１０に関して説明する。
【００２６】
読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数の変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。読み出し部５１０は、第３強磁性層３０の発振の周波数の変化を検出する機構である。これにより、安定した動作が可能な不揮発性記憶装置が提供できる。
【００２７】
以下、磁気記憶素子１１０の動作の例について説明する。
磁気記憶素子１１０においては、例えば、積層方向ＳＤ１に沿って積層体ＳＢ０に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ、第３強磁性層３０の磁化が電子のスピン偏極方向へそろうことにより発生する磁界を第２強磁性層２０に作用させる。これにより、第２強磁性層２０の磁化の方向を電流の向きに応じた方向に決定可能とする。上記の電流は、積層体ＳＢ０の各層の膜面に対して略垂直な方向に流れる。
【００２８】
磁気記憶素子１１０において、第１積層部ＳＢ１は、磁気記憶部として機能する。そして、第２積層部ＳＢ２は、読み出し時において、第１積層部ＳＢ１における磁気記憶状態を読み出すセンサとして機能する。以下、第２積層部ＳＢ２を、適宜、センサ部と言い、第１積層部ＳＢ１を、適宜、磁気記憶部と言う。
【００２９】
第１強磁性層１０は、例えば、第１の磁化固定層である。第２強磁性層２０においては、例えば、磁化容易軸が膜面に対して略垂直方向である。第２強磁性層２０は、磁気記憶層として機能する。第１非磁性層１０ｎは、第１のスペーサ層として機能する。第１強磁性層１０と、第１非磁性層１０ｎと、第２強磁性層２０と、を含む第１積層部ＳＢ１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）の構造を有する。
【００３０】
第３強磁性層３０は、例えば、磁化回転層として機能する。第４強磁性層４０は、例えば、磁化が膜面に対して略垂直方向に固定された第２の磁化固定層として機能する。第２非磁性層２０ｎは、第２のスペーサ層として機能する。
【００３１】
例えば、Ｚ軸に対して垂直なＸ−Ｙ平面に射影したとき（Ｚ軸に沿ってみたとき）の第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は、円形（扁平円を含む）である。ただし、実施形態において、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は、任意である。
【００３２】
本具体例では、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、例えば、垂直磁化膜が用いられる。第３強磁性層には、例えば、面内磁化膜が用いられる。以下、垂直磁化膜及び面内磁化膜について簡単に説明する。
【００３３】
図３（ａ）及び図３（ｂ）は、磁化を示す模式図である。
図３（ａ）は、垂直磁化膜における磁化を例示している。図３（ｂ）は、面内磁化膜における磁化を例示している。
【００３４】
図３（ａ）及び図３（ｂ）に表したように、積層方向ＳＤ１に対して垂直な１つの軸を面内軸ＳＤ２とする。面内軸ＳＤ２は、Ｘ−Ｙ平面内の軸である。磁化７２は、膜面に対して垂直な方向の磁化斜影成分（積層方向ＳＤ１に対して平行な磁化成分７２ａ）と、膜面に対して平行な方向の磁化斜影成分（面内軸ＳＤ２に対して平行な磁化成分７２ｂ）と、を有する。
【００３５】
図３（ａ）に表したように、垂直磁化膜は、膜面に対して垂直な磁化成分７２ａが、膜面に対して平行な磁化成分７２ｂよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。
【００３６】
図３（ｂ）に表したように、面内磁化膜は、膜面に対して平行な磁化成分７２ｂが、膜面に対して垂直な磁化成分７２ａよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。
【００３７】
説明の便宜上、第１積層部ＳＢ１から第２積層部ＳＢ２に向かう方向を「上」または「上向き」と言う。第２積層部ＳＢ２から第１積層部ＳＢ１に向かう方向を「下」または「下向き」と言う。
【００３８】
図１に例示したように、本具体例では、第１方向（第１強磁性層１０の磁化の方向）は、上向きであり、第２方向（第４強磁性層４０の磁化の方向）は、下向きである。ただし、後述するように、第１方向及び第２方向は種々の変形が可能である。
【００３９】
磁気記憶素子１１０において、例えば、積層体ＳＢ０を挟む一対の電極（第１配線８１に接続された電極（図示しない）、及び、第２配線８２に接続された電極（図示しない））により、積層体ＳＢ０に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。
【００４０】
第２強磁性層２０は、データを記憶する役割をもつ。第２強磁性層２０の磁化は、比較的容易に反転可能である。第３強磁性層３０においては、書き込み時には、例えば、スピン偏極した電子の方向へ磁化の向きがそろう。第３強磁性層３０においては、例えば、読み出し時には、高周波磁界が発生する。
【００４１】
膜面に対して垂直な方向に電子電流を流すと、第３強磁性層３０における磁化が歳差運動する。これにより、回転磁界（高周波磁界）が発生する。そして、第３強磁性層３０の電位（第２積層部ＳＢ２の両端に印加される電圧）が、交流変動する。高周波磁界の周波数及び電圧の周波数は、例えば約１ＧＨｚ（ギガヘルツ）〜６０ＧＨｚ程度である。
【００４２】
磁気記憶素子１１０においては、電子電流を積層体ＳＢ０に流すことによって、第２強磁性層２０の磁化の方向を制御することができる。具体的には、電子電流の流れる向き（極性）を変えることで第２強磁性層２０の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第２強磁性層２０の磁化の方向に応じて、「０」と「１」とがそれぞれ割り当てられる。
【００４３】
磁気記憶素子１１０における「書き込み」動作の例について説明する。
図４（ａ）〜図４（ｄ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。 これらの図は、磁気記憶素子１１０における「書き込み」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２及び第３非磁性層３０ｎは省略されている。
【００４４】
図４（ａ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し始めた状態を例示している。図４（ｂ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図４（ｃ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し始めた状態を例示している。図４（ｄ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図４（ｃ）及び図４（ｄ）は、図４（ａ）及び図４（ｂ）に示した場合に対して、電子電流６０の向きを反転させた場合に相当する。
【００４５】
書き込み動作においては、第１強磁性層１０の膜面及び第２強磁性層２０の膜面を横切るように電子電流６０を流して、第２強磁性層２０に対して書き込み動作が実施される。ここでは、第１非磁性層１０ｎを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。
【００４６】
「ノーマルタイプ」の磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも低い。
【００４７】
図４（ａ）に表したように、膜面に対して略垂直方向の磁化１２ａを有する第１強磁性層１０を通過した電子は、第１強磁性層１０の磁化と同じ方向のスピンをもつようになる。この電子が、第２強磁性層２０へ流れると、このスピンのもつ角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化３２に作用する。すなわち、いわゆるスピントランスファトルクが働く。
【００４８】
これにより、図４（ｂ）に表したように、第２強磁性層２０の磁化３２は、第１強磁性層１０の磁化１２ａと同じ向きになる。この向きは、図４（ｂ）において上向きであり、例えば積層方向ＳＤ１に対して平行な１つの方向である。この向き（図４（ｂ）において上向き）の磁化３２を有する第２強磁性層２０の状態に、例えば「０」を割り当てる。
【００４９】
図４（ｃ）に表したように、第１非磁性層１０ｎを通過した電子のうちで、第１強磁性層１０の磁化１２ａと同じ向き（図４（ｃ）において上向き）のスピンをもった電子は、第１強磁性層１０を通過する。一方、第１強磁性層１０の磁化１２ａに対して逆向き（図４（ｃ）において下向き）のスピンをもった電子は、第１強磁性層１０と第１非磁性層１０ｎとの界面において反射される。この反射された電子のスピンの角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化３２に作用する。
【００５０】
これにより、図４（ｄ）に表したように、第２強磁性層２０の磁化３２は、第１強磁性層１０の磁化１２ａに対して逆向き（図４（ｄ）において下向き）になる。すなわち、スピントランスファトルクが働く。この向き（図４（ｄ）おいて下向き）の磁化３２を有する第２強磁性層２０の状態に、例えば「１」を割り当てる。
【００５１】
このような作用に基づいて、第２強磁性層２０の異なる状態に、「０」または「１」が適宜割り当てられる。これにより、磁気記憶素子１１０における「書き込み」が実施される。
【００５２】
一方、磁気抵抗効果が「リバースタイプ」の場合は、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける「書き込み」動作は、ノーマルタイプの場合と同様である。
【００５３】
本実施形態における書き込み動作において、センサ部から発生する磁界が、第２強磁性層２０における磁化の反転に作用し、第２強磁性層２０における磁化反転をアシストする場合がある。
【００５４】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
すなわち、これらの図は、反転磁化のアシストを例示している。
図５（ａ）において、センサ部から磁気記憶部に向かう方向（下向き）に電流（書き込み電流ＩＷ）を流すと、センサ部の第３強磁性層３０の磁化の方向は、スピン偏極電子から受けるトルクによって下向きに傾く。その結果、第３強磁性層３０から発生する漏れ磁界Ｈ１ｄは、下向きの磁界となる。下向きの漏れ磁界Ｈ１ｄが磁気記憶部の第２強磁性層２０に印加され、第２強磁性層２０の磁化の反転がアシストされ、効率的に磁化が反転する。
【００５５】
図５（ｂ）において、上向きに電流（書き込み電流ＩＷ）を流すと、センサ部の第３強磁性層３０の磁化の方向は、スピン偏極電子から受けるトルクによって上向きに傾く。その結果、第３強磁性層３０から発生する漏れ磁界Ｈ１ｕは、上向きの磁界となる。上向きの漏れ磁界Ｈ１ｕが磁気記憶部の第２強磁性層２０に印加され、第２強磁性層２０の磁化の反転がアシストされ、効率的に磁化が反転する。
以上のような書き込み動作は、例えば、制御部５５０により行われる。
【００５６】
次に、磁気記憶素子１１０における「読み出し」動作の例について説明する。
本実施形態においては、第２強磁性層２０の磁化の方向の検出は、センサ部の第３強磁性層３０の発振周波数を利用して行われる。
【００５７】
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
これらの図は、磁気記憶素子１１０の読み出し動作を例示している。これらの図は、第２強磁性層２０の磁化の方向に応じて、第３強磁性層３０に印加される漏洩磁界の大きさが変化する状態を例示している。
【００５８】
この例では、第２強磁性層２０の上に、第１強磁性層１０、第４強磁性層４０及び第３強磁性層３０がこの順で積層されている。第１強磁性層１０の磁化の方向は上向きで、第４強磁性層４０の磁化の方向は下向きである。第３強磁性層３０においては、膜面内に磁化方向が存在する。読み出し電流ＩＲは、例えば、下向きに流される。
【００５９】
図６（ａ）に表したように、第２強磁性層２０の磁化の方向が下向きのとき、第３強磁性層３０の位置において、下向きの漏れ磁界Ｈ２ｄが印加される。
【００６０】
一方、図６（ｂ）に表したように、第２強磁性層２０の磁化の方向が上向きのとき、第３強磁性層の位置において、上向きの漏れ磁界Ｈ２ｕが印加される。
【００６１】
第２強磁性層２０の磁化の方向が下向きのときと、上向きのときと、で、第３強磁性層３０に印加される漏れ磁界の向きが変化するため、第３強磁性層３０における発振の周波数が変化する。
【００６２】
図７は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
同図は、第２強磁性層２０の磁化の方向と、第３強磁性層３０における発振の周波数ｆと、の関係を模式的に示している。
【００６３】
第２強磁性層２０の磁化の方向が上向きのとき、第２強磁性層２０の磁化の向きは、第１強磁性層１０の磁化の向きと同じであり、平行状態Ｓｐｐである。第２強磁性層２０の磁化の方向が下向きのとき、第２強磁性層２０の磁化の向きは、第１強磁性層１０の磁化の向きと反対であり、反平行状態Ｓａｐである。
【００６４】
図７に表したように、第２強磁性層２０の磁化の方向が上向き（平行状態Ｓｐｐ）のとき、発振の周波数ｆは平行状態周波数ｆｐｐである。第２強磁性層２０の磁化の方向が下向き（反平行状態Ｓａｐ）のとき、発振の周波数ｆは反平行状態周波数ｆａｐである。例えば、平行状態周波数ｆｐｐは、反平行状態周波数ｆａｐよりも低く、両者の差（周波数変化Δｆ）は例えば、１００ＭＨｚ（メガヘルツ）以上９００ＭＨｚ以下程度である。
【００６５】
第２強磁性層２０における磁化の方向（向き）の変化に応じて生じる、第３強磁性層３０における発振の周波数の変化（周波数変化Δｆ）は、第２積層部ＳＢ２の両端の電圧変動の周波数の変化を生じさせる。
【００６６】
このような周波数の変化を、例えば、ローパスフィルタ、バンドパスフィルタ及び遅延検波回路などの少なくともいずれかを用いて検出することで、第２強磁性層２０における磁化の方向（向き）が判別可能となる。
【００６７】
図７に示した例では、例えばローパスフィルタによって反平行状態Ｓａｐの周波数帯域をカットオフする。これにより、平行状態Ｓｐｐの電圧信号が選択的に検出される。すなわち、検波信号（ローパスフィルタを通過した信号）の有無に基づいて、磁化状態（第２強磁性層２０に書き込まれた情報）を判別することができる。
これらの周波数が互いに異なる状態に、それぞれ「０」と「１」とを対応づけることにより、２値データの記憶の読み出しが可能となる。なお、読み出し電流ＩＲの向きは、センサ部から磁気記憶部へ向かう方向（下向き）に限らず、逆向き（上向き）でも良い。
【００６８】
以上のような読み出し動作は、例えば、制御部５５０に設けられる読み出し部５１０により行われる。
【００６９】
図８は、第１の実施形態に係る不揮発性記憶装置の特性を示す模式図である。
同図は、本実施形態の動作において用いられる電流Ｉｃ（書き込み電流ＩＷ及び読み出し電流ＩＲ）を例示している。
【００７０】
図８に表したように、読み出し電流ＩＲは、書き込み電流ＩＷよりも小さい。第３強磁性層３０に流れる電流Ｉｃが読み出し電流ＩＲの大きさのとき、第３強磁性層３０は発振する。電流Ｉｃが書き込み電流ＩＷの大きさのときには、第３強磁性層３０は発振せず、第３強磁性層３０の磁化は、スピントルクの方向へそろう。すなわち、読み出し時においては、第３強磁性層３０において発振が生じ、書き込み時においては、第３強磁性層３０において発振が生じない。
【００７１】
このような条件に設定することで、上記の書き込み動作と読み出し動作とが分離して実施される。
【００７２】
本願発明者は、第３強磁性層３０の特性と、書き込み電流ＩＷと、が所定の関係を満たすときに、上記の動作状態が実現できることを見出した。
【００７３】
第３強磁性層３０のダンピング定数をαとし、第３強磁性層３０の磁化をＭｓ（ｅｍｕ／ｃｃ：イーエムユー／シーシー，ｅｍｕ／ｃｃ＝ｅｍｕ／ｃｍ３）とし、第３強磁性層３０の体積をＶ（立方センチメートル）とし、第３強磁性層３０の反磁界係数をＮｚとする。第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界をＨｓ（Ｏｅ：エルステッド）とする。第２強磁性層２０の磁化を所定の方向に設定する書き込み動作において積層体ＳＢ０に供給される書き込み電流をＩＷ（Ａ：アンペア）とする。これらの値が以下の第１式の関係を満たすとき、上記の動作状態（読み出し電流ＩＲにおいて第３強磁性層３０が発振し、書き込み電流ＩＷにおいて第３強磁性層３０は発振せずに磁化がスピントルクの方向へそろう）が実現できる。ダンピング定数α及び反磁界係数Ｎｚは、無次元の定数である。
【００７４】
【数１】
ここで、ｅは、電荷素量であり、約１．６０２１８×１０−１９（Ａ・ｓ：アンペア・秒）である。ｈは、プランク定数であり、約６．６２６×１０−２７ｅｒｇ・ｓ：エルグ・秒）である。なお、６．６２６×１０−２７ｅｒｇ・ｓ（エルグ・秒）は、６．６２６×１０−３４Ｊ・ｓ（ジュール・秒）に相当する。θ（ｒａｄ：ラジアン）は、第３強磁性層３０の磁化の方向と、積層方向ＳＤ１（Ｚ軸）と、の間の角度である。なお、単位系として、「°：度」から「ｒａｄ：ラジアン」への変換は「ｒａｄ＝（２π／３６０）×度」である。ｇ（θ）は、第３強磁性層３０のスピン偏極効率である。
【００７５】
本願発明者は、磁気記憶素子１１０の第３強磁性層３０の磁化の特性についてさらに検討した。
図９は、第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。
同図は、第３強磁性層３０が発振している状態における第３強磁性層３０の磁化の角度θをマイクロマグネティクスで計算した結果の一例を示している。この計算では、第２積層部ＳＢ２をＸ−Ｙ平面に射影したときの形状が円であり、その直径φが２０ｎｍ（ナノメートル）と５０ｎｍとの２つのモデルを採用した。そして、第３強磁性層３０の磁化ベクトルのＺ軸に対して平行な成分の、磁化ベクトルに対する比率（膜面直方向割合）を求めた。横軸は、第３強磁性層３０に流れる電流Ｉｃ（μＡ：マイクロアンペア）である。縦軸は、磁化の膜面直方向割合Ａｎｒ（第３強磁性層３０が発振状態を維持しているときにおける、第３強磁性層３０の磁化ベクトルのＺ軸に対して平行な成分の、磁化ベクトルに対する比率）である。
【００７６】
図９から、第３強磁性層３０における磁化の膜面直方向割合Ａｎｒは、０．４以下であることが分かる。
【００７７】
このようなマイクロマグネティクス解析で明らかになった知見によると、第３強磁性層３０のダンピング定数α、第３強磁性層３０の磁化Ｍｓ、第３強磁性層３０の体積Ｖ、第３強磁性層３０の反磁界係数Ｎｚ、第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界Ｈｓ、並びに、書き込み電流ＩＷが、以下の第２式の関係を満たすとき、上記の動作状態が実現できる。
【００７８】
【数２】
第２強磁性層２０の共鳴周波数近傍の磁界が第２強磁性層２０に印加されると、共鳴効果によって、第２強磁性層２０の磁化の反転は、アシストされる。本願発明者が見出した知見によれば、第２強磁性層２０の共鳴周波数に対して、±１ＧＨｚ以内の帯域の外部磁界が第２強磁性層２０に印加されると、第２強磁性層２０において共鳴効果が生じる。
【００７９】
読み出し時の誤書き込みを抑制するために、読み出し電流ＩＲの大きさの電流において第２強磁性層２０に書き込みが生じないようにすることに加え、第３強磁性層３０における発振の周波数ｆが、第２強磁性層２０における共鳴効果が起きない周波数帯域であることが望ましい。
【００８０】
すなわち、センサ部の発振の周波数ｆの上限値ｆｍａｘは、以下の第３式で与えられる。
【００８１】
【数３】
ここでは、Ｍｓは第３強磁性層３０の磁化であり、Ｎｚは第３強磁性層３０の反磁界係数であり、γは第３強磁性層３０のジャイロ定数（約１７．６×１０６Ｈｚ／Ｏｅ:ヘルツ／エルステッド）であり、Ｈｓは、第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界（Ｏｅ：エルステッド）である。
【００８２】
一方、第１積層部ＳＢ１の第２強磁性層２０における共鳴周波数ｆｏは、以下の第４式で与えられる。
【００８３】
【数４】
ここで、Ｍｓ’（ｅｍｕ／ｃｃ）は、第２強磁性層２０の磁化である。Ｎｚ’は、第２強磁性層２０の反磁界係数である。γ’は、第２強磁性層２０のジャイロ定数（約１７．６×１０６Ｈｚ／Ｏｅ:ヘルツ／エルステッド）である。Ｈｓ’（Ｏｅ）は、第２強磁性層２０の位置における、第１強磁性層１０、第３強磁性層３０及び第４強磁性層４０からの漏れ磁界である。反磁界係数Ｎｚ’は、無次元の定数である。ＨｋＯｅ：エルステッド）は、第２強磁性層２０の異方性磁界である。
【００８４】
読み出し時における誤書き込みを抑制するためには、ｆｍａｘとｆｏとの差の絶対値が、１ＧＨｚ以上であることが望ましい。すなわち｜ｆｍａｘ−ｆｏ｜＞１０９（ヘルツ）であることが望ましい。
【００８５】
よって、誤書き込みを抑制するために、センサ部と磁気記憶部とにおける構成（材料などを含む）は、以下の第５式または第６式を満たすことが望ましい。
【数５】
【００８６】
【数６】
例えば、第３強磁性層３０に対して漏洩磁界がキャンセルされるように、第１強磁性層１０の磁化の向き（第１方向）を、第４強磁性層４０の磁化の向き（第２方向）に対して逆方向にしたときには、Ｈｓ’＝０となる。
【００８７】
さらに、例えば図９に関して説明した知見（本願発明者がマイクロマグネティクス解析で見出した、発振時の第３強磁性層３０の磁化の角度θに関する知見）によれば、上記の第５式及び第６式から以下の第７式が導出される。
【００８８】
【数７】
上記の第７式に示される２つの条件のいずれかを満たすことで、誤書き込みが抑制できる。
【００８９】
本実施形態に係る不揮発性記憶装置６１０においては、書き込み動作においては、積層方向ＳＤ１に沿って積層体ＳＢ０に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させることで、第２強磁性層２０の磁化の方向をその電流の向きに応じた方向に決定可能である。読み出し動作においては、第２強磁性層２０の磁化の向きによって第３強磁性層３０の磁化が回転する周波数が変化する。第３強磁性層３０の磁化の回転の周波数ｆの違いを検出することで、第２強磁性層２０の磁化の向きを読み出すことが可能である。
【００９０】
磁気記憶部の第２強磁性層２０の磁気記憶状態を、センサ部の第３強磁性層３０の発振の周波数ｆの違いとして検出するため、読み出し動作におけるＳＮ比は、磁気記憶部のＭＲ比に依存しない。ＭＲ比に対する許容範囲が広がるため、磁気記憶部に用いる材料の選択自由度を広げることができる。書き込み時に第３強磁性層３０の漏洩磁界を第２強磁性層２０に作用させて磁化反転をアシストさせる場合、読み出し動作の電流では第２強磁性層２０はより反転しにくいため、誤書き込みを防ぐことが可能となる。また、センサ部と磁気記憶部との間に後述する中間配線を設ける構造においては、読み出し動作の際に磁気記憶部を電流が経由しない構成が可能となるため、読み出し時の誤書き込みを防ぐことが可能となる。
【００９１】
以下、本実施形態に係る不揮発性記憶装置６１０に用いられる磁気記憶素子における、積層体ＳＢ０の種々の積層構成の例について説明する。
図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１０（ａ）及び図１０（ｂ）に表したように、磁気記憶素子１１１ａ及び１１１ｂにおいては、第１強磁性層１０は、第２強磁性層２０と第４強磁性層４０との間に配置され、第４強磁性層４０は、第１強磁性層１０と第３強磁性層３０との間に配置されている。第３非磁性層３０ｎは、第１強磁性層１０と第４強磁性層４０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第１積層構成ということにする。
【００９２】
磁気記憶素子１１１ａにおいては、第１強磁性層１０の磁化は上向きであり、第４強磁性層４０の磁化も上向きである。磁気記憶素子１１１ｂにおいては、第１強磁性層１０の磁化は下向きであり、第４強磁性層４０の磁化も下向きである。
【００９３】
図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１１（ａ）及び図１１（ｂ）に表したように、磁気記憶素子１１２ａ及び１１２ｂにおいても、積層体ＳＢ０は、第１積層構成を有する。なお、磁気記憶素子１１２ｂは、図１に例示した磁気記憶素子１１０と同じ構成を有している。
【００９４】
磁気記憶素子１１２ａにおいては、第１強磁性層１０の磁化は上向きであり、第４強磁性層４０の磁化は下向きである。磁気記憶素子１１２ｂにおいては、第１強磁性層１０の磁化は下向きであり、第４強磁性層４０の磁化は上向きである。
【００９５】
図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１２（ａ）及び図１２（ｂ）に表したように、磁気記憶素子１１２ｃ及び１１２ｄにおいては、積層体ＳＢ０は、第１積層構成を有している。そして、これらにおいては、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きが膜面に対して斜めである。この場合も、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。
【００９６】
図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１３（ａ）及び図１３（ｂ）に表したように、磁気記憶素子１２１ａ及び１２１ｂにおいては、第２強磁性層２０は、第１強磁性層１０と第３強磁性層３０との間に配置され、第３強磁性層３０は、第２強磁性層２０と第４強磁性層４０との間に配置されている。第３非磁性層３０ｎは、第２強磁性層２０と第３強磁性層３０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第２積層構成ということにする。
【００９７】
図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１４（ａ）及び図１４（ｂ）に表したように、磁気記憶素子１３１ａ及び１３１ｂにおいては、第２強磁性層２０は、第１強磁性層１０と第４強磁性層４０との間に配置され、第４強磁性層４０は、第２強磁性層２０と第３強磁性層３０との間に配置されている。第３非磁性層３０ｎは、第２強磁性層２０と第４強磁性層４０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第３積層構成ということにする。
【００９８】
図１５（ａ）及び図１５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１５（ａ）及び図１５（ｂ）に表したように、磁気記憶素子１４１ａ及び１４１ｂにおいては、第１強磁性層１０は、第２強磁性層２０と第３強磁性層３０との間に配置され、第３強磁性層３０は、第１強磁性層１０と第４強磁性層４０との間に配置されている。第３非磁性層３０ｎは、第１強磁性層１０と第３強磁性層３０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第４積層構成ということにする。
【００９９】
第２積層構成を有する磁気記憶素子１２１ａ及び１２１ｂ、第３積層構成を有する磁気記憶素子１３１ａ及び１３１ｂ、及び、第４積層構成を有する磁気記憶素子１４１ａ及び１４１ｂにおいては、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。第２〜第４積層構成において、第１強磁性層１０の磁化の垂直斜影成分の向きは、第４強磁性層４０の磁化の垂直斜影成分の向きと同じでも良い。
【０１００】
また、第２〜第４積層構成において、第１強磁性層１０の磁化及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１０１】
図１６（ａ）〜図１６（ｄ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
これらの図は、第２積層部ＳＢ２における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第１積層部ＳＢ１（及び第３非磁性層３０ｎ）が省略されている。
【０１０２】
図１６（ａ）に表したように、磁気記憶素子１５１においては、第４強磁性層４０として垂直磁化膜が用いられ、第３強磁性層３０として面内磁化膜が用いられている。
【０１０３】
図１６（ｂ）に表したように、磁気記憶素子１５２においては、第４強磁性層４０として垂直磁化膜が用いられ、第３強磁性層３０として垂直磁化膜が用いられている。
【０１０４】
図１６（ｃ）に表したように、磁気記憶素子１５３においては、第４強磁性層４０として面内磁化膜が用いられ、第３強磁性層３０として面内磁化膜が用いられている。
【０１０５】
図１６（ｄ）に表したように、磁気記憶素子１５４においては、第２積層部ＳＢ２は、参照層４１と、参照層用中間層２１ｎと、をさらに含む。参照層４１は、積層方向に沿って第３強磁性層３０と積層される。参照層用中間層２１ｎは、第３強磁性層３０と参照層４１との間に配置される。第４強磁性層４０と参照層４１との間に第３強磁性層３０が配置される。参照層４１の磁化は、固定されている。この例では、第４強磁性層４０には、垂直磁化膜が用いられる。第３強磁性層３０には、面内磁化膜が用いられる。参照層４１には面内磁化膜が用いられる。参照層用中間層２１ｎには、非磁性層が用いられる。
磁気記憶素子１５１〜１５４において、各層の磁化の向きは、積層方向ＳＤ１に対して傾斜していても良い。
【０１０６】
図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
これらの図は、第１積層部ＳＢ１における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第２積層部ＳＢ２（及び第３非磁性層３０ｎ）が省略されている。
【０１０７】
図１７（ａ）に表したように、磁気記憶素子１６１においては、第１強磁性層１０として垂直磁化膜が用いられ、第２強磁性層２０として面内磁化膜が用いられている。
【０１０８】
図１７（ｂ）に表したように、磁気記憶素子１６２においては、第１強磁性層１０として面内磁化膜が用いられ、第２強磁性層２０として面内磁化膜が用いられている。
【０１０９】
磁気記憶素子１６１及び１６２において、各層の磁化の向きは、積層方向ＳＤ１に対して傾斜していても良い。
【０１１０】
このように、実施形態において、磁気記憶素子に含まれる層の構成は種々の変形が可能である。
【０１１１】
第１強磁性層１０及び第２強磁性層２０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１１２】
第１強磁性層１０及び第２強磁性層２０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第１強磁性層１０及び第２強磁性層２０には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第１強磁性層１０及び第２強磁性層２０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第１強磁性層１０及び第２強磁性層２０に用いることができる。第１強磁性層１０及び第２強磁性層２０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。
【０１１３】
第１非磁性層１０ｎには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。
【０１１４】
第１非磁性層１０ｎには、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ等を用いることができる。第１非磁性層１０ｎには、例えば、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【０１１５】
第１非磁性層１０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。
【０１１６】
第２非磁性層２０ｎには、例えば、非磁性トンネルバリア層及び非磁性金属層のうちのいずれかを用いることができる。
【０１１７】
非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層としては、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、及び、Ｓｉ−Ｎ−Ｏなどを用いることができる。
【０１１８】
非磁性トンネルバリア層として、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【０１１９】
第２非磁性層２０ｎとして、非磁性トンネルバリア層が用いられる場合、第２非磁性層２０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。
【０１２０】
第２非磁性層２０ｎに用いられる非磁性金属層には、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）及びビスマス（Ｂｉ）よりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか２つ以上の元素を含む合金を用いることができる。第２非磁性層２０ｎの厚さは、１．５ｎｍ以上、２０ｎｍ以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。
【０１２１】
参照層用中間層２１ｎには、上記で説明した第２非磁性層２０ｎと同様の材料及び構成（積層構成及び厚さなど）を適用できる。
【０１２２】
第３強磁性層３０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１２３】
第３強磁性層３０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第３強磁性層３０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。第３強磁性層３０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第３強磁性層３０に用いることができる。
【０１２４】
第４強磁性層４０には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１２５】
第４強磁性層４０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第４強磁性層４０には、ＴｂＦｅＣｏ、ＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第４強磁性層４０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ及びＮｉ／Ｃｕ等を第４強磁性層４０に用いることができる。第４強磁性層４０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。
【０１２６】
第３非磁性層３０ｎには、非磁性金属層が用いられる。
第３非磁性層３０ｎに用いられる非磁性金属層には、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された２つ以上の元素を含む合金を用いることができる。
【０１２７】
第３非磁性層３０ｎには、銅（Ｃｕ）などのスピン拡散長が長い材料、または、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を、第３非磁性層３０ｎに用いることが望ましい。
【０１２８】
既に説明したように、磁気記憶素子１１０において、積層体ＳＢ０に電子電流を流すための一対の電極が設けられる。
電極には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第３強磁性層３０及び第４強磁性層４０に用いられる材料と同様の材料を挙げることができる。
【０１２９】
導電性の非磁性材料の具体例としては、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上を含む合金を用いることができる。
【０１３０】
さらに、電極に用いられる導電性の非磁性材料として、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料が挙げられる。
【０１３１】
電極に付与される導電性の保護膜には、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）及びアルミニウム（Ａｌ）よりなる群から選択された少なくともいずれかの元素を含む合金、または、グラフェンなどの材料を用いることができる。エレクトロマグレーション耐性及び低抵抗であることを考慮すると、保護膜には、銅（Ｃｕ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの元素、または、これらを含む合金を用いることが望ましい。
【０１３２】
既に説明したように、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。例えば、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して平行な面で切断した形状）は、円形、楕円形、扁平円、並びに、四角形及六角形などの３つ以上の角を有する多角形の形状を有することができる。
【０１３３】
Ｚ軸に対して平行な平面で切断したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。Ｚ軸に対して平行な平面で切断したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して垂直な面で切断した形状）は、例えば、テーパ形状または逆テーパ形状を有することができる。
【０１３４】
第１積層構成（例えば、磁気記憶素子１１２ａ及び１１２ｂなど）において、第１強磁性層１０と第４強磁性層４０とは、第３非磁性層３０ｎを介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロ（ＳＡＦ：Synthetic Anti-Ferromagnet）構造と呼ばれる。この例では、「第１の磁性層（例えば第１強磁性層１０）／非磁性層（例えば第３非磁性層３０ｎ）／第２の磁性層（例えば第４強磁性層４０）」の積層構造が、ＳＡＦ構造に対応する。
【０１３５】
ＳＡＦ構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造では、磁気記憶層（例えば第２強磁性層２０）の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。
【０１３６】
ＳＡＦ構造における非磁性層（中間層）には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）やオスミウム（Ｏｓ）などの金属材料が用いられる。非磁性層の厚さは、３ｎｍ以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。
【０１３７】
すなわち、ＳＡＦ構造において、第３非磁性層３０ｎは、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含み、第３非磁性層３０ｎの厚さは、３ｎｍ以下であることが望ましい。
【０１３８】
なお、実施形態に係る磁気記憶素子に含まれる各層の寸法（幅及び厚さなど）は、例えば電子顕微鏡写真像などにより求められる。
【０１３９】
第２積層構成（例えば、磁気記憶素子１２１ａ及び１２１ｂなど）において、第３非磁性層３０ｎにおいてスピン情報が保たれると、第３強磁性層３０は、第２強磁性層２０からのスピントランスファトルクの影響を受ける。このため、第３強磁性層３０の磁化回転の制御性が低下する場合がある。
【０１４０】
このとき、第３非磁性層３０ｎとして、例えばルテニウム（Ｒｕ）などのようなスピン拡散長の短い膜（スピン消失の機能を持つ材料）、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第３強磁性層３０の磁化回転の制御性の低下を抑制できる。
【０１４１】
すなわち、第３強磁性層３０の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第４強磁性層４０でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響（スピントランスファトルク）を受けることなく、第３強磁性層３０の磁化を独立に制御することが可能となる。
【０１４２】
第３非磁性層３０ｎのための、このようなスピン消失効果が得られる材料としては、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、これらの群から選択された２つ以上を含む合金を挙げることができる。
【０１４３】
第２積層構成において、第３非磁性層３０ｎの厚さは、第２強磁性層２０と第３強磁性層３０とが層間磁気結合しない値に設定されることが望ましい。具体的には、第３非磁性層３０ｎの厚さは、１．４ｎｍ以上に設定することが望ましい。
【０１４４】
第２積層構成において、第３非磁性層３０ｎの厚さが１．４ｎｍ以上であると、第２強磁性層２０と第３強磁性層３０とが層間結合せず、かつ、第３非磁性層３０ｎにおいて、伝導電子が第３非磁性層３０ｎの内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第２強磁性層２０の磁化の向きにより第３強磁性層３０の歳差運動が変化することを、第３非磁性層３０ｎにより防ぐことができる。
【０１４５】
一方、第３非磁性層３０ｎの厚さが２０ｎｍを超えると、多層膜のピラー形成が困難となる。さらに、第２強磁性層２０から発生する磁界の強度が、第３強磁性層３０の位置で減衰する。そのため、第３非磁性層３０ｎの厚さは、２０ｎｍ以下に設定されることが望ましい。
【０１４６】
第２積層構成において、第３非磁性層３０ｎとして、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上を含む合金を含む層と、その層の少なくとも片側に積層された銅（Ｃｕ）層と、の積層構成を有することができる。
【０１４７】
さらに、第２積層構成において、第３非磁性層３０ｎに用いられる積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上を含む合金を含む第１層と、第１層の少なくとも片側に積層され、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）及びルテニウム（Ｒｕ）よりなる群から選択された少なくともいずれかの元素を含む酸化物を含む第２層と、を含む積層構成を有することができる。
【０１４８】
図１８は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１８に表したように、磁気記憶素子１１２ｂｓは、積層体ＳＢ０の側面の少なくとも一部に対向する磁気シールド５１をさらに含む。この例でおいては、磁気シールド５１は、さらに、第２積層部ＳＢ２の側面、及び、第３非磁性層３０ｎの側面に対向している。磁気シールド５１は、積層体ＳＢ０の側面の上記の少なくとも一部を覆う。
【０１４９】
さらに、磁気記憶素子１１２ｂｓは、積層体ＳＢ０の側面の上記の少なくとも一部と、磁気シールド５１との間に設けられた保護層５２をさらに含む。
【０１５０】
例えば、第１積層部ＳＢ１の側面及び第２積層部ＳＢ２の側面は、例えばＳｉＮやＡｌ２Ｏ３などの保護層５２を介して、パーマロイ（Ｐｙ）などの磁気シールド５１により覆われる。
【０１５１】
これにより、複数の磁気記憶素子が並べられた場合において、隣の磁気記憶素子からの漏洩磁界が、第１積層部ＳＢ１及び第２積層部ＳＢ２の動作に影響を与えることが抑制される。例えば、各セルにおいて、第１積層部ＳＢ１に作用する有効磁界が実質的に同じであるため、ビット間の反転電流のばらつきが抑制される。第２積層部ＳＢ２についても発振電流のばらつきが同様に抑えられる。また、第１積層部ＳＢ１及び第２積層部ＳＢ２からの漏洩磁界が、隣の磁気記憶素子に作用することを抑制することができる。その結果、複数の磁気記憶素子どうしを近接して配置することができ、集積度を向上することができる。
【０１５２】
保護層５２には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。
【０１５３】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択されたいずれかの元素、または、この群から選択された２つ以上を含む合金を用いることができる。
【０１５４】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１５５】
磁気シールド５１に含まれる磁性材料の組成や熱処理により、磁気シールド５１の特性を調整することができる。また、磁気シールド５１には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。また、磁気シールド５１には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。
【０１５６】
上記の磁気シールド５１（及び保護層５２）は、実施形態に係る不揮発性記憶装置に用いられる任意の磁気記憶素子においても設けることができる。
【０１５７】
（第２の実施形態）
図１９は、第２の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図１９に表したように、本実施形態に係る不揮発性記憶装置６２０においては、磁気記憶素子２１０の積層体ＳＢ０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを含む。そして、不揮発性記憶装置６２０は、磁気記憶素子２１０、制御部５５０に加え、第３非磁性層３０ｎに直接または間接に接続された配線（中間配線８３）を備える。なお、不揮発性記憶装置６２０は、第１配線８１及び第２配線８２をさらに備えている。
【０１５８】
図１９では図示していないが、不揮発性記憶装置６２０は、第３非磁性層３０ｎと中間配線８３との間に設けられたスイッチＳＷ（例えば選択トランジスタＴＲ）をさらに備えても良い。すなわち、不揮発性記憶装置６２０は、積層体ＳＢ０の一端と第１配線８１との間（第１位置）、積層体ＳＢ０の他端と第２配線８２との間（第２位置）、及び、第３非磁性層３０ｎと中間配線８３との間（第３位置）の少なくともいずれかに設けられたスイッチＳＷを含むことができる。
【０１５９】
不揮発性記憶装置６２０における磁気記憶素子２１０には、第１の実施形態に関して説明した磁気記憶素子のいずれかの構成を用いることができる。磁気記憶素子２１０の構成に関して、第１の実施形態と同様とすることができる部分についての説明は省略する。また、磁気記憶素子２１０においても、磁気シールド５１（及び保護層５２）をさらに設けても良い。以下では、磁気記憶素子２１０が、磁気記憶素子１１０と同様の構成を有している場合に関して説明する。
【０１６０】
不揮発性記憶装置６２０においては、書き込み動作で流れる電流の経路は、読み出し動作で流れる電流の経路とは異なることができる。
【０１６１】
図２０（ａ）及び図２０（ｂ）は、第２の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
図２０（ａ）は書き込み動作ＷＯを例示しており、図２０（ｂ）は、読み出し動作ＲＯを例示している。
【０１６２】
図２０（ａ）に表したように、書き込み動作ＷＯにおいては、書き込み電流ＩＷは中間配線８３（第３非磁性層３０ｎ）と、第２積層部ＳＢ２と、を通る経路により供給される。書き込み動作ＷＯにおいて、第１積層部ＳＢ１（センサ部）には電流は流れない。
【０１６３】
図２０（ｂ）に表したように、読み出し動作ＲＯにおいて、読み出し電流ＩＲは、中間配線８３（第３非磁性層３０ｎ）と、第２積層部ＳＢ２と、を通る経路により供給される。読み出し動作ＲＯにおいて、第２強磁性層２０の磁化の向きが異なると、第３強磁性層３０の位置における漏洩磁界が異なる。第３強磁性層３０における発振周波数の違いを読み出し部５１０で検出することで、第２強磁性層２０の記憶状態を読み出すことができる。また、読み出し動作ＲＯにおいては、第１積層部ＳＢ１に読み出し電流ＩＲが流れないため、読み出し動作ＲＯによる誤書き込みが抑制される。
【０１６４】
図２１（ａ）及び図２１（ｂ）は、第２の実施形態に係る不揮発性記憶装置の別の動作を示す模式図である。
図２１（ａ）は書き込み動作ＷＯを例示しており、図２１（ｂ）は、読み出し動作ＲＯを例示している。
【０１６５】
図２１（ａ）に表したように、この例では、書き込み動作ＷＯでは、書き込み電流ＩＷは、第１積層部ＳＢ１と第２積層部ＳＢ２とを通る経路で供給される。第１強磁性層１０の磁化の向きが、第４強磁性層４０の磁化の向きと逆向きの場合は、スピントルクの向きに沿って第３強磁性層３０の磁化がそろうため、第２強磁性層２０の磁化の反転は、アシストされる。
【０１６６】
図２１（ｂ）に表したように、読み出し動作ＲＯでは、読み出し電流ＩＲは、中間配線８３（第３非磁性層３０ｎ）と第２積層部ＳＢ２とを通る経路で供給される。これにより、第３強磁性層３０における発振周波数の違いとして、第２強磁性層２０の記憶状態が読み出される。また、読み出し動作ＲＯによる誤書き込みが抑制される。
【０１６７】
このように、本実施形態に係る不揮発性記憶装置６２０によれば、誤書き込みが抑制され、安定した動作が可能になる。
【０１６８】
図２２（ａ）〜図２２（ｅ）は、第２の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図２２（ａ）及び図２２（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子２１１及び２１２は、第１積層構成を有することができる。
【０１６９】
図２２（ｃ）〜図２２（ｅ）に表したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子２２１、２３１及び２４１は、第２〜第４積層構成を有することができる。
【０１７０】
磁気記憶素子２１１においては、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きと同じである。磁気記憶素子２１２、２２１、２３１及び２４１においては、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きに対して逆向きである。第２〜第４積層構成において、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きに対して逆向きでも良い。また、第１〜第４積層構成において、各層の磁化の向きは、積層方向に対して傾斜していても良い。
【０１７１】
これらの例では、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、垂直磁化膜が用いられ、第３強磁性層３０には面内磁化膜が用いられている。ただし、実施形態はこれに限らない。例えば、第２積層部ＳＢ２は、図１６に関して説明したように種々の変形が可能である。例えば、第１積層部ＳＢ１は、図１７に関して説明したように種々の変形が可能である。
【０１７２】
図１９に例示したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子は、第１積層部ＳＢ１と第２積層部ＳＢ２と第３非磁性層３０ｎとを含む。第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆと、を有する。第１面３１ｆ及び第２面３２ｆは、積層方向ＳＤ１に対して垂直である。第２面３２ｆは、第１面３１ｆとは反対側の面である。第１面３１ｆの少なくとも一部は、第１積層部ＳＢ１に面している。第２面３２ｆの少なくとも一部は、第２積層部ＳＢ２に面している。この例では、第３非磁性層３０ｎの少なくとも一部は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に配置される。
【０１７３】
（第３の実施形態）
図２３は、第３の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図２３に表したように、本実施形態に係る不揮発性記憶装置６３０は、磁気記憶素子２５０と、制御部５５０と、中間配線８３と、を備える。磁気記憶素子２５０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを含む。第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを、便宜的に積層体ＳＢ０と呼ぶ。中間配線８３は、第３非磁性層３０ｎに直接または間接に接続されている。なお、不揮発性記憶装置６３０は、第１配線８１及び第２配線８２をさらに備えている。制御部５５０は、読み出し部５１０を含む。
【０１７４】
第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆ（第１面３１ｆとは反対側の面）と、を含む。第１面３１ｆの少なくとも一部は、第１積層部ＳＢ１に面している。第２面３２ｆの少なくとも一部は、第２積層部ＳＢ２に面している。この例では、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１は、第２積層部ＳＢ２と重なる部分を有していない。第３非磁性層３０ｎは、第１積層部ＳＢ１と第２積層部ＳＢ２との間の部分を有していない。これ以外の構成は、第２の実施形態に関して説明した構成と同様とすることができるので説明を省略する。
【０１７５】
このような不揮発性記憶装置６３０においても、第１積層部ＳＢ１からの漏れ磁界が第３強磁性層３０に作用する。このため、読み出し部５１０により、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出すことができる。
【０１７６】
これにより、読み出し動作ＲＯにおける誤書き込みが抑制され、安定した動作が可能になる。
本実施形態においても、磁気記憶素子における積層構成（第１〜第４強磁性層１０〜４０の順番）は任意である。また、各層の磁化の向きは、第１実施形態に関して説明したのと同様に種々の変形が可能である。
【０１７７】
このように、実施形態において、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１が、第２積層部ＳＢ２と重ならなくても良い。また、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１の少なくとも一部が、第２積層部ＳＢ２と重なっても良い。
【０１７８】
第１〜第３の実施形態においては、第１積層部ＳＢ１を含む層（Ｚ軸に対して垂直な層）のＺ軸に沿った位置は、第２積層部ＳＢ２を含む層（Ｚ軸に対して垂直な層）のＺ軸に沿った位置とは異なる。すなわち、第１積層部ＳＢ１は、第２積層部ＳＢ２と、Ｘ−Ｙ平面内で並置されない。第１積層部ＳＢ１（磁気記憶部）のＺ軸に沿った位置は、第２積層部ＳＢ２（センサ部）のＺ軸に沿った位置とは異なる。これにより、同一のＸ−Ｙ平面内にセンサ部と磁気記憶部が配置されないため、同一のＸ−Ｙ平面内にセンサ部と磁気記憶部とが配置された場合よりも記憶密度を向上できる。
【０１７９】
（第４の実施形態）
図２４は、第４の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図２４に表したように、本実施形態に係る不揮発性記憶装置６４０は、磁気記憶素子２６０と、制御部５５０と、中間配線８３と、を備える。
【０１８０】
磁気記憶素子２６０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎに加え、並置積層部ＳＢｔ（第３積層部）をさらに含む。
【０１８１】
この場合も、第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆ（第１面３１ｆとは反対側の面）と、を含む。第１面３１ｆ一部は、第１積層部ＳＢ１に面している。第２面３２ｆ一部は、第２積層部ＳＢ２に面している。並置積層部ＳＢｔは、第１面３１ｆに面する。並置積層部ＳＢｔは、第１積層部ＳＢ１と並置される。具体的には、並置積層部ＳＢｔは、積層方向ＳＤ１に対して垂直な同一平面内（Ｘ−Ｙ平面内）において、第１積層部ＳＢ１と並ぶ。
【０１８２】
並置積層部ＳＢｔは、並置第１強磁性層１０ｔ（第５強磁性層）と、並置第２強磁性層２０ｔ（第６強磁性層）と、並置第１非磁性層１０ｎｔ（第４非磁性層）と、を含む。並置第１強磁性層１０ｔにおいては、一定の方向（例えば第３方向）に磁化（並置第１強磁性層１０ｔの磁化）が固定されている。並置第２強磁性層２０ｔは、積層方向ＳＤ１に沿って並置第１強磁性層１０ｔと積層されている。並置第２強磁性層２０ｔにおいては、磁化（並置第２強磁性層２０ｔの磁化）の方向が可変である。並置第２強磁性層２０ｔは、磁気記憶層として機能する。並置第１非磁性層１０ｎｔは、並置第１強磁性層１０ｔと並置第２強磁性層２０ｔとの間に設けられる。
【０１８３】
この例では、第１強磁性層１０、第２強磁性層２０、並置第１強磁性層１０ｔ及び並置第２強磁性層２０ｔには、垂直磁化膜が用いられる。第３強磁性層３０及び第４強磁性層４０には、面内磁化膜が用いられている。ただし、実施形態はこれに限らず、それぞれの磁化の向きは任意である。
【０１８４】
不揮発性記憶装置６４０は、第１配線８１（第１積層部ＳＢ１の端に接続された配線）、第２配線８２（第２積層部ＳＢ２の端に接続された配線）、中間配線８３（第３非磁性層３０ｎに接続された配線）に加え、並置積層部用配線８４をさらに備える。並置積層部用配線８４は、並置積層部ＳＢｔの一端（第３非磁性層３０ｎに対向する端とは反対側の端）に直接または間接に接続される。
【０１８５】
図２５（ａ）及び図２５（ｂ）は、第４の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
図２５（ａ）に表したように、書き込み動作ＷＯでは、書き込み電流ＩＷは、２つのＭＴＪ（第１積層部ＳＢ１及び並置積層部ＳＢｔ）と、第３非磁性層３０ｎ（中間配線８３）と、を通る経路で供給される。２つの磁気記憶層の一方（例えば第２強磁性層２０）の磁化の向きは、２つの磁気記憶層の他方（例えば並置第２強磁性層２０ｔ）の磁化の向きと、逆である。
【０１８６】
例えば、第３強磁性層３０の位置における第２強磁性層２０からの漏洩磁界の向きは、第３強磁性層３０の位置における並置第２強磁性層２０ｔからの漏洩磁界の向きと同じ（同図において右向き）である。第３強磁性層３０には、第２強磁性層２０の磁化状態の差異によって、異なる有効磁界が作用する。
【０１８７】
図２５（ｂ）に表したように、読み出し動作ＲＯにおいては、第２積層部ＳＢ２（センサ部）と中間配線８３（第３非磁性層３０ｎ）とを通る経路に読み出し電流ＩＲが供給される。これにより、読み出し部５１０により、第３強磁性層３０の発振の周波数を読み出し、これに基づいて、第２強磁性層２０の記憶状態が読み出される。
【０１８８】
例えば、読み出し部５１０は、第２強磁性層２０の磁化の向きと並置第２強磁性層２０ｔの磁化の向きとに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。さらに、読み出し部５１０は、第２強磁性層２０の磁化の向きと並置第２強磁性層２０ｔの磁化の向きとに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、並置第２強磁性層２０ｔの磁化の向きを読み出しても良い。
【０１８９】
図２６（ａ）及び図２６（ｂ）は、第４の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。
【０１９０】
図２６（ａ）に表したように、不揮発性記憶装置６３１においては、図２３に関して説明した不揮発性記憶装置６３０の構成において、磁気シールド５１がさらに設けられている。また、図２６（ｂ）に表したように、不揮発性記憶装置６４２においては、図２４に関して説明した不揮発性記憶装置６４０の構成において、磁気シールド５１がさらに設けられている。磁気シールド５１と磁気記憶素子との間は、例えば絶縁膜で埋め込まれている。例えば、磁気シールド５１と磁気記憶素子の間には保護層５２が設けられても良い。
【０１９１】
不揮発性記憶装置６３１及び不揮発性記憶装置６４２のように、個々の積層体ＳＢ０に磁気シールド５１を設けた場合、Ｘ−Ｙ平面内に複数の磁気記憶素子を設けても、意図しない磁気記憶部とセンサ部の組み合わせにおける干渉が抑制される、これにより、安定した動作が確保でき、また、記憶密度を向上できる。
【０１９２】
（第５の実施の形態）
図２７（ａ）〜図２７（ｃ）は、第５の実施形態に係る不揮発性記憶装置の構成を示す模式的斜視図である。
図２７（ａ）に表したように、本実施形態に係る不揮発性記憶装置６５１は、磁気記憶素子（例えば磁気記憶素子１１０）及び制御部５５０に加え、読み出し用配線（読み出しビット配線であり、この例では第２配線８２）と、導電層８５と、をさらに備える。読み出し用配線（第２配線８２）は、第１〜第４の実施形態に係る任意の磁気記憶素子（例えば磁気記憶素子１１０など）と、読み出し部５１０と、を接続する。導電層８５は、読み出し用配線（第２配線８２）に沿って設けられる。
【０１９３】
例えば、第１配線８１はＸ軸に沿って延び、第２配線８２は、Ｙ軸に沿って延びる。導電層８５は、例えばＹ軸に沿って延びる。この例では、導電層８５は、Ｘ−Ｙ平面内において、第２配線８２と並置されている。
【０１９４】
図２７（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６５２は、読み出し用配線（第２配線８２）と、導電層８５（第１導電層）及び導電層８６（第２導電層）と、を含む。導電層８５と導電層８６との間に、読み出し用配線（第２配線８２）が配置されている。この場合も、導電層８５及び導電層８６は、読み出し用配線（第２配線８２）に沿って延びる。この例では、導電層８５及び導電層８６は、Ｘ−Ｙ平面内において、第２配線８２と並置されている。
【０１９５】
図２７（ｃ）に表したように、本実施形態に係る不揮発性記憶装置６５３は、読み出し用配線（第２配線８２）と、導電層８７と、を含む。導電層８７は、読み出し用配線（第２配線８２）に沿っている。この例では、Ｘ−Ｙ平面に射影したときに、導電層８７は、第２配線８２と重なる部分を有する。すなわち、導電層８７のＺ軸に沿った位置は、第２配線８２のＺ軸に沿った位置とは異なる。導電層８７は、例えば、線状でも良く、面状でも良い。
【０１９６】
このように、第２配線８２に沿って設けられる導電層においては、種々の変形が可能である。
【０１９７】
本実施形態においては、読み出し用配線の近傍に導電層が設けられる。この導電層は、読み出し用配線を高周波信号が伝わる際に発生する電気力線が十分に収束する位置に設けられる。この高周波信号は、第３強磁性層３０の発振に基づく信号である。導電層を設けることで、第３強磁性層３０で発生した高周波信号が読み出し部５１０（例えば周波数検波回路）へ伝搬する際の減衰が低減される。これにより、読み出し動作ＲＯ時のＳＮ比が改善される。
【０１９８】
この導電層は、例えば、読み出し用配線と同一平面上に設けられる。また、読み出し用配線と同一平面上において、複数の導電層の間に読み出し用配線が配置される。読み出し用配線の両側に導電層が設けられる場合、読み出し用配線と導電層は、コプレナー構造を有することができる。また、導電層は、読み出し用配線の上の位置、または、読み出し用配線から見て斜めの配置に配置される。導電層が読み出し用配線の上に設けられる場合、導電層は、十分に大きい面を有する面状でも良い。この場合、読み出し用配線及び導電層は、マイクロストリップライン構造を有することができる。
【０１９９】
本実施形態において説明した導電層は、第１〜第３の実施形態に関して説明した不揮発性記憶装置のいずれか、及び、それらの変形の不揮発性記憶装置に適用できる。
【０２００】
（第６の実施形態）
図２８（ａ）〜図２８（ｃ）は、第６の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。
図２８（ａ）に表したように、本実施形態に係る不揮発性記憶装置６６１の読み出し部５１０においては、高周波フィルタ５１１と、積分回路５１２と、が設けられる。高周波フィルタ５１１は、第２配線８２に接続される。高周波フィルタ５１１の出力が積分回路５１２に入力される。例えば、高周波フィルタ５１１として、ローパスフィルタが用いられる。この場合、図７に関して説明したように、平行状態（Ｓｐｐ）の発振周波数が選択的に通過して検波される。なお、この例では、磁気記憶素子１１０が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。
【０２０１】
図２８（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６６２の読み出し部５１０においては、信号遅延回路５１３と、パワーリミッタ５１４と、ローパスフィルタ５１５と、が用いられる。すなわち、読み出し部５１０において、遅延検波方式が用いられる。第３強磁性層３０が発振することで生じた高周波信号を分岐して、その一方を信号遅延回路５１３に通した後で両者を掛け合わせる。信号遅延回路５１３には、任意に位相をシフトさせる回路、または、経路長を異ならせた線路などが用いられる。磁気記憶部の記憶状態によってセンサ部の発振周波数が変化する。信号遅延回路５１３を通過しない信号に、信号遅延回路５１３を通過した信号を乗算すると、位相のずれが生じる。この位相のずれにより、基準位相における振幅の変化や基準周波数からのずれが得られる。基準位相における振幅の変化を観察しても記憶状態を判別できる。また、基準周波数からずれた信号をフィルタで除いた結果に基づいて記憶状態を判別しても良い。パワーリミッタ５１４は必要に応じて設けられ、省略しても良い。
【０２０２】
図２８（ｃ）に表したように、本実施形態に係る不揮発性記憶装置６６３の読み出し部５１０においては、信号遅延回路５１３と、差動バッファ回路５１６と、論理回路５１７と、が用いられる。
【０２０３】
図２９（ａ）及び図２９（ｂ）は、第６の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。
図２９（ａ）に表したように、本実施形態に係る不揮発性記憶装置６６４の読み出し部５１０においては、ミクサ方式で周波数ｆが検出される。
【０２０４】
図２９（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６６５の読み出し部５１０においては、積層型発振器ＳＢｒが用いられる。この積層型発振器ＳＢｒは、強磁性層３０ｒと、強磁性層４０ｒと、強磁性層３０ｒと強磁性層４０ｒとの間に設けられた非磁性層２０ｎｒと、を有する。強磁性層３０ｒは、第３強磁性層３０と同じ構成を有する。強磁性層４０ｒは、第４強磁性層４０と同じ構成の強磁性層４０ｒを有する。非磁性層２０ｎｒは、第２非磁性層２０ｎと同じ構成を有する。このように、局部発振器の替わりに、センサ部で用いているものと同じ構成を有する積層型発振器ＳＢｒを用いても良い。
【０２０５】
読み出し部５１０は、複数の磁気記憶素子のそれぞれに設けることができる。また、複数の磁気記憶素子に１つの読み出し部５１０を設けても良い。１つの読み出し部５１０は、複数の磁気記憶素子により共有されることができる。
【０２０６】
遅延検波方式において、読み出し部５１０（位相遅延回路）を経て乗算されるまでの時間は、例えば、１Ｇｂｐｓ（giga bits per second）以上９Ｇｂｐｓ以下に相当する時間である。マイクロマグネティクスの計算によれば、センサ部における発振の周波数は、１ｎｓ未満の時間で安定する。読み出し動作ＲＯに必要な時間は、センサ部が安定発振するまでの時間と、位相遅延回路を経て乗算されるまでの時間と、の和で概ね表される。
【０２０７】
本願発明者は、センサ部に外部磁界を印加することで、センサ部が安定発振するまでの時間を短縮できることを見出した。以下、実施形態に係る磁気記憶素子の特性についてマイクロマグネティクスの計算により調べた結果の例を説明する。
【０２０８】
この計算では、センサ部の形状は円筒状とし、センサ部をＸ−Ｙ平面に射影したときの直径φは３０ｎｍとした。第４強磁性層４０は、厚さ＝８ｎｍ、磁化＝１０００ｅｍｕ／ｃｃ、磁気異方性Ｋｕ＝８Ｍｅｒｇ／ｃｍ３（メガエルグ／立方センチメートル）を有する垂直磁化膜とした。第３強磁性層３０は、厚さ＝３ｎｍ、磁化Ｍｓ＝８００ｅｍｕ／ｃｃ、磁気異方性Ｋｕ＝５０００ｅｒｇ／ｃｍ３を有する面内磁化膜とした。第２非磁性層２０ｎは、厚さ８ｎｍのＣｕ層とした。このようなセンサ部に、Ｚ軸に対して平行な方向（第３強磁性層３０から第４強磁性層４０に向かう方向）の外部磁界Ｈｅｘｔを印加したときの第３強磁性層３０における発振の周波数ｆを計算した。
【０２０９】
図３０は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、外部磁界Ｈｅｘｔ（Ｏｅ）であり、縦軸は、第３強磁性層３０における発振の周波数ｆである。この例では、第３強磁性層３０に供給される電流Ｉｃは、−５０μＡである。なお、電流Ｉｃが正のとき、電流Ｉｃは、第３強磁性層３０から第４強磁性層４０に向かう。図３０から分かるように、外部磁界Ｈｅｘｔが大きいと、発振の周波数ｆが大きくなる。
【０２１０】
図３１は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、外部磁界Ｈｅｘｔを印加してからの時間ｔ（ｐｓ：ピコ秒）であり、縦軸は、第３強磁性層３０における規格化磁化Ｍｘ（単位は無次元）である。図３１から分かるように、外部磁界Ｈｅｘｔを印加し、外部磁界Ｈｅｘｔの絶対値を大きくすることで、第３強磁性層３０における初期応答が早まる。
【０２１１】
図３２は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、外部磁界Ｈｅｘｔが−２１０Ｏｅ〜−３００Ｏｅのときの特性を詳しく例示している。横軸は、外部磁界Ｈｅｘｔを印加してからの時間ｔ（ｐｓ：ピコ秒）であり、縦軸は、第３強磁性層３０における規格化磁化Ｍｘである。図３２から分かるように、外部磁界Ｈｅｘｔにより、第３強磁性層３０における立ち上がり時間が短縮される。
【０２１２】
図３３は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、図３０と同じであり、横軸は、外部磁界Ｈｅｘｔであり、縦軸は、第３強磁性層３０における発振の周波数ｆである。図３３に示したように、特定の大きさの外部磁界Ｈｅｘｔの領域Ｈｅｘｔｖ（この例では、外部磁界Ｈｅｘｔが−２１０Ｏｅ〜−３００Ｏｅの領域）において、一定の周波数ｆが得られる。この領域Ｈｅｘｔｖにおいては、周波数ｆを変えずに、位相を変化させることができる。すなわち、印加する外部磁界Ｈｅｘｔの大きさを適切な値に設定することで、第３強磁性層３０における発振の周波数ｆを一定に保ったまま、第３強磁性層３０における発振の初期応答が早まる。すなわち、発振が安定するまでの時間を短縮できる。この方法により、発振が安定するまでの時間は、０．６ｎｓ程度にできる。この場合には、読み出し動作ＲＯの時間は、１ｎｓ未満となる。
【０２１３】
磁気記憶素子の特性の例について説明する。
以下説明する磁気記憶素子においては、積層体ＳＢ０は、図１に例示した第１積層構成を有する。第３強磁性層３０は、厚さが２ｎｍのＦｅＣｏＢ層であり、第２非磁性層２０ｎは、厚さが２ｎｍのＣｕ層であり、第４強磁性層４０は、厚さが６ｎｍのＦｅＣｏＢ層である。積層体ＳＢ０の形状は円筒形であり、Ｘ−Ｙ平面に射影したときの直径φが３０ｎｍである。このようなセンサ部に外部から磁界を印加しない状態で電流Ｉｃを通電した時の発振周波数は、５．４ＧＨｚである。
【０２１４】
図３４は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、上記のセンサ部に外部磁界Ｈｅｘｔを印加したときの、センサ部における発振状態を例示している。
図３４の横軸は、センサ部における発振の周波数ｆである。縦軸は、発振の強度Ｉｎｔである。図３４に表したように、センサ部に、０．５ｋＯｅ、０Ｏｅ、−０．５ｋＯｅ及び−１．０ｋＯｅの異なる外部磁界Ｈｅｘｔを印加することで、発振の周波数ｆは変化する。この外部磁界Ｈｅｘｔは、第３強磁性層３０の位置に印加される第２強磁性層２０から漏洩磁界を含む。すなわち、第２強磁性層２０の磁化の向きにより、第３強磁性層３０における発振の周波数ｆが変化する。
【０２１５】
図３５は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、センサ部に外部磁界Ｈｅｘｔを印加したときの、センサ部における発振状態を例示している。
図３５の横軸は、センサ部に供給される電流Ｉｓｔｏ（規格化された値）であり、縦軸はセンサ部における発振の周波数ｆである。図３１に表したように、センサ部に、０．５ｋＯｅ、０Ｏｅ及び−０．５ｋＯｅの異なる外部磁界Ｈｅｘｔ（第２強磁性層２０の磁化の状態に相当する）を印加することで、発振の周波数ｆは変化する。例えば、外部磁界Ｈｅｘｔが＋５００Ｏｅのときと、−５００Ｏｅのときと、において、それぞれ数１００ＭＨｚの周波数シフトが得られている。この特性に基づいて、第３強磁性層３０における発振の周波数ｆを検出することで、第２強磁性層２０における磁化の状態を把握することができる。
【０２１６】
以下説明する磁気記憶素子の例においては、積層体ＳＢ０は、図１に例示した第１積層構成を有する。まず、センサ部の特性について説明する。第４強磁性層４０は、厚さ＝６ｎｍ、Ｍｓ＝７００ｅｍｕ／ｃｃ、Ｋｕ＝１０Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。第２非磁性層２０ｎは、厚さ＝２ｎｍのＣｕ層とした。第３強磁性層３０は、厚さ＝２ｎｍ、Ｍｓ＝８００ｅｍｕ／ｃｃ、Ｋｕ＝５０００ｅｒｇ／ｃｍ３の面内磁化膜とした。このようなセンス部について、マイクロマグネティクスにより、電流Ｉｃに対する発振周波数を解析した。
【０２１７】
図３６は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、電流Ｉｃであり、縦軸は、第３強磁性層３０における発振の周波数ｆである。図３６に表したように、電流Ｉｃの絶対値が４μＡ以上の領域において、発振が生じる。そして、電流Ｉｃが−１１μＡのときに、非発振である（図３６においてプロットが表示されていない）。第７式を基に、このようなセンサ部の発振周波数の上限を求めると、５ＧＨｚである。
【０２１８】
次に、磁気記憶部の特性について説明する。第２強磁性層２０は、厚さ＝２ｎｍ、Ｍｓ＝９００ｅｍｕ／ｃｃ、Ｋｕ＝６Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。第１非磁性層１０ｎは、厚さ１ｎｍのＭｇＯ膜とした。第１強磁性層１０は、厚さ＝６ｎｍ、Ｍｓ＝７００ｅｍｕ／ｃｃ、Ｋｕ＝１０Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。このような磁気記憶部について、マイクロマグネティクスにより、磁化反転を解析した。
【０２１９】
この磁気記憶部における共鳴周波数ｆｏは、１０ＧＨｚである。磁気記憶部の共鳴周波数ｆｏ近傍の磁界が、磁気記憶部に外部から印加されると、共鳴効果によって、より磁化反転が生じ易くなる。
【０２２０】
図３７は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、上記の磁気記憶部に−３０μＡの電流を供給しつつ、外部からの磁界を印加したときの、第２強磁性層２０における時間反転速度を解析した結果を示している。ここでは、外部からの磁界の強度は１３３Ｏｅとし、外部からの磁界の周波数を変化させた。同図の横軸は、第２強磁性層２０に外部から印加した磁化の周波数ｆｅｘｔ（ＧＨｚ）である。縦軸は、第２強磁性層２０における磁化反転時間ｔｒ（ｎｓ）である。
【０２２１】
図３７から分かるように、共鳴周波数（１０ＧＨｚ）±１ＧＨｚ以内の周波数帯域の磁界が印加された時に、磁化反転がアシストされる。
【０２２２】
本願発明者が見出した知見によれば、共鳴周波数ｆｏ±１ＧＨｚ以内の周波数帯域の磁界を印加すると、第２強磁性層２０における磁化反転はアシストされる。
【０２２３】
図３６に関して説明したセンサ部と、図３７に関して説明した磁気記憶部と、を積層させた場合、センサ部が発振する電流値は、磁気記憶部における磁気反転の電流値よりも小さい。従って、磁気記憶部に格納された情報（第２強磁性層２０の磁化の状態）を読み出す時に、センサ部は発振する。そして、その発振の周波数ｆの違いにより、記憶状態を判別することができる。また、磁気記憶部の共鳴周波数ｆｏ（この例では１０ＧＨｚ）と、センサ部の発振の周波数ｆと、の差は１ＧＨｚ以上であるため、読み出し時において誤書き込みが発生しない。
【０２２４】
以下、実施形態に係る磁気記憶素子の製造方法の例について説明する。以下の製造方法は、処理工程の条件や順番などを変更することで、第１〜第４の実施形態に係る磁気記憶素子及びそれらの変形の磁気記憶素子などに適用される。
【０２２５】
以下の説明において、「材料Ａ＼材料Ｂ」は、材料Ａの上に材料Ｂが積層されていることを指す。
【０２２６】
ウェーハ上に下部電極（図示せず）を形成した後、超高真空スパッタ装置を用いて、下部電極上に、Ｔａ層（電極とのコンタクト層、兼下地層）、ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）の順に積層させる。ここで、磁界中でアニールすることによって、ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。続いて、Ｔａ＼Ｒｕ層（第３非磁性層）、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼Ｐｙ層（センス部）、及び、Ｔａ（コンタクト層）をこの順に積層する。これにより、加工体が形成される。
【０２２７】
次に、ＥＢ（Electron Beam：電子線）レジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、下部電極が露出するまで、イオンミリングによって削る。次に、埋め込み絶縁層となるＳｉＯ２膜を成膜する。この後、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化する。この後、ＲＩＥ（Reactive Ion Etching）等で全面をエッチングすることで、電極とのコンタクト層を露出させる。
【０２２８】
さらに全面にレジストを塗布し、レジストの開口部が上部電極の位置に対応するように、ステッパ露光装置を用いてレジストをパターニングする。上部電極に対応する開口を埋め込むようにＴａ／Ｃｕ膜を形成し、リフトオフ法により不要部分のＴａ／Ｃｕ膜及びレジストを除去することで上部電極が形成される。さらに、上部電極に電気的に接続される配線（図示しない）が設けられる。
【０２２９】
以下、磁気シールド５１を有する磁気記憶素子（例えば磁気記憶素子１１２ｂｓ）の製造方法の例を説明する。
上記で説明した製造方法と同様に、下部電極上に、Ｔａ＼Ｒｕ層（電極とのコンタクト層、兼下地層）、磁気記憶部、及び、第３非磁性層３０ｎ、第１強磁性層１０、第１非磁性層１０ｎ、第２強磁性層２０、及び、電極とのコンタクト層をこの順に積層し、直径２０ｎｍのサイズに加工する。そして、保護層５２となるＳｉＮ層を形成した後、磁気シールド５１となるＰｙ層を形成する。エッチバックにより、Ｐｙ層を積層体ＳＢ０の側壁に残す。さらに、埋め込み絶縁層となるＳｉＯ２膜を形成し、加工し、上部電極を形成する。これにより、磁気記憶素子１１２ｂｓが作製される。
【０２３０】
上記において、保護層５２となるＳｉＮ層及び磁気シールド５１となるＰｙ層の形成の順序を変えることで、磁気シールド５１を含む種々の構成の磁気記憶素子が作製できる。
【０２３１】
（第７の実施形態）
本実施形態においては、複数の磁気記憶素子がマトリクス状に配置される。
図３８は、第７の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図３８に表したように、本実施形態に係る不揮発性記憶装置６７１は、記憶セルアレイ部ＭＣＡを備える。記憶セルアレイ部ＭＣＡは、マトリクス状に配列された複数の記憶セルＭＣを有する。
【０２３２】
各記憶セルＭＣは、第１〜第４の実施形態に係る磁気記憶素子のいずれかを記憶部として有する。この例では、磁気記憶素子１１０が用いられている。
【０２３３】
記憶セルアレイ部ＭＣＡには、複数のビット配線対（ビット配線ＢＬ及びビット配線バー＼ＢＬ）及び、複数のワード配線ＷＬが配置されている。複数のビット配線対のそれぞれは、列（カラム）方向に延在する。複数のワード配線ＷＬのそれぞれは、行（ロウ）方向に延在する。
【０２３４】
ビット配線ＢＬとワード配線ＷＬとの交差部分に、記憶セルＭＣが配置される。各記憶セルＭＣは、磁気記憶素子（例えば磁気記憶素子１１０）と選択トランジスタＴＲとを有する。磁気記憶素子１１０の一端は、ビット配線ＢＬに接続されている。磁気記憶素子１１０の他端は、選択トランジスタＴＲのドレイン端子に接続されている。選択トランジスタＴＲのゲート端子は、ワード配線ＷＬに接続されている。選択トランジスタＴＲのソース端子は、ビット配線バー＼ＢＬに接続されている。
【０２３５】
ワード配線ＷＬには、ロウデコーダ７５１が接続されている。ビット配線対のうちの一方（例えばビット配線バー＼ＢＬ）の一端は、読み出し部５１０に接続されている。ビット配線対のうちの一方（例えばビット配線バー＼ＢＬ）の他端は、スイッチ７５６を介して第１の電源ソース／シンク回路７５７に接続されている。ビット配線対のうちの他方（例えばビット配線ＢＬ）は、スイッチ７５４を介して第２の電源ソース／シンク回路７５５に接続されている。
【０２３６】
このような構成により、記憶セルアレイ部ＭＣＡの任意の記憶セルＭＣ（例えば磁気記憶素子１１０）にデータを書き込み、また、磁気記憶素子１１０に書き込まれたデータを読み出すことができる。
【０２３７】
（第８の実施形態）
本実施形態に係る不揮発性記憶装置における制御部５５０は、上記で説明した構成を有することができるので説明を省略する。以下では、記憶セルアレイ部ＭＣＡに関して説明する。以下では、磁気記憶素子を「積層構造体Ｍ−Ｓ」と表記する。積層構造体Ｍ−Ｓは、磁気記憶部（ＭＴＪ）と、センス部（ＳＴＯ）と、これらの間に設けられた中間配線８３（３ｒｄ−Ｗｉｒｅ：第３非磁性層３０ｎ）と、の積層構造を含む。
【０２３８】
図３９（ａ）及び図３９（ｂ）は、第８の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。
図４０（ａ）〜図４０（ｅ）は、第８の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図４０（ａ）〜図４０（ｅ）は、それぞれ、図３９（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。
【０２３９】
これらの図においては、図を見やすくするために、配線部及び素子部を図示しており、層間絶縁膜、保護膜、配線、及び、トランジスタの活性化領域などの内部の細かい構造（例えば積層構造など）は、省略している。また、これらの図においては、図を見やすくために、配線の幅などは適宜変更して描かれている。
【０２４０】
これらの図には、不揮発性記憶装置６８１の記憶セルアレイ部ＭＣＡの例が示されている。図３９（ｂ）は、図３９（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。
【０２４１】
図３９（ａ）に表したように、不揮発性記憶装置６８１においては、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、が、交互に並んでいる。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の幅、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の幅、及び、これらの間の部分の幅は、例えば、幅Ｆにほぼ等しい。
【０２４２】
書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と読み出し用ビット配線ＢＬ（Ｒｅａｄ）との間に、ビット配線バー＼ＢＬが、１つおきに配置されている。ビット配線バー＼ＢＬの幅は、幅Ｆにほぼ等しい。ビット配線バー＼ＢＬの層は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の層、及び、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の層と、は異なる。
【０２４３】
この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線であり、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、ビット配線バー＼ＢＬは、例えば、第１ビット配線である。これらのビット配線（ビットライン）は、例えばＸ軸に沿って延在する。すなわち、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２４４】
すなわち、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、それらの間の１本のビット配線バー＼ＢＬと、が１組（ビットライン）となる。その組が、複数繰り返し配置されている。これらの組の間隔は、例えば、幅Ｆである。ここで、幅Ｆは、例えば、この不揮発性記憶装置６８１において、設計・作製する際の最小線幅である。
【０２４５】
これらのビット配線（ビットライン）の延在方向に対して交差する方向（例えば直交する方向）に、ワード配線ＷＬ（ワードライン）が並ぶ。ワード配線ＷＬは、例えばＹ軸に沿って延在する。ワード配線ＷＬの幅は、幅Ｆにほぼ等しい。ワード配線ＷＬは複数設けられ、複数のワード配線ＷＬのうちで、近接して並ぶ２本のワード配線ＷＬどうしの間隔は、幅Ｆにほぼ等しい。複数のワード配線ＷＬのうちで、互いの距離が長い２本のワード配線どうしの間隔は、幅Ｆの３倍（３Ｆ）にほぼ等しい。
【０２４６】
このワード配線ＷＬは、トランジスタのゲート電極となる。互いの距離が遠い２本のＷＬの間には、トランジスタの、ソース領域（ソース）及びドレイン領域（ドレイン）が形成されている。ソース領域のＹ軸に沿う長さは、例えば３Ｆである。ドレイン領域のＹ軸に沿う長さは、例えば３Ｆである。
【０２４７】
すなわち、間隔が略３Ｆのゲート電極の間に、ドレイン領域が形成されている。このドレイン領域は、ビットライン方向には、略Ｆの幅で分離されている。
【０２４８】
トランジスタの活性化領域（ＡＡ）のビットライン方向の長さは約５Ｆで、ワード配線方向の長さは約３Ｆである。複数のトランジスタの活性化領域（ＡＡ）どうしの間隔は、ビットライン方向において約Ｆであり、ワード配線方向において約Ｆである。トランジスタの活性化領域（ＡＡ）に重なるように、上記の３種類のビットライン（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、ビット配線バー＼ＢＬ）が配置されている。
【０２４９】
ドレイン領域と、ＢＬ（Ｗｒｉｔｅ）と、が重なる位置には、磁気記憶素子の積層構造体Ｍ−Ｓが配置されている。
【０２５０】
図３９（ａ）及び図３９（ｂ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とドレイン領域とが重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）との接続ビアＶｉａ２が配置されている。接続ビアＶｉａ２の直径は、例えば、約Ｆである。この接続ビアＶｉａ２と、積層構造体Ｍ−Ｓと、をつなぐように、中間配線８３（３ｒｄ−Ｗｉｒｅ）が配置されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、例えば約Ｆであり、長さ（Ｙ軸方向に沿う長さ）は例えば３Ｆである。
【０２５１】
ビット配線バー＼ＢＬとソースとが重なる位置には、接続ビアＶｉａ１が配置されている。接続ビアＶｉａ１の直径は、例えば約Ｆである。
【０２５２】
このような構成を有する記憶セルアレイ部ＭＣＡにおいては、ビットライン方向には６Ｆ周期で同じ構造が繰り返され、ビットラインと直交する方向には４Ｆ周期で同じ構造が繰り返されている。記憶セルアレイ部ＭＣＡの繰り返し単位である６Ｆ×４Ｆの領域の中に、２つの記憶セルＭＣが設けられる。従って、不揮発性記憶装置６８１は、１２Ｆ２セル構成を有する。
【０２５３】
図４０（ａ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は、下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、下方に延びる接続ビアを介して、積層構造体Ｍ−Ｓから横方向に延びる中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続される。
【０２５４】
この中間配線８３（３ｒｄ−Ｗｉｒｅ）の上方には、ビット配線バー＼ＢＬが配置されている。この図に描かれた領域内においては、ビット配線バー＼ＢＬは、他の部分とは直接は接続していない。この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、同じ層に設けられている。そして、これらよりも下方に、ビット配線バー＼ＢＬが配置されている。ただし、実施形態はこれに限らず、これらの部材の上下関係は任意である。例えば、３つのビット配線の高さがすべて異なり、ビット配線バー＼ＢＬが最上層でも良い。
【０２５５】
図４０（ｂ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が下方に延びており、ソースと接続している。この図に描かれた領域内では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及び読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、他の部分と直接は接続していない。
【０２５６】
図４０（ｃ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。複数の積層構造体Ｍ−Ｓは、近い方の間隔が約Ｆで、遠い方の間隔が約３Ｆで配置されている。遠い方の間隔（間隔が約３Ｆ）の領域には、２つのゲートと、それらに挟まれた１つのソース領域と、が設けられている。
【０２５７】
図４０（ｄ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続する接続ビアＶｉａ２が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続している。さらに下方に、トランジスタ部分（ゲート、ドレイン及びソース）が配置されているが、この図に描かれた領域内においては、これらのトランジスタ部分と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、接続ビアＶｉａ２及び中間配線８３（３ｒｄ−Ｗｉｒｅ）とは、直接には接続していない。
【０２５８】
図４０（ｅ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が、下方に延びており、ソース領域と接続される。ソース領域の両側にはゲートが配置され、さらに、その横にはドレイン領域が配置されている。
【０２５９】
なお、上記の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線（Ｒｅａｄ）、ビット配線バー＼ＢＬ、及び、ワード配線ＷＬは、制御部５５０（図示しない）に、直接または間接に接続される。
【０２６０】
この例では、１個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続している。ただし、実施形態はこれに限らない。
【０２６１】
図４１（ａ）及び図４１（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。
図４１（ｂ）は、図４１（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。なお、これらの図では、制御部５５０は省略されている。
図４１（ａ）及び図４１（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置６８１ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気記憶素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２６２】
図４２は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。 図４２に表したように、実施形態に係る不揮発性記憶装置６８１ｂにおいては、１つの選択トランジスタＴＲに対し、１つのＭＴＪと、１つのＳＴＯと、が接続され、これらが、１つの記憶セルＭＣに対応する。ＳＴＯとＭＴＪとが接続されている部分には、さらに、中間配線８３（３ｒｄ−Ｗｉｒｅ）が接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の他端は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続されている。ＭＴＪの他端は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続されている。選択トランジスタＴＲの一方の端は、ＳＴＯに接続されており、他方の端は、ビット配線バー＼ＢＬに接続されている。
【０２６３】
選択トランジスタＴＲのゲートは、ワード配線ＷＬと接続されている。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）及びビット配線バー＼ＢＬは、いずれもこの図では横方向に、平行に配置されている。これらのビット配線のそれぞれが、複数の記憶セルＭＣのそれぞれと接続される。これらのビット配線のそれぞれの端（例えば両端）は、制御部５５０（この図では図示しない）に接続される。これらのビット配線に対して直交する方向に、複数のワード配線ＷＬが延在する。複数のワード配線ＷＬのそれぞれは、複数の記憶セルＭＣの選択トランジスタＴＲのゲートと接続される。複数のワード配線ＷＬのそれぞれの端（例えば両端）は、制御部５５０(この図では図示せず)に接続される。
【０２６４】
なお、図３９（ａ）〜図４０（ｅ）に関して説明した不揮発性記憶装置６８１の構成は、不揮発性記憶装置６８１ｂにおいて、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置を互いに入れ替えたものに相当する。
【０２６５】
図４３は、第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。 同図は、不揮発性記憶装置６８１ｂにおける書き込み動作ＷＯを例示している。
図４３に表したように、データを書き込む記憶セルＭＣ（ここでは選択ビットＳＢと呼ぶ）のゲートをオンするために、選択ビットＳＢに接続するワード配線ＷＬをオンにする。さらに、選択ビットＳＢに接続する書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、ＳＴＯ及びＭＴＪに書き込み電流Ｉｗが流れ、データの書き込みが行われる。
【０２６６】
この時、非選択ビットのＭＴＪ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、読み出しビット配線ＢＬ（Ｒｅａｄ）を介して回り込み電流が発生するが、中間配線８３（３ｒｄ−Ｗｉｒｅ）に比べて書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の配線抵抗を低くすることで、回り込み電流を抑制し、書き込み動作ＷＯには影響が出ない。これをより効果的にするために、中間配線８３（３ｒｄ−Ｗｉｒｅ）にダイオードを接続しても良い。
【０２６７】
図４４は、第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。同図は、不揮発性記憶装置６８１ｂにおける読み出し動作を例示している。
図４４に表したように、選択ビットＳＢのゲートをオンするために、選択ビットＳＢに接続するワード配線ＷＬをオンにする。さらに、選択ビットＳＢに接続する読み出し用ビット配線ＢＬ（Ｒｅａｄ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、読み出し電流ＩｒはＳＴＯに流れ、データの読み出しが行われる。
【０２６８】
この時、非選択ビットのＭＴＪ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）を介して回り込み電流が発生し、選択ビットＳＢのＭＴＪにも電流が流れるが、その電流は微小なため、誤書き込みが生じることなく読み出すことができる。
【０２６９】
図４５は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図４５に表したように、実施形態に係る不揮発性記憶装置６８１ｃにおいては、中間配線８３の一端が、ＭＴＪの一端とＳＴＯの一端とに接続されている。ＭＴＪの他端は、第１トランジスタＴＲａ１のソース及びドレインの一方に接続されている。第１選択トランジスタＴＲａ１のソース及びドレインの他方は、ビット配線バー＼ＢＬに接続されている。第１選択トランジスタＴＲａ１のゲートはワード配線ＷＬに接続されている。ＳＴＯの他端は、ＢＬ（Ｗｒｉｔｅ）に接続されている。中間配線８３の他端は、第２選択トランジスタＴＲａ２のソース及びドレインの一方に接続されている。第２選択トランジスタＴＲａ２のソース及びドレインの他方に接続されている。第２選択トランジスタＴＲａ２のゲートは、ワード配線バー＼ＷＬに接続されている。ワード配線バー＼ＷＬは、例えばワード配線ＷＬの延在方向に沿って延在する。
【０２７０】
この例では、第１ビット配線（ビット配線バー＼ＢＬ）は、磁気記憶素子の一端と制御部５５０とを直接または間接に接続する。第２ビット配線（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ））は、磁気記憶素子の他端と制御部５５０とを直接または間接に接続する。第３ビット配線（読み出し用ビット配線ＢＬ（Ｒｅａｄ））は、第３非磁性層８３と制御部５５０とを直接または間接に接続する。第１トランジスタＴＲａ１は、第１ビット配線と上記の一端との間、及び、第２ビット配線と上記の他端との間の少なくともいずれかに設けられる（この例では、第１ビット配線と上記の一端との間に設けられる）。第２選択トランジスタＴｒａ２は、第３ビット配線と第３非磁性層８３と間に設けられる。第１ワード線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと制御部５５０とを直接または間接に接続する。第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと制御部５５０とを直接または間接に接続する。
【０２７１】
このような構成においても、ＭＴＪの磁化の方向の際に基づいたＳＴＯの発振の周波数ｆを検出する読み出し動作が行われる。
【０２７２】
（第９の実施形態）
本実施形態においても、第１〜第４の実施形態に係る磁気記憶素子のいずれかが用いられる。
図４６（ａ）及び図４６（ｂ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。
図４７（ａ）〜図４７（ｅ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図４７（ａ）〜図４７（ｅ）は、それぞれ、図４６（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。図４６（ｂ）は、図４６（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。これらの図においては、制御部５５０は省略されている。
【０２７３】
図４６（ａ）に表したように、不揮発性記憶装置６８２においては、幅が約Ｆの複数の兼用ビット配線ＢＬが、約Ｆの間隔で並んでいる。兼用ビット配線ＢＬと交差する方向（この例では直交する方向）に、幅が約Ｆの複数のワード配線ＷＬが、約Ｆの間隔で並んで配置されている。
【０２７４】
さらに、幅が約Ｆの読み出し用ビット配線ＢＬ（Ｒｅａｄ）が、兼用ビット配線ＢＬの延在方向に対して平行に、兼用ビット配線ＢＬどうしの間に、１つおきに配置されている。
【０２７５】
読み出し用ビット配線ＢＬ（Ｒｅａｄ）と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続される接続ビアＶｉａ１が設けられている。接続ビアＶｉａ１の直径は、例えば約Ｆである。接続ビアＶｉａ１は複数設けられる。複数の接続ビアＶｉａ１の間隔は、例えば３Ｆである。
【０２７６】
図４６（ａ）及び図４６（ｂ）に表したように、接続ビアＶｉａ１と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）が設けられる。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、約Ｆである。中間配線８３（３ｒｄ−Ｗｉｒｅ）の長辺は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と交差（例えば直交）する方向に延在し、約３Ｆの長さを有している。接続ビアＶｉａ１は、中間配線８３（３ｒｄ−Ｗｉｒｅ）のほぼ中央に配置されている。
【０２７７】
中間配線８３（３ｒｄ−Ｗｉｒｅ）の両端には、磁気記憶素子（第１磁気記憶素子ＭＲ１及び第２磁気記憶素子ＭＲ２）の積層構造体Ｍ−Ｓが配置されている。積層構造体Ｍ−Ｓは、兼用ビット配線ＢＬと重なるように配置されている。兼用ビット配線ＢＬとほぼ重なる様に、トランジスタ活性化領域（ＡＡ）が配置される。トランジスタ活性化領域の幅は、例えば約Ｆである。トランジスタ活性化領域は、ワード配線ＷＬと交差（例えば直交）している。ワード配線ＷＬは、トランジスタのゲートになっている。
【０２７８】
ゲートの隣には、ドレインとソースとがそれぞれ交互に配置される。ドレインと磁気記憶素子の積層構造体Ｍ−Ｓと重なって配置されている。
【０２７９】
ソースと重なる位置には、ソースと接続される接続ビアＶｉａ０と、兼用ビット配線ＢＬと接続される接続ビアＶｉａ２と、が、配置される。接続ビアＶｉａ０及び接続ビアＶｉａ２は、兼用ビット配線ＢＬと平行な方向、及び、兼用ビット配線ＢＬに対して直交する方向と、において、それぞれ交互に配置されている。兼用ビット配線ＢＬと直交する方向に配置された接続ビアＶｉａ０及び接続ビアＶｉａ２は、近接する２つを１組として、セル内局所配線ＵＥで接続される。セル内局所配線ＵＥの幅は、例えば約Ｆであり、長さは、約３Ｆである。セル内局所配線ＵＥは、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とは重ならないように配置されている。
【０２８０】
このような構成を有する記憶セルアレイ部ＭＣＡは、兼用ビット配線ＢＬ方向においては、８Ｆ周期で同じ構造が繰り返され、兼用ビット配線ＢＬと直交する方向において、４Ｆ周期で同じ構造が繰り返されている。８Ｆ×４Ｆの繰り返し単位の中には、４つの記憶セルＭＣが設けられている。不揮発性記憶装置６８２は、８Ｆ２セル構成を有する。
【０２８１】
図４７（ａ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、セル内局所配線ＵＥの一端と接続している。セル内局所配線ＵＥの他端からは、接続ビアＶｉａ０が延び、セル内局所配線ＵＥは、ソースと接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、セル内局所配線ＵＥの上方には配置されず、セル内局所配線ＵＥのない部分に配置されている。この図に描かれた領域内では、接続ビアＶｉａ２の下のソースは、他の部分とは直接は接続されていない。この例では、兼用ビット配線ＢＬよりも下方に読み出し用ビット配線ＢＬ（Ｒｅａｄ）が配置されているが、これらの配置における上下関係は、任意である。
【０２８２】
図４７（ｂ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、積層構造体Ｍ−Ｓと接続される。兼用ビット配線ＢＬは、さらに、その下方の接続ビアＶｉａＭを介して、ドレインに接続される。横方向（例えばＸ軸方向）において隣り合う２つの積層構造体Ｍ−Ｓが、中間配線８３（３ｒｄ−Ｗｉｒｅ）により接続される。中間配線８３（３ｒｄ−Ｗｉｒｅ）の中央部に接続され、上方に延びた接続ビアＶｉａ１が、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と接続される。
【０２８３】
第１磁気記憶素子ＭＲ１は、第１積層部ＳＢ１と第２積層部ＳＢ２と第１中間配線（中間配線８３の一部）と、を含む。第２磁気記憶素子ＭＲ２は、第３積層部ＳＢ３と第４積層部ＳＢ４と第２中間配線（中間配線８３の別の一部）と、を含む。第３積層部ＳＢ３は、第５強磁性層１０ａ、第６強磁性層２０ａ及び第３非磁性層１０ｎａを含む。第５強磁性層１０ａ、第６強磁性層２０ａ及び第３非磁性層１０ｎａのぞれぞれの構成は、第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎのぞれぞれの構成に対応する。第４積層部ＳＢ４は、第７強磁性層３０ａ、第８強磁性層４０ａ及び第４非磁性層２０ｎａを含む。第７強磁性層３０ａ、第８強磁性層４０ａ及び第４非磁性層２０ｎａのぞれぞれの構成は、第３強磁性層３０、第４強磁性層４０及び第２非磁性層２０ｎのぞれぞれの構成に対応する。
【０２８４】
図４７（ｃ）に表したように、兼用ビット配線ＢＬに接続される接続ビアＶｉａ２が、下方に延びており、積層構造体Ｍ−Ｓまたはセル内局所配線ＵＥと接続される。積層構造体Ｍ−Ｓと、セル内局所配線ＵＥと、は、横方向（例えばＸ軸方向）において交互に配置されている。セル内局所配線ＵＥのうちの一部は、上方に延びる接続ビアＶｉａ２を介して、兼用ビット配線ＢＬと接続される。セル内局所配線ＵＥのうちで別の一部は、下方に延びる接続ビアＶｉａ０を介してソースと接続される。これらの２種類のセル内局所配線ＵＥは、交互に配置される。この例では、セル内局所配線ＵＥよりも下方に積層構造体Ｍ−Ｓが配置されているが、これらの配置における上下関係は、任意である。
【０２８５】
図４７（ｄ）に表したように、セル内局所配線ＵＥに接続されている接続ビアＶｉａ０及び接続ビアＶｉａ２の配置は、図４７（ｃ）に例示した接続ビアＶｉａ０及び接続ビアＶｉａ２の配置と、が互いに入れ替わっている。図４６（ａ）のＣ１−Ｃ２断面の構造は、Ｄ１−Ｄ２断面の構造に対して、横方向（Ｘ軸方向）において４Ｆの距離だけ平行移動した関係を有する。
【０２８６】
図４７（ｅ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続された接続ビアＶｉａ１が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の下方には、ドレインが配置されている。この図に描かれた領域においては、ドレイン、ゲート及びソースは、それらの上方の配線とは直接は接続されていない。
【０２８７】
この例では、２個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続した構造を有する。ただし、実施形態はこれに限らない。
【０２８８】
図４８（ａ）及び図４８（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。
図４８（ｂ）は、図４８（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。
図４８（ａ）及び図４８（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置６８２ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気記憶素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２８９】
図４９（ａ）及び図４９（ｂ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。
図４９（ｂ）は、上記の不揮発性記憶装置６８２の模式的回路図である。この構成においては、２種類の兼用ビット配線ＢＬ(兼用ビット配線ＢＬ−Ａ及び兼用ビット配線ＢＬ−Ｂ）が、接続される記憶セルＭＣごとに、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬの役目を担う。
【０２９０】
図４９（ｂ）に表したように、不揮発性記憶装置６８２ｂの構成は、上記の不揮発性記憶装置６８２において、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置を互いに入れ替えたものに相当する。本実施形態に係る不揮発性記憶装置６８２ｂにおいても、２種類の兼用ビット配線ＢＬ(兼用ビット配線ＢＬ−Ａ及び兼用ビット配線ＢＬ−Ｂ）が、接続される記憶セルＭＣごとに、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬの役目を担う。
【０２９１】
すなわち、第１の記憶セルＭＣ１に対しては、兼用ビット配線ＢＬ−Ａが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能し、兼用ビット配線ＢＬ−Ｂがビット配線バー＼ＢＬとして機能する。第２の記憶セルＭＣ２に対しては、兼用ビット配線ＢＬ−Ａがビット配線バー＼ＢＬとして機能し、兼用ビット配線ＢＬ−Ｂが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能する。
【０２９２】
この構成においても実施形態における関して説明した上記の書き込み動作ＷＯ及び読み出し動作ＲＯが行われる。
【０２９３】
この例では、１つの記憶セルＭＣ（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第２ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第１ビット配線となる。別の記憶セルＭＣ（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第１ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第２ビット配線となる。
【０２９４】
なお、この例においても、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２９５】
図５０（ａ）及び図５０（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図５０（ａ）に表したように、実施形態に係る不揮発性記憶装置６８２ｃにおいては、不揮発性記憶装置６８２ｂの構成において、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置が互いに入れ替えられ、さらにスイッチＴＲＡが設けられている。スイッチＴＲＡに含まれる第２トランジスタＴＲａ２のゲートが、ワード配線バー＼ＷＬに接続される。不揮発性記憶装置６８２ｃにおいては、一部のビット配線が兼用される。
【０２９６】
すなわち、不揮発性記憶装置６８２ｃは、第１磁気記憶素子ＭＲ１、第２磁気記憶素子ＭＲ２、第１〜第５ビット配線ＢＬａ１〜ＢＬａ５、第１〜第４選択トランジスタＴＲａ１〜ＴＲａ４、並びに、第１及び第２ワード配線ＷＬａ１及びＷＬａ２を備える。
【０２９７】
第１磁気記憶素子ＭＲ１は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、第１中間配線８３ａ（例えば中間配線８３の一部）と、を含む。
【０２９８】
第１積層部ＳＢ１は、第１方向に磁化が固定された第１強磁性層１０と、第１強磁性層１０と積層され、磁化の方向が可変である第２強磁性層２０と、第１強磁性層１０と第２強磁性層２０との間に設けられた第１非磁性層１０ｎと、を含む。
【０２９９】
第２積層部ＳＢ２は、第１強磁性層１０から第２強磁性層２０に向かう積層方向ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、磁化の方向が可変である第３強磁性層３０と、積層方向ＳＤ１に沿って第３強磁性層３０と積層され、第２方向に磁化が固定された第４強磁性層４０と、第３強磁性層３０と第４強磁性層４０との間に設けられた第２非磁性層２０ｎと、を含む。
第１中間配線８３ａは、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。
【０３００】
第２磁気記憶素子ＭＲ２は、積層方向ＳＤ１に対して直交する軸に沿って第１磁気記憶素子ＭＲ１と並置される。第２磁気記憶素子ＭＲ２の構成は、第１磁気記憶素子ＭＲ１と同様である。すなわち、第２磁気記憶素子ＭＲ２は、第３積層部ＳＢ３と、第４積層部ＳＢ４と、第２中間配線８３ｂと、を含む。
【０３０１】
第３積層部ＳＢ３は、第３方向に磁化が固定された第５強磁性層１０ａと、第５強磁性層１０ａと積層方向ＳＤ１に沿って積層され、磁化の方向が可変である第６強磁性層２０ａと、第５強磁性層１０ａと第６強磁性層２０ａとの間に設けられた第３非磁性層１０ｎａと、を含む。
【０３０２】
第４積層部ＳＢ４は、積層方向ＳＤ１に沿って第３積層部ＳＢ３と積層される。第４積層部ＳＢ４は、磁化の方向が可変である第７強磁性層３０ａと、積層方向ＳＤ１に沿って第７強磁性層３０ａと積層され、第４方向に磁化が固定された第８強磁性層４０ａと、第７強磁性層３０ａと第８強磁性層４０ａとの間に設けられた第４非磁性層２０ｎａと、を含む。
第２中間配線８３ｂは、第３積層部ＳＢ３と第４積層部ＳＢ４との間に設けられる。
【０３０３】
第１ビット配線ＢＬａ１は、第１積層部ＳＢ１の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２は、第２積層部ＳＢ２の第１中間配線８３ａとは反対側の第２端部に直接または間接に接続される。
第３ビット配線ＢＬａ３は、第１中間配線８３ａ及び第２中間配線８３ｂに（直接または）間接に接続される。
第４ビット配線ＢＬａ４は、第３積層部ＳＢ３の第２中間配線８３ｂとは反対側の第３端部に（直接または）間接に接続される。
第５ビット配線ＢＬａ５は、第４積層部ＳＢ４の第２中間配線８３ｂとは反対側の第４端部に直接または間接に接続される。
【０３０４】
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第２選択トランジスタＴＲａ２は、第１中間配線８３ａと第３ビット配線ＢＬａ３との間に接続される。
第３選択トランジスタＴＲａ３は、第４ビット配線ＢＬａ４と第３端部との間に配置される。
第４選択トランジスタＴＲａ４は、第２中間配線８３ｂと第３ビット配線ＢＬａ３との間に接続される。
【０３０５】
第１ワード配線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと、第３選択トランジスタＴＲａ３のゲートと、に直接または間接に接続される。
第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと、第４選択トランジスタＴＲａ４のゲートと、に直接または間接に接続される。
【０３０６】
制御部５５０の読み出し部５１０は、第１〜第５ビット配線ＢＬａ１〜ＢＬａ５に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。また、読み出し部５１０は、第６強磁性層２０ａの磁化の向きに応じた第７強磁性層３０ａの発振の周波数の変化を検出することで、第６強磁性層２０ａの磁化の向きを読み出す。
【０３０７】
図５０（ｂ）に表したように、不揮発性記憶装置６８２ｄにおいては、不揮発性記憶装置６８２ｃの構成において、第３選択トランジスタＴｒａ３のゲートが第１ワード配線ＷＬａ１の隣の別のワード配線ＷＬ（隣接ワード配線ＷＬａｊ１）に接続されている。この場合も、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きが読み出される。
【０３０８】
（第１０の実施形態）
本実施形態においても、第１〜第４の実施形態に係る磁気記憶素子のいずれかが用いられる。
図５１は、第１０の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。
図５１は、本実施形態に係る不揮発性記憶装置６８３の記憶セルアレイ部ＭＣＡの構成を例示している。同図においては、制御部５５０は省略されている。
図５１に表したように、不揮発性記憶装置６８３においては、書き込み用ビット配線（Ｗｒｉｔｅ）の延在方向は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルＭＣにおいて、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、横方向（例えばＸ軸方向）に沿って配列した記憶セルＭＣと接続される。１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、斜め方向に配列した記憶セルＭＣと接続される。
【０３０９】
不揮発性記憶装置６８３は、以下の構成を有する。
第１ビット配線ＢＬａ１（例えばビット配線バーＢＬ）は、第１積層部ＳＢ１（ＭＴＪ）の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２（例えば書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ））は、第２積層部ＳＢ２（ＳＴＯ）の第１中間配線８３ａとは反対側の第２端部に（直接または）間接に接続される。
第３ビット配線ＢＬａ３（例えば読み出し用ビット配線ＢＬ（Ｒｅａｄ））は、第１中間配線８３ａと直接または間接に接続される。
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第２選択トランジスタＴＲａ２は、第１中間配線８３ａと第３ビット配線ＢＬａ３との間に接続される。
第１ワード配線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと直接または間接に接続される。
第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと直接または間接に接続される。
【０３１０】
この場合も、制御部５５０の読み出し部５１０は、第１〜第３ビット配線ＢＬａ１〜ＢＬａ３に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３１１】
図５２は、第１０の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図５２に表したように、実施形態に係る不揮発性記憶装置６８３ｂにおいても、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の延在方向は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向に対して平行ではない。
【０３１２】
この例では、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線ＢＬａ３であり、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線ＢＬａ２であり、ビット配線バー＼ＢＬは、例えば第１ビット配線ＢＬａ１である。
【０３１３】
この例では、第３ビット配線ＢＬａ３の延在方向は、第１ビット配線ＢＬａ１の延在方向及び第２ビット配線ＢＬａ２の延在方向と交差する。
【０３１４】
不揮発性記憶装置６８３ｂは、以下の構成を有する。
第１ビット配線ＢＬａ１は、第２積層部ＳＢ２の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２は、第１積層部ＳＢ１の第１中間配線８３ａとは反対側の第２端部に（直接または）間接に接続される。
第３ビット配線ＢＬａ３は、第１中間配線８３ａと直接または間接に接続される。
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第１ワード配線ＷＬａ１（ワード配線ＷＬ）は、第１選択トランジスタＴＲａ１のゲートと直接または間接に接続される。
この場合も、制御部５５０の読み出し部５１０は、第１〜第３ビット配線ＢＬａ１〜ＢＬａ３に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３１５】
このように、第８〜第１０の実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルＭＣと、複数のトランジスタと、を備える。
【０３１６】
複数のワード配線の延在方向は、複数のビットラインの延在方向と交差する。複数の記憶セルＭＣのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとが交差する部分に設けられる。各記憶セルＭＣは、第１〜第４の実施形態に係るいずれかの磁気記憶素子を含む。複数のトランジスタは、複数の磁気記憶素子の第１配線８１及び第２配線８２の間の少なくともいずれかと、複数のビットラインのいずれか、または、複数のワード配線のいずれかと、の間に接続される。
【０３１７】
例えば、複数のビットラインのそれぞれは、磁気記憶素子のＭＴＪの一端に直接または間接に接続される第１ビット配線と、その磁気記憶素子のＳＴＯの一端に直接または間接に接続される第２ビット配線と、その磁気記憶素子の中間配線８３に直接または間接に接続される第３ビット配線と、を含むことができる。
【０３１８】
例えば、磁気記憶素子において、ＭＴＪの一端がトランジスタと接続され、ＭＴＪの他端がＳＴＯと接続されている。トランジスタは、第１ビット配線とＭＴＪとの間、及び、第２ビット配線とＳＴＯとの間、の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、ＭＴＪとＳＴＯとの位置関係が逆でも良い。ＳＴＯの一端がトランジスタと接続され、ＳＴＯの他端がＭＴＪと接続されても良い。または、ＭＴＪとＳＴＯの双方にトランジスタが接続されていても良い。
【０３１９】
実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルＭＣと、を備える。複数の記憶セルＭＣのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとの交差部に設けられる。
【０３２０】
複数の記憶セルＭＣのそれぞれは、第１積層部ＳＢ１と、第２積層部ＳＢ２と、中間配線８３と、選択トランジスタと、を含む。中間配線８３は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。選択トランジスタは、ゲートを含み、ゲートをオンにすることで通電可能となる。すなわち、選択トランジスタは、ソースとドレインとをさらに含み、ゲートをオンにすることでソースとドレインとが通電する。
【０３２１】
第１積層部ＳＢ１は、上記の第１強磁性層１０、第２強磁性層２０、及び、第１非磁性層１０ｎと、を含む。第２積層部ＳＢ２は、上記の第３強磁性層３０、第４強磁性層４０、第２非磁性層２０ｎ、を含む。既に説明したように、これらの積層順は種々の変形が可能である。
【０３２２】
複数のビットラインのそれぞれは、第１〜第３ビット配線を有する。第１〜第３ビット配線のそれぞれは、複数のビットラインのいずれかと複数のワード配線のいずれかとの交差部に設けられた複数の記憶セルＭＣのいずれかに接続される。
【０３２３】
第１ビット配線は、記憶セルＭＣの前記いずれかの第１積層部ＳＢ１の中間配線８３とは反対側の第１端部に直接または間接に接続される。第２ビット配線は、記憶セルＭＣの前記いずれかの第２積層部ＳＢ２の中間配線８３とは反対側の第２端部に直接または間接に接続される。第３ビット配線は、記憶セルＭＣの前記いずれかの中間配線８３に直接または間接に接続される。
【０３２４】
記憶セルＭＣの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間、及び、第２ビット配線と第２端部との間の少なくともいずれかに配置される。複数のワード配線の前記いずれかは、記憶セルＭＣの前記いずれかの選択トランジスタのゲートと接続される。
【０３２５】
例えば、記憶セルＭＣの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第１ビット配線及びその第１端部のいずれか一方に直接または間接に接続される。そのトランジスタのドレインは、その第１ビット配線及びその第１端部のいずれか他方に直接または間接に接続される。
【０３２６】
例えば、記憶セルＭＣの前記いずれかの選択トランジスタは、第２ビット配線と第２端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第２ビット配線及びその第２端部のいずれか一方に直接にまたは間接に接続される。そのトランジスタのドレインは、その第２ビット配線及びその第２端部のいずれか他方に直接または間接に接続される。
【０３２７】
制御部５５０の読み出し部５１０は、複数のビットライン（具体的には第１〜第３ビット配線）に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３２８】
実施形態によれば、安定した動作が可能な不揮発性記憶装置が提供される。
【０３２９】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０３３０】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気記憶素子に含まれる強磁性層、非磁性層、電極など、並びに、不揮発性記憶装置に含まれる配線、トランジスタ、読み出し部及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０３３１】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０３３２】
その他、本発明の実施形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０３３３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０３３４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０３３５】
１０…第１強磁性層、 １０ａ…第５強磁性層、 １０ｎ…第１非磁性層、 １０ｎａ…第３非磁性層、 １０ｎｔ…並置第１非磁性層（第４非磁性層）、 １０ｔ…並置第１強磁性層（第５強磁性層）、 １２ａ…磁化、 ２０…第２強磁性層、 ２０ａ…第６強磁性層、 ２０ｎ…第２非磁性層、 ２０ｎａ…第４非磁性層、 ２０ｎｒ…非磁性層、 ２０ｔ…並置第２強磁性層（第６強磁性層）、 ２１ｎ…参照層用中間層、 ３０…第３強磁性層、 ３０ａ…第７強磁性層、 ３０ｎ…第３非磁性層、 ３０ｒ…強磁性層、 ３１ｆ…第１面、 ３２…磁化、 ３２ｆ…第２面、 ４０…第４強磁性層、 ４０ａ…第８強磁性層、 ４０ｒ…強磁性層、 ４１…参照層、 ５１…磁気シールド、 ５２…保護層、 ６０…電子電流、 ７２…磁化、 ７２ａ、７２ｂ…磁化成分、 ８１…第１配線、 ８２…第２配線、 ８３…中間配線、 ８３ａ、８３ｂ…第１及び第２中間配線、 ８４…並置積層部用配線、 ８５〜８７…導電層、 １１０、１１１ａ、１１１ｂ、１１２ａ〜１１２ｄ、１１２ｂｓ、１２１ａ、１２１ｂ、１３１ａ、１３１ｂ、１４１ａ、１４１ｂ、１５１〜１５４、１６１、１６２、２１０〜２１２、２２１、２５０、２６０…磁気記憶素子、 ５１０…読み出し部、 ５１１…高周波フィルタ、 ５１２…積分回路、 ５１３…信号遅延回路、 ５１４…パワーリミッタ、 ５１５…ローパスフィルタ、 ５１６…差動バッファ回路、 ５１７…論理回路、 ５５０…制御部、 ６１０、６１０ａ、６１０ｂ、６２０、６３０、６３１、６４０、６４２、６５１〜６５３、６６１〜６６５、６７１、６８１、６８１ａ、６８１ｂ、６８１ｃ、６８２、６８２ａ、６８２ｂ、６８２ｃ、６８２ｄ、６８３、６８３ｂ…不揮発性記憶装置、 ７５１…ロウデコーダ、 ７５４…スイッチ、 ７５５…第２の電源ソース／シンク回路、 ７５６…スイッチ、 ７５７…第１の電源シース／シンク回路、 Ａｎｒ…膜面直方向割合、 ／ＢＬ…ビット配線バー、 ＢＬ…ビット配線（兼用ビット配線）、 ＢＬ（Ｒｅａｄ）…読み出し用ビット配線、 ＢＬ（Ｗｒｉｔｅ）…書き込み用ビット配線、 ＢＬａ１〜ＢＬａ５…第１〜第５ビット配線、 Ｈ１ｄ、Ｈ１ｕ、Ｈ２ｄ、Ｈ２ｕ…漏れ磁界、 Ｈｅｘｔ…外部磁界、 Ｈｅｘｔｖ…領域、 ＩＲ…読み出し電流、 Ｉｃ…電流、 Ｉｎｔ…強度、 Ｉｓｔｏ…電流、 ＩＷ…書き込み電流、 Ｍ−Ｓ…積層構造体、 ＭＣ、ＭＣ１、ＭＣ２…記憶セル、 ＭＣＡ…記憶セルアレイ部、 ＭＲ１、ＭＲ２…第１及び第２磁気記憶素子、 ＭＴＪ…記憶部、 ＲＯ…読み出し動作、 ＳＢ…選択ビット、 ＳＢ０…積層体、 ＳＢ１〜ＳＢ４…第１〜第４積層部、 ＳＢｒ…積層型発振器、 ＳＢｔ…並置積層部（第３積層部）、 ＳＤ１…積層方向、 ＳＤ２…面内軸、 ＳＴＯ…センス部、 ＳＷ…スイッチ、 Ｓａｐ…反平行状態、 Ｓｐｐ…並行状態、 ＴＲ…選択トランジスタ、 ＴＲＡ、ＴＲＢ…スイッチ、 ＴＲａ１〜ＴＲａ４…第１〜第４選択トランジスタ、 ＵＥ…セル内局所配線、 Ｖｉａ０、Ｖｉａ１、Ｖｉａ２、ＶｉａＭ…接続ビア、 ＷＬ…ワード配線、 ＷＬａ１、ＷＬａ２…第１及び第２ワード配線、 ＷＬａｊ１…隣接ワード配線、 ＷＯ…書き込み動作、 ｆ…周波数、 ｆａｐ…反平行状態周波数、 ｆｅｘｔ…周波数、 ｆｍａｘ…上限値、 ｆｏ…共鳴周波数、 ｆｐｐ…並行状態周波数、 ｔ…時間、 ｔｒ…磁化反転時間
【技術分野】
【０００１】
本発明の実施形態は、不揮発性記憶装置に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（ＭＲＡＭ:Magnetic Random Access Memory）において、トンネル磁気抵抗（ＴＭＲ:Tunneling MagnetoResistive）効果を示す強磁性トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）素子をデータ記憶部に用いる構成がある。この構成は、高速・大容量の不揮発メモリとして注目を集めている。ＭＴＪ素子の記憶層への書き込みは、例えば、スピントルク書き込み方式により行われる。磁気記憶素子において、安定した動作を確保することが重要である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０６０２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定した動作が可能な不揮発性記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、磁気記憶素子と、制御部と、を備えた不揮発性記憶装置が提供される。前記磁気記憶素子は、積層体を含む。前記積層体は、第１積層部と、第２積層部と、を含む。前記第１積層部は、第１方向に磁化が固定された第１強磁性層と、磁化の方向が可変である第２強磁性層と、前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、を含む。前記第２積層部は、前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第１積層部と積層される。前記第２積層部は、通電される電流によって磁化が回転して発振が生じる第３強磁性層と、前記第３強磁性層と前記積層方向に沿って積層され第２方向に磁化が固定された第４強磁性層と、前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、を含む。前記制御部は、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２】図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置を示す模式図である。
【図３】図３（ａ）及び図３（ｂ）は、磁化を示す模式図である。
【図４】図４（ａ）〜図４（ｄ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。
【図５】図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図６】図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図７】第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図８】第１の実施形態に係る不揮発性記憶装置の特性を示す模式図である。
【図９】第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１５】図１５（ａ）及び図１５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１８】第１の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図１９】第２の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
【図２０】図２０（ａ）及び図２０（ｂ）は、第２の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図２１】図２１（ａ）及び図２１（ｂ）は、第２の実施形態に係る不揮発性記憶装置の別の動作を示す模式図である。
【図２２】図２２（ａ）〜図２２（ｅ）は、第２の実施形態に係る不揮発性記憶装置の一部を示す模式的断面図である。
【図２３】第３の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２４】第４の実施形態に係る不揮発性記憶装置を示す模式図である。
【図２５】図２５（ａ）及び図２５（ｂ）は、第４の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
【図２６】図２６（ａ）及び図２６（ｂ）は、第４の実施形態に係る別の不揮発性記憶装置を示す模式図である。
【図２７】図２７（ａ）〜図２７（ｃ）は、第５の実施形態に係る不揮発性記憶装置を示す模式的斜視図である。
【図２８】図２８（ａ）〜図２８（ｃ）は、第６の実施形態に係る不揮発性記憶装置の一部を示す模式図である。
【図２９】図２９（ａ）及び図２９（ｂ）は、第６の実施形態に係る不揮発性記憶装置の一部を示す模式図である。
【図３０】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３１】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３２】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３３】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３４】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３５】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３６】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３７】実施形態に係る磁気記憶素子の特性を示すグラフ図である。
【図３８】第７の実施形態に係る不揮発性記憶装置を示す模式図である。
【図３９】図３９（ａ）及び図３９（ｂ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図４０】図４０（ａ）〜図４０（ｅ）は、第８の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図４１】図４１（ａ）及び図４１（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図４２】第８の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図４３】第８の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【図４４】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図４５】第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。
【図４６】図４６（ａ）及び図４６（ｂ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的平面図である。
【図４７】図４７（ａ）〜図４７（ｅ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
【図４８】図４８（ａ）及び図４８（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置を示す模式的平面図である。
【図４９】図４９（ａ）及び図４９（ｂ）は、第９の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図５０】図５０（ａ）及び図５０（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【図５１】第１０の実施形態に係る不揮発性記憶装置を示す模式的回路図である。
【図５２】第１０の実施形態に係る別の不揮発性記憶装置を示す模式的回路図である。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図１に表したように、実施形態に係る不揮発性記憶装置６１０は、磁気記憶素子１１０と、制御部５５０と、を備える。制御部５５０は、読み出し部５１０を含む。磁気記憶素子１１０は、積層体ＳＢ０を含む。積層体ＳＢ０は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、を含む。
【０００９】
第１積層部ＳＢ１は、第１強磁性層１０と、第２強磁性層２０と、第１非磁性層１０ｎと、を含む。
【００１０】
第１強磁性層１０においては、磁化（第１強磁性層１０の磁化）が第１方向に固定されている。例えば、第１方向は、第１強磁性層１０の膜面に対して垂直な成分を有する。「膜面」は、層の主面に対して平行な面であり、「層面」に対応する。但し、実施形態はこれに限らず、第１方向は、任意である。以下では、まず、第１方向が、第１強磁性層１０の膜面に対して垂直な成分を有する場合の例について説明する。すなわち、第１強磁性層１０においては、膜面に対して垂直な成分を有する第１方向に磁化が固定されている。
【００１１】
第２強磁性層２０においては、磁化（第２強磁性層２０の磁化）の方向が可変である。第２強磁性層２０の磁化の向きは、可変である。第２強磁性層２０の磁化の方向は、例えば、膜面（第２強磁性層２０の膜面）に対して垂直である。但し、実施形態はこれに限らず、第２強磁性層２０の磁化の方向は、任意である。以下では、第２強磁性層２０の磁化の方向が、第２強磁性層２０の膜面に対して垂直な成分を有する場合の例について説明する。
【００１２】
第１非磁性層１０ｎは、第１強磁性層１０と第２強磁性層２０との間に設けられる。
【００１３】
すなわち、第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎは、積層される。第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎが重ねられる方向（軸）を積層方向ＳＤ１とする。積層方向ＳＤ１は、例えば、第１強磁性層１０の膜面に対して垂直である。
【００１４】
説明の便宜上、積層方向ＳＤ１をＺ軸とする。Ｚ軸に対して垂直な１つの軸をＸ軸とする。Ｚ軸とＸ軸とに対して垂直な軸をＹ軸とする。
【００１５】
本願明細書において、「積層」は、複数の層が互いに接して重ねられる場合に加え、間に別の要素が挿入されて複数の層が重ねられる場合を含む。
【００１６】
第２積層部ＳＢ２は、積層方向ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、第３強磁性層３０と、第４強磁性層４０と、第２非磁性層２０ｎと、を含む。
【００１７】
第３強磁性層３０においては、通電される電流によって磁化（第３強磁性層３０の磁化）が回転して発振が生じる。第３強磁性層３０においては、磁化（第３強磁性層３０の磁化）の方向は、可変である．第３強磁性層３０の磁化の方向は、例えば、第３強磁性層３０の膜面に対して平行である。但し、実施形態はこれに限らず、第３強磁性層３０の磁化の方向は、任意である。以下では、第３強磁性層３０の磁化の方向が、第３強磁性層３０の膜面に対して平行な成分を有する場合の例について説明する。
【００１８】
第４強磁性層４０は、第３強磁性層３０と積層方向ＳＤ１に沿って積層される。第４強磁性層４０においては、磁化（第４強磁性層４０の磁化）は、第２方向に固定されている。第２方向は、例えば、第４強磁性層４０の膜面に対して垂直な成分を有する方向である。但し、実施形態はこれに限らず、第２方向は、任意である。以下では、まず、第２方向が、第４強磁性層４０の膜面に対して垂直な成分を有する場合の例について説明する。
【００１９】
第２非磁性層２０ｎは、第３強磁性層３０と第４強磁性層４０との間に設けられる。
【００２０】
この例では、積層体ＳＢ０は、第３非磁性層３０ｎをさらに含む。第３非磁性層３０ｎは、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。第３非磁性層３０ｎは、必要に応じて設けられ、場合によっては省略可能である。
【００２１】
また、この例では、不揮発性記憶装置６１０は、第１配線８１と第２配線８２と、をさらに備えている。第１配線８１は、積層体ＳＢ０の一端（便宜的に第１積層部ＳＢ１の側の端とする）に、直接または間接に接続される。第２配線８２は、積層体ＳＢ０の他端（便宜的に第２積層部ＳＢ２の側の端とする）に、直接または間接に接続される。第１配線８１は、磁気記憶素子１１０の一端と制御部５５０とを直接または間接に接続する。第２配線８２は、磁気記憶素子１１０の他端と制御部５５０とを直接または間接に接続する。 この例では、第２配線８２が、読み出し部５１０に接続される。
【００２２】
図２（ａ）及び図２（ｂ）は、第１の実施形態に係る別の不揮発性記憶装置の構成を示す模式図である。
図２（ａ）及び図２（ｂ）に表したように、実施形態に係る別の不揮発性記憶装置６１０ａ及び６１０ｂは、スイッチＳＷをさらに含む。スイッチＳＷは、積層体ＳＢ０の上記の一端と、第１配線８１と、の間（第１位置）、及び、積層体ＳＢ０の上記の他端と、第２配線８２と、の間（第２位置）の少なくともいずれかに設けられる。スイッチＳＷとして、例えば選択トランジスタＴＲが用いられる。
【００２３】
また、第３非磁性層３０ｎが設けられ、第３非磁性層３０ｎと制御部５５０とが電気的に接続される場合において、スイッチＳＷは、第３非磁性層３０ｎと制御部５５０との間（第３位置）に設けられても良い。
【００２４】
本願明細書において、「直接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されないで電気的に接続される状態を含む。「間接に接続される」は、間に他の導電性の部材（例えばビア電極や配線など）が挿入されて電気的に接続される状態、及び、間にスイッチ（例えばトランジスタなど）が挿入されて、導通と非導通とが可変の状態で接続される状態を含む。
【００２５】
以下では、説明を簡単にするために、図１に例示した磁気記憶素子１１０に関して説明する。
【００２６】
読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数の変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。読み出し部５１０は、第３強磁性層３０の発振の周波数の変化を検出する機構である。これにより、安定した動作が可能な不揮発性記憶装置が提供できる。
【００２７】
以下、磁気記憶素子１１０の動作の例について説明する。
磁気記憶素子１１０においては、例えば、積層方向ＳＤ１に沿って積層体ＳＢ０に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させ、且つ、第３強磁性層３０の磁化が電子のスピン偏極方向へそろうことにより発生する磁界を第２強磁性層２０に作用させる。これにより、第２強磁性層２０の磁化の方向を電流の向きに応じた方向に決定可能とする。上記の電流は、積層体ＳＢ０の各層の膜面に対して略垂直な方向に流れる。
【００２８】
磁気記憶素子１１０において、第１積層部ＳＢ１は、磁気記憶部として機能する。そして、第２積層部ＳＢ２は、読み出し時において、第１積層部ＳＢ１における磁気記憶状態を読み出すセンサとして機能する。以下、第２積層部ＳＢ２を、適宜、センサ部と言い、第１積層部ＳＢ１を、適宜、磁気記憶部と言う。
【００２９】
第１強磁性層１０は、例えば、第１の磁化固定層である。第２強磁性層２０においては、例えば、磁化容易軸が膜面に対して略垂直方向である。第２強磁性層２０は、磁気記憶層として機能する。第１非磁性層１０ｎは、第１のスペーサ層として機能する。第１強磁性層１０と、第１非磁性層１０ｎと、第２強磁性層２０と、を含む第１積層部ＳＢ１は、例えば、ＭＴＪ（Magnetic Tunnel Junction）の構造を有する。
【００３０】
第３強磁性層３０は、例えば、磁化回転層として機能する。第４強磁性層４０は、例えば、磁化が膜面に対して略垂直方向に固定された第２の磁化固定層として機能する。第２非磁性層２０ｎは、第２のスペーサ層として機能する。
【００３１】
例えば、Ｚ軸に対して垂直なＸ−Ｙ平面に射影したとき（Ｚ軸に沿ってみたとき）の第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は、円形（扁平円を含む）である。ただし、実施形態において、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は、任意である。
【００３２】
本具体例では、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、例えば、垂直磁化膜が用いられる。第３強磁性層には、例えば、面内磁化膜が用いられる。以下、垂直磁化膜及び面内磁化膜について簡単に説明する。
【００３３】
図３（ａ）及び図３（ｂ）は、磁化を示す模式図である。
図３（ａ）は、垂直磁化膜における磁化を例示している。図３（ｂ）は、面内磁化膜における磁化を例示している。
【００３４】
図３（ａ）及び図３（ｂ）に表したように、積層方向ＳＤ１に対して垂直な１つの軸を面内軸ＳＤ２とする。面内軸ＳＤ２は、Ｘ−Ｙ平面内の軸である。磁化７２は、膜面に対して垂直な方向の磁化斜影成分（積層方向ＳＤ１に対して平行な磁化成分７２ａ）と、膜面に対して平行な方向の磁化斜影成分（面内軸ＳＤ２に対して平行な磁化成分７２ｂ）と、を有する。
【００３５】
図３（ａ）に表したように、垂直磁化膜は、膜面に対して垂直な磁化成分７２ａが、膜面に対して平行な磁化成分７２ｂよりも大きい磁化状態を有する。垂直磁化膜において、磁化の方向が膜面に対して略垂直であることが動作特性上望ましい。
【００３６】
図３（ｂ）に表したように、面内磁化膜は、膜面に対して平行な磁化成分７２ｂが、膜面に対して垂直な磁化成分７２ａよりも大きい磁化状態を有する。面内磁化膜において、磁化の方向が膜面に対して略平行であることが動作特性上望ましい。
【００３７】
説明の便宜上、第１積層部ＳＢ１から第２積層部ＳＢ２に向かう方向を「上」または「上向き」と言う。第２積層部ＳＢ２から第１積層部ＳＢ１に向かう方向を「下」または「下向き」と言う。
【００３８】
図１に例示したように、本具体例では、第１方向（第１強磁性層１０の磁化の方向）は、上向きであり、第２方向（第４強磁性層４０の磁化の方向）は、下向きである。ただし、後述するように、第１方向及び第２方向は種々の変形が可能である。
【００３９】
磁気記憶素子１１０において、例えば、積層体ＳＢ０を挟む一対の電極（第１配線８１に接続された電極（図示しない）、及び、第２配線８２に接続された電極（図示しない））により、積層体ＳＢ０に電子電流を流すことができる。電子電流は電子の流れである。上向きに電流が流れるときには、電子電流は下向きに流れる。
【００４０】
第２強磁性層２０は、データを記憶する役割をもつ。第２強磁性層２０の磁化は、比較的容易に反転可能である。第３強磁性層３０においては、書き込み時には、例えば、スピン偏極した電子の方向へ磁化の向きがそろう。第３強磁性層３０においては、例えば、読み出し時には、高周波磁界が発生する。
【００４１】
膜面に対して垂直な方向に電子電流を流すと、第３強磁性層３０における磁化が歳差運動する。これにより、回転磁界（高周波磁界）が発生する。そして、第３強磁性層３０の電位（第２積層部ＳＢ２の両端に印加される電圧）が、交流変動する。高周波磁界の周波数及び電圧の周波数は、例えば約１ＧＨｚ（ギガヘルツ）〜６０ＧＨｚ程度である。
【００４２】
磁気記憶素子１１０においては、電子電流を積層体ＳＢ０に流すことによって、第２強磁性層２０の磁化の方向を制御することができる。具体的には、電子電流の流れる向き（極性）を変えることで第２強磁性層２０の磁化の向きを反転させることができる。情報を記憶させる場合において、例えば、第２強磁性層２０の磁化の方向に応じて、「０」と「１」とがそれぞれ割り当てられる。
【００４３】
磁気記憶素子１１０における「書き込み」動作の例について説明する。
図４（ａ）〜図４（ｄ）は、実施形態に係る磁気記憶素子の動作を示す模式図である。 これらの図は、磁気記憶素子１１０における「書き込み」動作の際の第１積層部ＳＢ１の状態を例示している。これらの図では、第２積層部ＳＢ２及び第３非磁性層３０ｎは省略されている。
【００４４】
図４（ａ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し始めた状態を例示している。図４（ｂ）は、第１強磁性層１０から第２強磁性層２０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図４（ｃ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し始めた状態を例示している。図４（ｄ）は、第２強磁性層２０から第１強磁性層１０に向かって電子電流６０を流し終えた状態（磁化が反転した状態）を例示している。図４（ｃ）及び図４（ｄ）は、図４（ａ）及び図４（ｂ）に示した場合に対して、電子電流６０の向きを反転させた場合に相当する。
【００４５】
書き込み動作においては、第１強磁性層１０の膜面及び第２強磁性層２０の膜面を横切るように電子電流６０を流して、第２強磁性層２０に対して書き込み動作が実施される。ここでは、第１非磁性層１０ｎを介した磁気抵抗効果が、ノーマルタイプである場合について説明する。
【００４６】
「ノーマルタイプ」の磁気抵抗効果においては、非磁性層の両側の磁性層の磁化どうしが互いに平行である時の電気抵抗は、反平行である時の電気抵抗よりも低い。ノーマルタイプの場合、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも低い。
【００４７】
図４（ａ）に表したように、膜面に対して略垂直方向の磁化１２ａを有する第１強磁性層１０を通過した電子は、第１強磁性層１０の磁化と同じ方向のスピンをもつようになる。この電子が、第２強磁性層２０へ流れると、このスピンのもつ角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化３２に作用する。すなわち、いわゆるスピントランスファトルクが働く。
【００４８】
これにより、図４（ｂ）に表したように、第２強磁性層２０の磁化３２は、第１強磁性層１０の磁化１２ａと同じ向きになる。この向きは、図４（ｂ）において上向きであり、例えば積層方向ＳＤ１に対して平行な１つの方向である。この向き（図４（ｂ）において上向き）の磁化３２を有する第２強磁性層２０の状態に、例えば「０」を割り当てる。
【００４９】
図４（ｃ）に表したように、第１非磁性層１０ｎを通過した電子のうちで、第１強磁性層１０の磁化１２ａと同じ向き（図４（ｃ）において上向き）のスピンをもった電子は、第１強磁性層１０を通過する。一方、第１強磁性層１０の磁化１２ａに対して逆向き（図４（ｃ）において下向き）のスピンをもった電子は、第１強磁性層１０と第１非磁性層１０ｎとの界面において反射される。この反射された電子のスピンの角運動量が第２強磁性層２０へ伝達され、第２強磁性層２０の磁化３２に作用する。
【００５０】
これにより、図４（ｄ）に表したように、第２強磁性層２０の磁化３２は、第１強磁性層１０の磁化１２ａに対して逆向き（図４（ｄ）において下向き）になる。すなわち、スピントランスファトルクが働く。この向き（図４（ｄ）おいて下向き）の磁化３２を有する第２強磁性層２０の状態に、例えば「１」を割り当てる。
【００５１】
このような作用に基づいて、第２強磁性層２０の異なる状態に、「０」または「１」が適宜割り当てられる。これにより、磁気記憶素子１１０における「書き込み」が実施される。
【００５２】
一方、磁気抵抗効果が「リバースタイプ」の場合は、第１非磁性層１０ｎを介した第１強磁性層１０と第２強磁性層２０との間の電気抵抗は、第１強磁性層１０の磁化が第２強磁性層２０の磁化に対して平行である時には、反平行である時よりも高い。リバースタイプにおける「書き込み」動作は、ノーマルタイプの場合と同様である。
【００５３】
本実施形態における書き込み動作において、センサ部から発生する磁界が、第２強磁性層２０における磁化の反転に作用し、第２強磁性層２０における磁化反転をアシストする場合がある。
【００５４】
図５（ａ）及び図５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
すなわち、これらの図は、反転磁化のアシストを例示している。
図５（ａ）において、センサ部から磁気記憶部に向かう方向（下向き）に電流（書き込み電流ＩＷ）を流すと、センサ部の第３強磁性層３０の磁化の方向は、スピン偏極電子から受けるトルクによって下向きに傾く。その結果、第３強磁性層３０から発生する漏れ磁界Ｈ１ｄは、下向きの磁界となる。下向きの漏れ磁界Ｈ１ｄが磁気記憶部の第２強磁性層２０に印加され、第２強磁性層２０の磁化の反転がアシストされ、効率的に磁化が反転する。
【００５５】
図５（ｂ）において、上向きに電流（書き込み電流ＩＷ）を流すと、センサ部の第３強磁性層３０の磁化の方向は、スピン偏極電子から受けるトルクによって上向きに傾く。その結果、第３強磁性層３０から発生する漏れ磁界Ｈ１ｕは、上向きの磁界となる。上向きの漏れ磁界Ｈ１ｕが磁気記憶部の第２強磁性層２０に印加され、第２強磁性層２０の磁化の反転がアシストされ、効率的に磁化が反転する。
以上のような書き込み動作は、例えば、制御部５５０により行われる。
【００５６】
次に、磁気記憶素子１１０における「読み出し」動作の例について説明する。
本実施形態においては、第２強磁性層２０の磁化の方向の検出は、センサ部の第３強磁性層３０の発振周波数を利用して行われる。
【００５７】
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
これらの図は、磁気記憶素子１１０の読み出し動作を例示している。これらの図は、第２強磁性層２０の磁化の方向に応じて、第３強磁性層３０に印加される漏洩磁界の大きさが変化する状態を例示している。
【００５８】
この例では、第２強磁性層２０の上に、第１強磁性層１０、第４強磁性層４０及び第３強磁性層３０がこの順で積層されている。第１強磁性層１０の磁化の方向は上向きで、第４強磁性層４０の磁化の方向は下向きである。第３強磁性層３０においては、膜面内に磁化方向が存在する。読み出し電流ＩＲは、例えば、下向きに流される。
【００５９】
図６（ａ）に表したように、第２強磁性層２０の磁化の方向が下向きのとき、第３強磁性層３０の位置において、下向きの漏れ磁界Ｈ２ｄが印加される。
【００６０】
一方、図６（ｂ）に表したように、第２強磁性層２０の磁化の方向が上向きのとき、第３強磁性層の位置において、上向きの漏れ磁界Ｈ２ｕが印加される。
【００６１】
第２強磁性層２０の磁化の方向が下向きのときと、上向きのときと、で、第３強磁性層３０に印加される漏れ磁界の向きが変化するため、第３強磁性層３０における発振の周波数が変化する。
【００６２】
図７は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
同図は、第２強磁性層２０の磁化の方向と、第３強磁性層３０における発振の周波数ｆと、の関係を模式的に示している。
【００６３】
第２強磁性層２０の磁化の方向が上向きのとき、第２強磁性層２０の磁化の向きは、第１強磁性層１０の磁化の向きと同じであり、平行状態Ｓｐｐである。第２強磁性層２０の磁化の方向が下向きのとき、第２強磁性層２０の磁化の向きは、第１強磁性層１０の磁化の向きと反対であり、反平行状態Ｓａｐである。
【００６４】
図７に表したように、第２強磁性層２０の磁化の方向が上向き（平行状態Ｓｐｐ）のとき、発振の周波数ｆは平行状態周波数ｆｐｐである。第２強磁性層２０の磁化の方向が下向き（反平行状態Ｓａｐ）のとき、発振の周波数ｆは反平行状態周波数ｆａｐである。例えば、平行状態周波数ｆｐｐは、反平行状態周波数ｆａｐよりも低く、両者の差（周波数変化Δｆ）は例えば、１００ＭＨｚ（メガヘルツ）以上９００ＭＨｚ以下程度である。
【００６５】
第２強磁性層２０における磁化の方向（向き）の変化に応じて生じる、第３強磁性層３０における発振の周波数の変化（周波数変化Δｆ）は、第２積層部ＳＢ２の両端の電圧変動の周波数の変化を生じさせる。
【００６６】
このような周波数の変化を、例えば、ローパスフィルタ、バンドパスフィルタ及び遅延検波回路などの少なくともいずれかを用いて検出することで、第２強磁性層２０における磁化の方向（向き）が判別可能となる。
【００６７】
図７に示した例では、例えばローパスフィルタによって反平行状態Ｓａｐの周波数帯域をカットオフする。これにより、平行状態Ｓｐｐの電圧信号が選択的に検出される。すなわち、検波信号（ローパスフィルタを通過した信号）の有無に基づいて、磁化状態（第２強磁性層２０に書き込まれた情報）を判別することができる。
これらの周波数が互いに異なる状態に、それぞれ「０」と「１」とを対応づけることにより、２値データの記憶の読み出しが可能となる。なお、読み出し電流ＩＲの向きは、センサ部から磁気記憶部へ向かう方向（下向き）に限らず、逆向き（上向き）でも良い。
【００６８】
以上のような読み出し動作は、例えば、制御部５５０に設けられる読み出し部５１０により行われる。
【００６９】
図８は、第１の実施形態に係る不揮発性記憶装置の特性を示す模式図である。
同図は、本実施形態の動作において用いられる電流Ｉｃ（書き込み電流ＩＷ及び読み出し電流ＩＲ）を例示している。
【００７０】
図８に表したように、読み出し電流ＩＲは、書き込み電流ＩＷよりも小さい。第３強磁性層３０に流れる電流Ｉｃが読み出し電流ＩＲの大きさのとき、第３強磁性層３０は発振する。電流Ｉｃが書き込み電流ＩＷの大きさのときには、第３強磁性層３０は発振せず、第３強磁性層３０の磁化は、スピントルクの方向へそろう。すなわち、読み出し時においては、第３強磁性層３０において発振が生じ、書き込み時においては、第３強磁性層３０において発振が生じない。
【００７１】
このような条件に設定することで、上記の書き込み動作と読み出し動作とが分離して実施される。
【００７２】
本願発明者は、第３強磁性層３０の特性と、書き込み電流ＩＷと、が所定の関係を満たすときに、上記の動作状態が実現できることを見出した。
【００７３】
第３強磁性層３０のダンピング定数をαとし、第３強磁性層３０の磁化をＭｓ（ｅｍｕ／ｃｃ：イーエムユー／シーシー，ｅｍｕ／ｃｃ＝ｅｍｕ／ｃｍ３）とし、第３強磁性層３０の体積をＶ（立方センチメートル）とし、第３強磁性層３０の反磁界係数をＮｚとする。第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界をＨｓ（Ｏｅ：エルステッド）とする。第２強磁性層２０の磁化を所定の方向に設定する書き込み動作において積層体ＳＢ０に供給される書き込み電流をＩＷ（Ａ：アンペア）とする。これらの値が以下の第１式の関係を満たすとき、上記の動作状態（読み出し電流ＩＲにおいて第３強磁性層３０が発振し、書き込み電流ＩＷにおいて第３強磁性層３０は発振せずに磁化がスピントルクの方向へそろう）が実現できる。ダンピング定数α及び反磁界係数Ｎｚは、無次元の定数である。
【００７４】
【数１】
ここで、ｅは、電荷素量であり、約１．６０２１８×１０−１９（Ａ・ｓ：アンペア・秒）である。ｈは、プランク定数であり、約６．６２６×１０−２７ｅｒｇ・ｓ：エルグ・秒）である。なお、６．６２６×１０−２７ｅｒｇ・ｓ（エルグ・秒）は、６．６２６×１０−３４Ｊ・ｓ（ジュール・秒）に相当する。θ（ｒａｄ：ラジアン）は、第３強磁性層３０の磁化の方向と、積層方向ＳＤ１（Ｚ軸）と、の間の角度である。なお、単位系として、「°：度」から「ｒａｄ：ラジアン」への変換は「ｒａｄ＝（２π／３６０）×度」である。ｇ（θ）は、第３強磁性層３０のスピン偏極効率である。
【００７５】
本願発明者は、磁気記憶素子１１０の第３強磁性層３０の磁化の特性についてさらに検討した。
図９は、第１の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。
同図は、第３強磁性層３０が発振している状態における第３強磁性層３０の磁化の角度θをマイクロマグネティクスで計算した結果の一例を示している。この計算では、第２積層部ＳＢ２をＸ−Ｙ平面に射影したときの形状が円であり、その直径φが２０ｎｍ（ナノメートル）と５０ｎｍとの２つのモデルを採用した。そして、第３強磁性層３０の磁化ベクトルのＺ軸に対して平行な成分の、磁化ベクトルに対する比率（膜面直方向割合）を求めた。横軸は、第３強磁性層３０に流れる電流Ｉｃ（μＡ：マイクロアンペア）である。縦軸は、磁化の膜面直方向割合Ａｎｒ（第３強磁性層３０が発振状態を維持しているときにおける、第３強磁性層３０の磁化ベクトルのＺ軸に対して平行な成分の、磁化ベクトルに対する比率）である。
【００７６】
図９から、第３強磁性層３０における磁化の膜面直方向割合Ａｎｒは、０．４以下であることが分かる。
【００７７】
このようなマイクロマグネティクス解析で明らかになった知見によると、第３強磁性層３０のダンピング定数α、第３強磁性層３０の磁化Ｍｓ、第３強磁性層３０の体積Ｖ、第３強磁性層３０の反磁界係数Ｎｚ、第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界Ｈｓ、並びに、書き込み電流ＩＷが、以下の第２式の関係を満たすとき、上記の動作状態が実現できる。
【００７８】
【数２】
第２強磁性層２０の共鳴周波数近傍の磁界が第２強磁性層２０に印加されると、共鳴効果によって、第２強磁性層２０の磁化の反転は、アシストされる。本願発明者が見出した知見によれば、第２強磁性層２０の共鳴周波数に対して、±１ＧＨｚ以内の帯域の外部磁界が第２強磁性層２０に印加されると、第２強磁性層２０において共鳴効果が生じる。
【００７９】
読み出し時の誤書き込みを抑制するために、読み出し電流ＩＲの大きさの電流において第２強磁性層２０に書き込みが生じないようにすることに加え、第３強磁性層３０における発振の周波数ｆが、第２強磁性層２０における共鳴効果が起きない周波数帯域であることが望ましい。
【００８０】
すなわち、センサ部の発振の周波数ｆの上限値ｆｍａｘは、以下の第３式で与えられる。
【００８１】
【数３】
ここでは、Ｍｓは第３強磁性層３０の磁化であり、Ｎｚは第３強磁性層３０の反磁界係数であり、γは第３強磁性層３０のジャイロ定数（約１７．６×１０６Ｈｚ／Ｏｅ:ヘルツ／エルステッド）であり、Ｈｓは、第３強磁性層３０の位置における、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０からの漏れ磁界（Ｏｅ：エルステッド）である。
【００８２】
一方、第１積層部ＳＢ１の第２強磁性層２０における共鳴周波数ｆｏは、以下の第４式で与えられる。
【００８３】
【数４】
ここで、Ｍｓ’（ｅｍｕ／ｃｃ）は、第２強磁性層２０の磁化である。Ｎｚ’は、第２強磁性層２０の反磁界係数である。γ’は、第２強磁性層２０のジャイロ定数（約１７．６×１０６Ｈｚ／Ｏｅ:ヘルツ／エルステッド）である。Ｈｓ’（Ｏｅ）は、第２強磁性層２０の位置における、第１強磁性層１０、第３強磁性層３０及び第４強磁性層４０からの漏れ磁界である。反磁界係数Ｎｚ’は、無次元の定数である。ＨｋＯｅ：エルステッド）は、第２強磁性層２０の異方性磁界である。
【００８４】
読み出し時における誤書き込みを抑制するためには、ｆｍａｘとｆｏとの差の絶対値が、１ＧＨｚ以上であることが望ましい。すなわち｜ｆｍａｘ−ｆｏ｜＞１０９（ヘルツ）であることが望ましい。
【００８５】
よって、誤書き込みを抑制するために、センサ部と磁気記憶部とにおける構成（材料などを含む）は、以下の第５式または第６式を満たすことが望ましい。
【数５】
【００８６】
【数６】
例えば、第３強磁性層３０に対して漏洩磁界がキャンセルされるように、第１強磁性層１０の磁化の向き（第１方向）を、第４強磁性層４０の磁化の向き（第２方向）に対して逆方向にしたときには、Ｈｓ’＝０となる。
【００８７】
さらに、例えば図９に関して説明した知見（本願発明者がマイクロマグネティクス解析で見出した、発振時の第３強磁性層３０の磁化の角度θに関する知見）によれば、上記の第５式及び第６式から以下の第７式が導出される。
【００８８】
【数７】
上記の第７式に示される２つの条件のいずれかを満たすことで、誤書き込みが抑制できる。
【００８９】
本実施形態に係る不揮発性記憶装置６１０においては、書き込み動作においては、積層方向ＳＤ１に沿って積層体ＳＢ０に電流を流すことによりスピン偏極した電子を第２強磁性層２０に作用させることで、第２強磁性層２０の磁化の方向をその電流の向きに応じた方向に決定可能である。読み出し動作においては、第２強磁性層２０の磁化の向きによって第３強磁性層３０の磁化が回転する周波数が変化する。第３強磁性層３０の磁化の回転の周波数ｆの違いを検出することで、第２強磁性層２０の磁化の向きを読み出すことが可能である。
【００９０】
磁気記憶部の第２強磁性層２０の磁気記憶状態を、センサ部の第３強磁性層３０の発振の周波数ｆの違いとして検出するため、読み出し動作におけるＳＮ比は、磁気記憶部のＭＲ比に依存しない。ＭＲ比に対する許容範囲が広がるため、磁気記憶部に用いる材料の選択自由度を広げることができる。書き込み時に第３強磁性層３０の漏洩磁界を第２強磁性層２０に作用させて磁化反転をアシストさせる場合、読み出し動作の電流では第２強磁性層２０はより反転しにくいため、誤書き込みを防ぐことが可能となる。また、センサ部と磁気記憶部との間に後述する中間配線を設ける構造においては、読み出し動作の際に磁気記憶部を電流が経由しない構成が可能となるため、読み出し時の誤書き込みを防ぐことが可能となる。
【００９１】
以下、本実施形態に係る不揮発性記憶装置６１０に用いられる磁気記憶素子における、積層体ＳＢ０の種々の積層構成の例について説明する。
図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１０（ａ）及び図１０（ｂ）に表したように、磁気記憶素子１１１ａ及び１１１ｂにおいては、第１強磁性層１０は、第２強磁性層２０と第４強磁性層４０との間に配置され、第４強磁性層４０は、第１強磁性層１０と第３強磁性層３０との間に配置されている。第３非磁性層３０ｎは、第１強磁性層１０と第４強磁性層４０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第１積層構成ということにする。
【００９２】
磁気記憶素子１１１ａにおいては、第１強磁性層１０の磁化は上向きであり、第４強磁性層４０の磁化も上向きである。磁気記憶素子１１１ｂにおいては、第１強磁性層１０の磁化は下向きであり、第４強磁性層４０の磁化も下向きである。
【００９３】
図１１（ａ）及び図１１（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１１（ａ）及び図１１（ｂ）に表したように、磁気記憶素子１１２ａ及び１１２ｂにおいても、積層体ＳＢ０は、第１積層構成を有する。なお、磁気記憶素子１１２ｂは、図１に例示した磁気記憶素子１１０と同じ構成を有している。
【００９４】
磁気記憶素子１１２ａにおいては、第１強磁性層１０の磁化は上向きであり、第４強磁性層４０の磁化は下向きである。磁気記憶素子１１２ｂにおいては、第１強磁性層１０の磁化は下向きであり、第４強磁性層４０の磁化は上向きである。
【００９５】
図１２（ａ）及び図１２（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１２（ａ）及び図１２（ｂ）に表したように、磁気記憶素子１１２ｃ及び１１２ｄにおいては、積層体ＳＢ０は、第１積層構成を有している。そして、これらにおいては、第１強磁性層１０の磁化の向き及び第４強磁性層４０の磁化の向きが膜面に対して斜めである。この場合も、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。
【００９６】
図１３（ａ）及び図１３（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１３（ａ）及び図１３（ｂ）に表したように、磁気記憶素子１２１ａ及び１２１ｂにおいては、第２強磁性層２０は、第１強磁性層１０と第３強磁性層３０との間に配置され、第３強磁性層３０は、第２強磁性層２０と第４強磁性層４０との間に配置されている。第３非磁性層３０ｎは、第２強磁性層２０と第３強磁性層３０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第２積層構成ということにする。
【００９７】
図１４（ａ）及び図１４（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１４（ａ）及び図１４（ｂ）に表したように、磁気記憶素子１３１ａ及び１３１ｂにおいては、第２強磁性層２０は、第１強磁性層１０と第４強磁性層４０との間に配置され、第４強磁性層４０は、第２強磁性層２０と第３強磁性層３０との間に配置されている。第３非磁性層３０ｎは、第２強磁性層２０と第４強磁性層４０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第３積層構成ということにする。
【００９８】
図１５（ａ）及び図１５（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１５（ａ）及び図１５（ｂ）に表したように、磁気記憶素子１４１ａ及び１４１ｂにおいては、第１強磁性層１０は、第２強磁性層２０と第３強磁性層３０との間に配置され、第３強磁性層３０は、第１強磁性層１０と第４強磁性層４０との間に配置されている。第３非磁性層３０ｎは、第１強磁性層１０と第３強磁性層３０との間に配置されている。第１〜第４強磁性層１０〜４０がこのような順番で配列する構成を便宜的に第４積層構成ということにする。
【００９９】
第２積層構成を有する磁気記憶素子１２１ａ及び１２１ｂ、第３積層構成を有する磁気記憶素子１３１ａ及び１３１ｂ、及び、第４積層構成を有する磁気記憶素子１４１ａ及び１４１ｂにおいては、第１方向に固定された磁化（第１強磁性層１０の磁化）の垂直斜影成分の向きは、第２方向に固定された磁化（第４強磁性層４０の磁化）の垂直斜影成分の向きに対して逆向きである。第２〜第４積層構成において、第１強磁性層１０の磁化の垂直斜影成分の向きは、第４強磁性層４０の磁化の垂直斜影成分の向きと同じでも良い。
【０１００】
また、第２〜第４積層構成において、第１強磁性層１０の磁化及び第４強磁性層４０の磁化の向きは、膜面に対して斜めでも良い。
【０１０１】
図１６（ａ）〜図１６（ｄ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
これらの図は、第２積層部ＳＢ２における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第１積層部ＳＢ１（及び第３非磁性層３０ｎ）が省略されている。
【０１０２】
図１６（ａ）に表したように、磁気記憶素子１５１においては、第４強磁性層４０として垂直磁化膜が用いられ、第３強磁性層３０として面内磁化膜が用いられている。
【０１０３】
図１６（ｂ）に表したように、磁気記憶素子１５２においては、第４強磁性層４０として垂直磁化膜が用いられ、第３強磁性層３０として垂直磁化膜が用いられている。
【０１０４】
図１６（ｃ）に表したように、磁気記憶素子１５３においては、第４強磁性層４０として面内磁化膜が用いられ、第３強磁性層３０として面内磁化膜が用いられている。
【０１０５】
図１６（ｄ）に表したように、磁気記憶素子１５４においては、第２積層部ＳＢ２は、参照層４１と、参照層用中間層２１ｎと、をさらに含む。参照層４１は、積層方向に沿って第３強磁性層３０と積層される。参照層用中間層２１ｎは、第３強磁性層３０と参照層４１との間に配置される。第４強磁性層４０と参照層４１との間に第３強磁性層３０が配置される。参照層４１の磁化は、固定されている。この例では、第４強磁性層４０には、垂直磁化膜が用いられる。第３強磁性層３０には、面内磁化膜が用いられる。参照層４１には面内磁化膜が用いられる。参照層用中間層２１ｎには、非磁性層が用いられる。
磁気記憶素子１５１〜１５４において、各層の磁化の向きは、積層方向ＳＤ１に対して傾斜していても良い。
【０１０６】
図１７（ａ）及び図１７（ｂ）は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
これらの図は、第１積層部ＳＢ１における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第２積層部ＳＢ２（及び第３非磁性層３０ｎ）が省略されている。
【０１０７】
図１７（ａ）に表したように、磁気記憶素子１６１においては、第１強磁性層１０として垂直磁化膜が用いられ、第２強磁性層２０として面内磁化膜が用いられている。
【０１０８】
図１７（ｂ）に表したように、磁気記憶素子１６２においては、第１強磁性層１０として面内磁化膜が用いられ、第２強磁性層２０として面内磁化膜が用いられている。
【０１０９】
磁気記憶素子１６１及び１６２において、各層の磁化の向きは、積層方向ＳＤ１に対して傾斜していても良い。
【０１１０】
このように、実施形態において、磁気記憶素子に含まれる層の構成は種々の変形が可能である。
【０１１１】
第１強磁性層１０及び第２強磁性層２０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１１２】
第１強磁性層１０及び第２強磁性層２０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第１強磁性層１０及び第２強磁性層２０には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第１強磁性層１０及び第２強磁性層２０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第１強磁性層１０及び第２強磁性層２０に用いることができる。第１強磁性層１０及び第２強磁性層２０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。
【０１１３】
第１非磁性層１０ｎには、非磁性トンネルバリア層として機能する絶縁材料を用いることができる。具体的には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。
【０１１４】
第１非磁性層１０ｎには、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、Ｓｉ−Ｎ−Ｏ等を用いることができる。第１非磁性層１０ｎには、例えば、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【０１１５】
第１非磁性層１０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。これにより、例えば、絶縁膜の均一性を確保しつつ、抵抗が過度に高くなることが抑制される。
【０１１６】
第２非磁性層２０ｎには、例えば、非磁性トンネルバリア層及び非磁性金属層のうちのいずれかを用いることができる。
【０１１７】
非磁性トンネルバリア層には、例えば、絶縁材料が用いられる。具体的には、非磁性トンネルバリア層には、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物又は弗化物を用いることができる。非磁性トンネルバリア層としては、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｔａ−Ｏ、Ａｌ−Ｚｒ−Ｏ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ３、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏ、及び、Ｓｉ−Ｎ−Ｏなどを用いることができる。
【０１１８】
非磁性トンネルバリア層として、非磁性半導体（ＺｎＯｘ、ＩｎＭｎ、ＧａＮ、ＧａＡｓ、ＴｉＯｘ、Ｚｎ、Ｔｅ、または、それらに遷移金属がドープされたもの）などを用いることができる。
【０１１９】
第２非磁性層２０ｎとして、非磁性トンネルバリア層が用いられる場合、第２非磁性層２０ｎの厚さは、約０．２ｎｍ以上２．０ｎｍ程度の範囲の値とすることが望ましい。
【０１２０】
第２非磁性層２０ｎに用いられる非磁性金属層には、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）及びビスマス（Ｂｉ）よりなる群から選択されたいずれかの非磁性金属、または、上記の群から選択された少なくともいずれか２つ以上の元素を含む合金を用いることができる。第２非磁性層２０ｎの厚さは、１．５ｎｍ以上、２０ｎｍ以下とすることが望ましい。これにより、磁性層間で層間結合せず、かつ、伝導電子のスピン偏極状態が非磁性金属層を通過する際に失われることが抑制される。
【０１２１】
参照層用中間層２１ｎには、上記で説明した第２非磁性層２０ｎと同様の材料及び構成（積層構成及び厚さなど）を適用できる。
【０１２２】
第３強磁性層３０には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む磁性金属を用いることができる。さらに、上記の群から選択された少なくともいずれかと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１２３】
第３強磁性層３０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。また、第３強磁性層３０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。第３強磁性層３０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等を、第３強磁性層３０に用いることができる。
【０１２４】
第４強磁性層４０には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む金属材料を用いることが好ましい。さらに、これらと、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１２５】
第４強磁性層４０において、含まれる磁性材料の組成や熱処理により特性を調整することができる。第４強磁性層４０には、ＴｂＦｅＣｏ、ＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。第４強磁性層４０には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ、Ｎｉ／Ｃｕ等は、下地層との組み合わせで垂直磁化膜となる。膜の結晶配向方向を制御することで、Ｃｏ／Ｒｕ、Ｆｅ／Ａｕ及びＮｉ／Ｃｕ等を第４強磁性層４０に用いることができる。第４強磁性層４０には、アルミニウム（Ａｌ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）、及び、シリコン（Ｓｉ）のような添加物が含まれていても良い。
【０１２６】
第３非磁性層３０ｎには、非磁性金属層が用いられる。
第３非磁性層３０ｎに用いられる非磁性金属層には、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）、イリジウム（Ｉｒ）及びオスミウム（Ｏｓ）よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された２つ以上の元素を含む合金を用いることができる。
【０１２７】
第３非磁性層３０ｎには、銅（Ｃｕ）などのスピン拡散長が長い材料、または、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を用いることができる。スピン偏極した電子が挿入される効果を消去したい場合には、ルテニウム（Ｒｕ）などのスピン拡散長が短い材料を、第３非磁性層３０ｎに用いることが望ましい。
【０１２８】
既に説明したように、磁気記憶素子１１０において、積層体ＳＢ０に電子電流を流すための一対の電極が設けられる。
電極には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第３強磁性層３０及び第４強磁性層４０に用いられる材料と同様の材料を挙げることができる。
【０１２９】
導電性の非磁性材料の具体例としては、金（Ａｕ）、銅（Ｃｕ）、クロム（Ｃｒ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの金属、または、上記の群から選択された２つ以上を含む合金を用いることができる。
【０１３０】
さらに、電極に用いられる導電性の非磁性材料として、カーボンナノチューブ、カーボンナノワイヤ及びグラフェン等の材料が挙げられる。
【０１３１】
電極に付与される導電性の保護膜には、タンタル（Ｔａ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）及びアルミニウム（Ａｌ）よりなる群から選択された少なくともいずれかの元素を含む合金、または、グラフェンなどの材料を用いることができる。エレクトロマグレーション耐性及び低抵抗であることを考慮すると、保護膜には、銅（Ｃｕ）及びアルミニウム（Ａｌ）よりなる群から選択されたいずれかの元素、または、これらを含む合金を用いることが望ましい。
【０１３２】
既に説明したように、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。例えば、Ｘ−Ｙ平面に射影したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して平行な面で切断した形状）は、円形、楕円形、扁平円、並びに、四角形及六角形などの３つ以上の角を有する多角形の形状を有することができる。
【０１３３】
Ｚ軸に対して平行な平面で切断したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状は任意である。Ｚ軸に対して平行な平面で切断したときの第１積層部ＳＢ１及び第２積層部ＳＢ２の形状（膜面に対して垂直な面で切断した形状）は、例えば、テーパ形状または逆テーパ形状を有することができる。
【０１３４】
第１積層構成（例えば、磁気記憶素子１１２ａ及び１１２ｂなど）において、第１強磁性層１０と第４強磁性層４０とは、第３非磁性層３０ｎを介して反強磁性結合していても良い。このように、非磁性層を介して互いの磁化の方向が反強磁性結合し反平行となる構造は、シンセティックアンチフェロ（ＳＡＦ：Synthetic Anti-Ferromagnet）構造と呼ばれる。この例では、「第１の磁性層（例えば第１強磁性層１０）／非磁性層（例えば第３非磁性層３０ｎ）／第２の磁性層（例えば第４強磁性層４０）」の積層構造が、ＳＡＦ構造に対応する。
【０１３５】
ＳＡＦ構造を用いることにより、互いの磁化固定力が増強され、外部磁界に対する耐性、及び、熱的な安定性を向上させることができる。この構造では、磁気記憶層（例えば第２強磁性層２０）の位置において膜面に対して垂直な方向にかかる漏洩磁界をほぼゼロにすることができる。
【０１３６】
ＳＡＦ構造における非磁性層（中間層）には、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）やオスミウム（Ｏｓ）などの金属材料が用いられる。非磁性層の厚さは、３ｎｍ以下に設定される。これにより、非磁性層を介して十分強い反強磁性結合が得られる。
【０１３７】
すなわち、ＳＡＦ構造において、第３非磁性層３０ｎは、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含み、第３非磁性層３０ｎの厚さは、３ｎｍ以下であることが望ましい。
【０１３８】
なお、実施形態に係る磁気記憶素子に含まれる各層の寸法（幅及び厚さなど）は、例えば電子顕微鏡写真像などにより求められる。
【０１３９】
第２積層構成（例えば、磁気記憶素子１２１ａ及び１２１ｂなど）において、第３非磁性層３０ｎにおいてスピン情報が保たれると、第３強磁性層３０は、第２強磁性層２０からのスピントランスファトルクの影響を受ける。このため、第３強磁性層３０の磁化回転の制御性が低下する場合がある。
【０１４０】
このとき、第３非磁性層３０ｎとして、例えばルテニウム（Ｒｕ）などのようなスピン拡散長の短い膜（スピン消失の機能を持つ材料）、または、スピン拡散長の短い構造を有する層を用いることが望ましい。これにより、第３強磁性層３０の磁化回転の制御性の低下を抑制できる。
【０１４１】
すなわち、第３強磁性層３０の磁化が歳差運動をするためのスピントランスファトルクの大きさは、第４強磁性層４０でのスピン偏極で決まる。この構成においては、他の電子のスピンの影響（スピントランスファトルク）を受けることなく、第３強磁性層３０の磁化を独立に制御することが可能となる。
【０１４２】
第３非磁性層３０ｎのための、このようなスピン消失効果が得られる材料としては、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、これらの群から選択された２つ以上を含む合金を挙げることができる。
【０１４３】
第２積層構成において、第３非磁性層３０ｎの厚さは、第２強磁性層２０と第３強磁性層３０とが層間磁気結合しない値に設定されることが望ましい。具体的には、第３非磁性層３０ｎの厚さは、１．４ｎｍ以上に設定することが望ましい。
【０１４４】
第２積層構成において、第３非磁性層３０ｎの厚さが１．４ｎｍ以上であると、第２強磁性層２０と第３強磁性層３０とが層間結合せず、かつ、第３非磁性層３０ｎにおいて、伝導電子が第３非磁性層３０ｎの内部及び界面を通過する際にスピン偏極度を消失させることができる。さらに、第２強磁性層２０の磁化の向きにより第３強磁性層３０の歳差運動が変化することを、第３非磁性層３０ｎにより防ぐことができる。
【０１４５】
一方、第３非磁性層３０ｎの厚さが２０ｎｍを超えると、多層膜のピラー形成が困難となる。さらに、第２強磁性層２０から発生する磁界の強度が、第３強磁性層３０の位置で減衰する。そのため、第３非磁性層３０ｎの厚さは、２０ｎｍ以下に設定されることが望ましい。
【０１４６】
第２積層構成において、第３非磁性層３０ｎとして、前述した単層膜の他に、積層膜を用いることができる。この積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上を含む合金を含む層と、その層の少なくとも片側に積層された銅（Ｃｕ）層と、の積層構成を有することができる。
【０１４７】
さらに、第２積層構成において、第３非磁性層３０ｎに用いられる積層膜は、例えば、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）及びバナジウム（Ｖ）よりなる群から選択された金属、または、その群から選択された２つ以上を含む合金を含む第１層と、第１層の少なくとも片側に積層され、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）及びルテニウム（Ｒｕ）よりなる群から選択された少なくともいずれかの元素を含む酸化物を含む第２層と、を含む積層構成を有することができる。
【０１４８】
図１８は、第１の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図１８に表したように、磁気記憶素子１１２ｂｓは、積層体ＳＢ０の側面の少なくとも一部に対向する磁気シールド５１をさらに含む。この例でおいては、磁気シールド５１は、さらに、第２積層部ＳＢ２の側面、及び、第３非磁性層３０ｎの側面に対向している。磁気シールド５１は、積層体ＳＢ０の側面の上記の少なくとも一部を覆う。
【０１４９】
さらに、磁気記憶素子１１２ｂｓは、積層体ＳＢ０の側面の上記の少なくとも一部と、磁気シールド５１との間に設けられた保護層５２をさらに含む。
【０１５０】
例えば、第１積層部ＳＢ１の側面及び第２積層部ＳＢ２の側面は、例えばＳｉＮやＡｌ２Ｏ３などの保護層５２を介して、パーマロイ（Ｐｙ）などの磁気シールド５１により覆われる。
【０１５１】
これにより、複数の磁気記憶素子が並べられた場合において、隣の磁気記憶素子からの漏洩磁界が、第１積層部ＳＢ１及び第２積層部ＳＢ２の動作に影響を与えることが抑制される。例えば、各セルにおいて、第１積層部ＳＢ１に作用する有効磁界が実質的に同じであるため、ビット間の反転電流のばらつきが抑制される。第２積層部ＳＢ２についても発振電流のばらつきが同様に抑えられる。また、第１積層部ＳＢ１及び第２積層部ＳＢ２からの漏洩磁界が、隣の磁気記憶素子に作用することを抑制することができる。その結果、複数の磁気記憶素子どうしを近接して配置することができ、集積度を向上することができる。
【０１５２】
保護層５２には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、マグネシウム（Ｍｇ）及び鉄（Ｆｅ）よりなる群から選択された少なくともいずれかの元素を含む、酸化物、窒化物または弗化物を用いることができる。
【０１５３】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択されたいずれかの元素、または、この群から選択された２つ以上を含む合金を用いることができる。
【０１５４】
磁気シールド５１には、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素と、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びロジウム（Ｒｈ）よりなる群から選択された少なくともいずれかの元素と、の組み合わせによる合金を用いることができる。
【０１５５】
磁気シールド５１に含まれる磁性材料の組成や熱処理により、磁気シールド５１の特性を調整することができる。また、磁気シールド５１には、ＴｂＦｅＣｏ及びＧｄＦｅＣｏなどの希土類−遷移金属のアモルファス合金を用いることができる。また、磁気シールド５１には、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ及びＣｏ／Ｎｉなどの積層構造を用いることができる。
【０１５６】
上記の磁気シールド５１（及び保護層５２）は、実施形態に係る不揮発性記憶装置に用いられる任意の磁気記憶素子においても設けることができる。
【０１５７】
（第２の実施形態）
図１９は、第２の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図１９に表したように、本実施形態に係る不揮発性記憶装置６２０においては、磁気記憶素子２１０の積層体ＳＢ０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを含む。そして、不揮発性記憶装置６２０は、磁気記憶素子２１０、制御部５５０に加え、第３非磁性層３０ｎに直接または間接に接続された配線（中間配線８３）を備える。なお、不揮発性記憶装置６２０は、第１配線８１及び第２配線８２をさらに備えている。
【０１５８】
図１９では図示していないが、不揮発性記憶装置６２０は、第３非磁性層３０ｎと中間配線８３との間に設けられたスイッチＳＷ（例えば選択トランジスタＴＲ）をさらに備えても良い。すなわち、不揮発性記憶装置６２０は、積層体ＳＢ０の一端と第１配線８１との間（第１位置）、積層体ＳＢ０の他端と第２配線８２との間（第２位置）、及び、第３非磁性層３０ｎと中間配線８３との間（第３位置）の少なくともいずれかに設けられたスイッチＳＷを含むことができる。
【０１５９】
不揮発性記憶装置６２０における磁気記憶素子２１０には、第１の実施形態に関して説明した磁気記憶素子のいずれかの構成を用いることができる。磁気記憶素子２１０の構成に関して、第１の実施形態と同様とすることができる部分についての説明は省略する。また、磁気記憶素子２１０においても、磁気シールド５１（及び保護層５２）をさらに設けても良い。以下では、磁気記憶素子２１０が、磁気記憶素子１１０と同様の構成を有している場合に関して説明する。
【０１６０】
不揮発性記憶装置６２０においては、書き込み動作で流れる電流の経路は、読み出し動作で流れる電流の経路とは異なることができる。
【０１６１】
図２０（ａ）及び図２０（ｂ）は、第２の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
図２０（ａ）は書き込み動作ＷＯを例示しており、図２０（ｂ）は、読み出し動作ＲＯを例示している。
【０１６２】
図２０（ａ）に表したように、書き込み動作ＷＯにおいては、書き込み電流ＩＷは中間配線８３（第３非磁性層３０ｎ）と、第２積層部ＳＢ２と、を通る経路により供給される。書き込み動作ＷＯにおいて、第１積層部ＳＢ１（センサ部）には電流は流れない。
【０１６３】
図２０（ｂ）に表したように、読み出し動作ＲＯにおいて、読み出し電流ＩＲは、中間配線８３（第３非磁性層３０ｎ）と、第２積層部ＳＢ２と、を通る経路により供給される。読み出し動作ＲＯにおいて、第２強磁性層２０の磁化の向きが異なると、第３強磁性層３０の位置における漏洩磁界が異なる。第３強磁性層３０における発振周波数の違いを読み出し部５１０で検出することで、第２強磁性層２０の記憶状態を読み出すことができる。また、読み出し動作ＲＯにおいては、第１積層部ＳＢ１に読み出し電流ＩＲが流れないため、読み出し動作ＲＯによる誤書き込みが抑制される。
【０１６４】
図２１（ａ）及び図２１（ｂ）は、第２の実施形態に係る不揮発性記憶装置の別の動作を示す模式図である。
図２１（ａ）は書き込み動作ＷＯを例示しており、図２１（ｂ）は、読み出し動作ＲＯを例示している。
【０１６５】
図２１（ａ）に表したように、この例では、書き込み動作ＷＯでは、書き込み電流ＩＷは、第１積層部ＳＢ１と第２積層部ＳＢ２とを通る経路で供給される。第１強磁性層１０の磁化の向きが、第４強磁性層４０の磁化の向きと逆向きの場合は、スピントルクの向きに沿って第３強磁性層３０の磁化がそろうため、第２強磁性層２０の磁化の反転は、アシストされる。
【０１６６】
図２１（ｂ）に表したように、読み出し動作ＲＯでは、読み出し電流ＩＲは、中間配線８３（第３非磁性層３０ｎ）と第２積層部ＳＢ２とを通る経路で供給される。これにより、第３強磁性層３０における発振周波数の違いとして、第２強磁性層２０の記憶状態が読み出される。また、読み出し動作ＲＯによる誤書き込みが抑制される。
【０１６７】
このように、本実施形態に係る不揮発性記憶装置６２０によれば、誤書き込みが抑制され、安定した動作が可能になる。
【０１６８】
図２２（ａ）〜図２２（ｅ）は、第２の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図２２（ａ）及び図２２（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子２１１及び２１２は、第１積層構成を有することができる。
【０１６９】
図２２（ｃ）〜図２２（ｅ）に表したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子２２１、２３１及び２４１は、第２〜第４積層構成を有することができる。
【０１７０】
磁気記憶素子２１１においては、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きと同じである。磁気記憶素子２１２、２２１、２３１及び２４１においては、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きに対して逆向きである。第２〜第４積層構成において、第１強磁性層１０の磁化の向きは、第４強磁性層４０の磁化の向きに対して逆向きでも良い。また、第１〜第４積層構成において、各層の磁化の向きは、積層方向に対して傾斜していても良い。
【０１７１】
これらの例では、第１強磁性層１０、第２強磁性層２０及び第４強磁性層４０には、垂直磁化膜が用いられ、第３強磁性層３０には面内磁化膜が用いられている。ただし、実施形態はこれに限らない。例えば、第２積層部ＳＢ２は、図１６に関して説明したように種々の変形が可能である。例えば、第１積層部ＳＢ１は、図１７に関して説明したように種々の変形が可能である。
【０１７２】
図１９に例示したように、本実施形態に係る不揮発性記憶装置６２０に用いられる磁気記憶素子は、第１積層部ＳＢ１と第２積層部ＳＢ２と第３非磁性層３０ｎとを含む。第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆと、を有する。第１面３１ｆ及び第２面３２ｆは、積層方向ＳＤ１に対して垂直である。第２面３２ｆは、第１面３１ｆとは反対側の面である。第１面３１ｆの少なくとも一部は、第１積層部ＳＢ１に面している。第２面３２ｆの少なくとも一部は、第２積層部ＳＢ２に面している。この例では、第３非磁性層３０ｎの少なくとも一部は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に配置される。
【０１７３】
（第３の実施形態）
図２３は、第３の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図２３に表したように、本実施形態に係る不揮発性記憶装置６３０は、磁気記憶素子２５０と、制御部５５０と、中間配線８３と、を備える。磁気記憶素子２５０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを含む。第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎを、便宜的に積層体ＳＢ０と呼ぶ。中間配線８３は、第３非磁性層３０ｎに直接または間接に接続されている。なお、不揮発性記憶装置６３０は、第１配線８１及び第２配線８２をさらに備えている。制御部５５０は、読み出し部５１０を含む。
【０１７４】
第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆ（第１面３１ｆとは反対側の面）と、を含む。第１面３１ｆの少なくとも一部は、第１積層部ＳＢ１に面している。第２面３２ｆの少なくとも一部は、第２積層部ＳＢ２に面している。この例では、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１は、第２積層部ＳＢ２と重なる部分を有していない。第３非磁性層３０ｎは、第１積層部ＳＢ１と第２積層部ＳＢ２との間の部分を有していない。これ以外の構成は、第２の実施形態に関して説明した構成と同様とすることができるので説明を省略する。
【０１７５】
このような不揮発性記憶装置６３０においても、第１積層部ＳＢ１からの漏れ磁界が第３強磁性層３０に作用する。このため、読み出し部５１０により、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出すことができる。
【０１７６】
これにより、読み出し動作ＲＯにおける誤書き込みが抑制され、安定した動作が可能になる。
本実施形態においても、磁気記憶素子における積層構成（第１〜第４強磁性層１０〜４０の順番）は任意である。また、各層の磁化の向きは、第１実施形態に関して説明したのと同様に種々の変形が可能である。
【０１７７】
このように、実施形態において、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１が、第２積層部ＳＢ２と重ならなくても良い。また、Ｘ−Ｙ平面に射影したときに、第１積層部ＳＢ１の少なくとも一部が、第２積層部ＳＢ２と重なっても良い。
【０１７８】
第１〜第３の実施形態においては、第１積層部ＳＢ１を含む層（Ｚ軸に対して垂直な層）のＺ軸に沿った位置は、第２積層部ＳＢ２を含む層（Ｚ軸に対して垂直な層）のＺ軸に沿った位置とは異なる。すなわち、第１積層部ＳＢ１は、第２積層部ＳＢ２と、Ｘ−Ｙ平面内で並置されない。第１積層部ＳＢ１（磁気記憶部）のＺ軸に沿った位置は、第２積層部ＳＢ２（センサ部）のＺ軸に沿った位置とは異なる。これにより、同一のＸ−Ｙ平面内にセンサ部と磁気記憶部が配置されないため、同一のＸ−Ｙ平面内にセンサ部と磁気記憶部とが配置された場合よりも記憶密度を向上できる。
【０１７９】
（第４の実施形態）
図２４は、第４の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図２４に表したように、本実施形態に係る不揮発性記憶装置６４０は、磁気記憶素子２６０と、制御部５５０と、中間配線８３と、を備える。
【０１８０】
磁気記憶素子２６０は、第１積層部ＳＢ１、第２積層部ＳＢ２及び第３非磁性層３０ｎに加え、並置積層部ＳＢｔ（第３積層部）をさらに含む。
【０１８１】
この場合も、第３非磁性層３０ｎは、第１面３１ｆと、第２面３２ｆ（第１面３１ｆとは反対側の面）と、を含む。第１面３１ｆ一部は、第１積層部ＳＢ１に面している。第２面３２ｆ一部は、第２積層部ＳＢ２に面している。並置積層部ＳＢｔは、第１面３１ｆに面する。並置積層部ＳＢｔは、第１積層部ＳＢ１と並置される。具体的には、並置積層部ＳＢｔは、積層方向ＳＤ１に対して垂直な同一平面内（Ｘ−Ｙ平面内）において、第１積層部ＳＢ１と並ぶ。
【０１８２】
並置積層部ＳＢｔは、並置第１強磁性層１０ｔ（第５強磁性層）と、並置第２強磁性層２０ｔ（第６強磁性層）と、並置第１非磁性層１０ｎｔ（第４非磁性層）と、を含む。並置第１強磁性層１０ｔにおいては、一定の方向（例えば第３方向）に磁化（並置第１強磁性層１０ｔの磁化）が固定されている。並置第２強磁性層２０ｔは、積層方向ＳＤ１に沿って並置第１強磁性層１０ｔと積層されている。並置第２強磁性層２０ｔにおいては、磁化（並置第２強磁性層２０ｔの磁化）の方向が可変である。並置第２強磁性層２０ｔは、磁気記憶層として機能する。並置第１非磁性層１０ｎｔは、並置第１強磁性層１０ｔと並置第２強磁性層２０ｔとの間に設けられる。
【０１８３】
この例では、第１強磁性層１０、第２強磁性層２０、並置第１強磁性層１０ｔ及び並置第２強磁性層２０ｔには、垂直磁化膜が用いられる。第３強磁性層３０及び第４強磁性層４０には、面内磁化膜が用いられている。ただし、実施形態はこれに限らず、それぞれの磁化の向きは任意である。
【０１８４】
不揮発性記憶装置６４０は、第１配線８１（第１積層部ＳＢ１の端に接続された配線）、第２配線８２（第２積層部ＳＢ２の端に接続された配線）、中間配線８３（第３非磁性層３０ｎに接続された配線）に加え、並置積層部用配線８４をさらに備える。並置積層部用配線８４は、並置積層部ＳＢｔの一端（第３非磁性層３０ｎに対向する端とは反対側の端）に直接または間接に接続される。
【０１８５】
図２５（ａ）及び図２５（ｂ）は、第４の実施形態に係る不揮発性記憶装置の動作を示す模式図である。
図２５（ａ）に表したように、書き込み動作ＷＯでは、書き込み電流ＩＷは、２つのＭＴＪ（第１積層部ＳＢ１及び並置積層部ＳＢｔ）と、第３非磁性層３０ｎ（中間配線８３）と、を通る経路で供給される。２つの磁気記憶層の一方（例えば第２強磁性層２０）の磁化の向きは、２つの磁気記憶層の他方（例えば並置第２強磁性層２０ｔ）の磁化の向きと、逆である。
【０１８６】
例えば、第３強磁性層３０の位置における第２強磁性層２０からの漏洩磁界の向きは、第３強磁性層３０の位置における並置第２強磁性層２０ｔからの漏洩磁界の向きと同じ（同図において右向き）である。第３強磁性層３０には、第２強磁性層２０の磁化状態の差異によって、異なる有効磁界が作用する。
【０１８７】
図２５（ｂ）に表したように、読み出し動作ＲＯにおいては、第２積層部ＳＢ２（センサ部）と中間配線８３（第３非磁性層３０ｎ）とを通る経路に読み出し電流ＩＲが供給される。これにより、読み出し部５１０により、第３強磁性層３０の発振の周波数を読み出し、これに基づいて、第２強磁性層２０の記憶状態が読み出される。
【０１８８】
例えば、読み出し部５１０は、第２強磁性層２０の磁化の向きと並置第２強磁性層２０ｔの磁化の向きとに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。さらに、読み出し部５１０は、第２強磁性層２０の磁化の向きと並置第２強磁性層２０ｔの磁化の向きとに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、並置第２強磁性層２０ｔの磁化の向きを読み出しても良い。
【０１８９】
図２６（ａ）及び図２６（ｂ）は、第４の実施形態に係る別の不揮発性記憶装置の構成を例示する模式図である。
【０１９０】
図２６（ａ）に表したように、不揮発性記憶装置６３１においては、図２３に関して説明した不揮発性記憶装置６３０の構成において、磁気シールド５１がさらに設けられている。また、図２６（ｂ）に表したように、不揮発性記憶装置６４２においては、図２４に関して説明した不揮発性記憶装置６４０の構成において、磁気シールド５１がさらに設けられている。磁気シールド５１と磁気記憶素子との間は、例えば絶縁膜で埋め込まれている。例えば、磁気シールド５１と磁気記憶素子の間には保護層５２が設けられても良い。
【０１９１】
不揮発性記憶装置６３１及び不揮発性記憶装置６４２のように、個々の積層体ＳＢ０に磁気シールド５１を設けた場合、Ｘ−Ｙ平面内に複数の磁気記憶素子を設けても、意図しない磁気記憶部とセンサ部の組み合わせにおける干渉が抑制される、これにより、安定した動作が確保でき、また、記憶密度を向上できる。
【０１９２】
（第５の実施の形態）
図２７（ａ）〜図２７（ｃ）は、第５の実施形態に係る不揮発性記憶装置の構成を示す模式的斜視図である。
図２７（ａ）に表したように、本実施形態に係る不揮発性記憶装置６５１は、磁気記憶素子（例えば磁気記憶素子１１０）及び制御部５５０に加え、読み出し用配線（読み出しビット配線であり、この例では第２配線８２）と、導電層８５と、をさらに備える。読み出し用配線（第２配線８２）は、第１〜第４の実施形態に係る任意の磁気記憶素子（例えば磁気記憶素子１１０など）と、読み出し部５１０と、を接続する。導電層８５は、読み出し用配線（第２配線８２）に沿って設けられる。
【０１９３】
例えば、第１配線８１はＸ軸に沿って延び、第２配線８２は、Ｙ軸に沿って延びる。導電層８５は、例えばＹ軸に沿って延びる。この例では、導電層８５は、Ｘ−Ｙ平面内において、第２配線８２と並置されている。
【０１９４】
図２７（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６５２は、読み出し用配線（第２配線８２）と、導電層８５（第１導電層）及び導電層８６（第２導電層）と、を含む。導電層８５と導電層８６との間に、読み出し用配線（第２配線８２）が配置されている。この場合も、導電層８５及び導電層８６は、読み出し用配線（第２配線８２）に沿って延びる。この例では、導電層８５及び導電層８６は、Ｘ−Ｙ平面内において、第２配線８２と並置されている。
【０１９５】
図２７（ｃ）に表したように、本実施形態に係る不揮発性記憶装置６５３は、読み出し用配線（第２配線８２）と、導電層８７と、を含む。導電層８７は、読み出し用配線（第２配線８２）に沿っている。この例では、Ｘ−Ｙ平面に射影したときに、導電層８７は、第２配線８２と重なる部分を有する。すなわち、導電層８７のＺ軸に沿った位置は、第２配線８２のＺ軸に沿った位置とは異なる。導電層８７は、例えば、線状でも良く、面状でも良い。
【０１９６】
このように、第２配線８２に沿って設けられる導電層においては、種々の変形が可能である。
【０１９７】
本実施形態においては、読み出し用配線の近傍に導電層が設けられる。この導電層は、読み出し用配線を高周波信号が伝わる際に発生する電気力線が十分に収束する位置に設けられる。この高周波信号は、第３強磁性層３０の発振に基づく信号である。導電層を設けることで、第３強磁性層３０で発生した高周波信号が読み出し部５１０（例えば周波数検波回路）へ伝搬する際の減衰が低減される。これにより、読み出し動作ＲＯ時のＳＮ比が改善される。
【０１９８】
この導電層は、例えば、読み出し用配線と同一平面上に設けられる。また、読み出し用配線と同一平面上において、複数の導電層の間に読み出し用配線が配置される。読み出し用配線の両側に導電層が設けられる場合、読み出し用配線と導電層は、コプレナー構造を有することができる。また、導電層は、読み出し用配線の上の位置、または、読み出し用配線から見て斜めの配置に配置される。導電層が読み出し用配線の上に設けられる場合、導電層は、十分に大きい面を有する面状でも良い。この場合、読み出し用配線及び導電層は、マイクロストリップライン構造を有することができる。
【０１９９】
本実施形態において説明した導電層は、第１〜第３の実施形態に関して説明した不揮発性記憶装置のいずれか、及び、それらの変形の不揮発性記憶装置に適用できる。
【０２００】
（第６の実施形態）
図２８（ａ）〜図２８（ｃ）は、第６の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。
図２８（ａ）に表したように、本実施形態に係る不揮発性記憶装置６６１の読み出し部５１０においては、高周波フィルタ５１１と、積分回路５１２と、が設けられる。高周波フィルタ５１１は、第２配線８２に接続される。高周波フィルタ５１１の出力が積分回路５１２に入力される。例えば、高周波フィルタ５１１として、ローパスフィルタが用いられる。この場合、図７に関して説明したように、平行状態（Ｓｐｐ）の発振周波数が選択的に通過して検波される。なお、この例では、磁気記憶素子１１０が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。
【０２０１】
図２８（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６６２の読み出し部５１０においては、信号遅延回路５１３と、パワーリミッタ５１４と、ローパスフィルタ５１５と、が用いられる。すなわち、読み出し部５１０において、遅延検波方式が用いられる。第３強磁性層３０が発振することで生じた高周波信号を分岐して、その一方を信号遅延回路５１３に通した後で両者を掛け合わせる。信号遅延回路５１３には、任意に位相をシフトさせる回路、または、経路長を異ならせた線路などが用いられる。磁気記憶部の記憶状態によってセンサ部の発振周波数が変化する。信号遅延回路５１３を通過しない信号に、信号遅延回路５１３を通過した信号を乗算すると、位相のずれが生じる。この位相のずれにより、基準位相における振幅の変化や基準周波数からのずれが得られる。基準位相における振幅の変化を観察しても記憶状態を判別できる。また、基準周波数からずれた信号をフィルタで除いた結果に基づいて記憶状態を判別しても良い。パワーリミッタ５１４は必要に応じて設けられ、省略しても良い。
【０２０２】
図２８（ｃ）に表したように、本実施形態に係る不揮発性記憶装置６６３の読み出し部５１０においては、信号遅延回路５１３と、差動バッファ回路５１６と、論理回路５１７と、が用いられる。
【０２０３】
図２９（ａ）及び図２９（ｂ）は、第６の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。
図２９（ａ）に表したように、本実施形態に係る不揮発性記憶装置６６４の読み出し部５１０においては、ミクサ方式で周波数ｆが検出される。
【０２０４】
図２９（ｂ）に表したように、本実施形態に係る不揮発性記憶装置６６５の読み出し部５１０においては、積層型発振器ＳＢｒが用いられる。この積層型発振器ＳＢｒは、強磁性層３０ｒと、強磁性層４０ｒと、強磁性層３０ｒと強磁性層４０ｒとの間に設けられた非磁性層２０ｎｒと、を有する。強磁性層３０ｒは、第３強磁性層３０と同じ構成を有する。強磁性層４０ｒは、第４強磁性層４０と同じ構成の強磁性層４０ｒを有する。非磁性層２０ｎｒは、第２非磁性層２０ｎと同じ構成を有する。このように、局部発振器の替わりに、センサ部で用いているものと同じ構成を有する積層型発振器ＳＢｒを用いても良い。
【０２０５】
読み出し部５１０は、複数の磁気記憶素子のそれぞれに設けることができる。また、複数の磁気記憶素子に１つの読み出し部５１０を設けても良い。１つの読み出し部５１０は、複数の磁気記憶素子により共有されることができる。
【０２０６】
遅延検波方式において、読み出し部５１０（位相遅延回路）を経て乗算されるまでの時間は、例えば、１Ｇｂｐｓ（giga bits per second）以上９Ｇｂｐｓ以下に相当する時間である。マイクロマグネティクスの計算によれば、センサ部における発振の周波数は、１ｎｓ未満の時間で安定する。読み出し動作ＲＯに必要な時間は、センサ部が安定発振するまでの時間と、位相遅延回路を経て乗算されるまでの時間と、の和で概ね表される。
【０２０７】
本願発明者は、センサ部に外部磁界を印加することで、センサ部が安定発振するまでの時間を短縮できることを見出した。以下、実施形態に係る磁気記憶素子の特性についてマイクロマグネティクスの計算により調べた結果の例を説明する。
【０２０８】
この計算では、センサ部の形状は円筒状とし、センサ部をＸ−Ｙ平面に射影したときの直径φは３０ｎｍとした。第４強磁性層４０は、厚さ＝８ｎｍ、磁化＝１０００ｅｍｕ／ｃｃ、磁気異方性Ｋｕ＝８Ｍｅｒｇ／ｃｍ３（メガエルグ／立方センチメートル）を有する垂直磁化膜とした。第３強磁性層３０は、厚さ＝３ｎｍ、磁化Ｍｓ＝８００ｅｍｕ／ｃｃ、磁気異方性Ｋｕ＝５０００ｅｒｇ／ｃｍ３を有する面内磁化膜とした。第２非磁性層２０ｎは、厚さ８ｎｍのＣｕ層とした。このようなセンサ部に、Ｚ軸に対して平行な方向（第３強磁性層３０から第４強磁性層４０に向かう方向）の外部磁界Ｈｅｘｔを印加したときの第３強磁性層３０における発振の周波数ｆを計算した。
【０２０９】
図３０は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、外部磁界Ｈｅｘｔ（Ｏｅ）であり、縦軸は、第３強磁性層３０における発振の周波数ｆである。この例では、第３強磁性層３０に供給される電流Ｉｃは、−５０μＡである。なお、電流Ｉｃが正のとき、電流Ｉｃは、第３強磁性層３０から第４強磁性層４０に向かう。図３０から分かるように、外部磁界Ｈｅｘｔが大きいと、発振の周波数ｆが大きくなる。
【０２１０】
図３１は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、外部磁界Ｈｅｘｔを印加してからの時間ｔ（ｐｓ：ピコ秒）であり、縦軸は、第３強磁性層３０における規格化磁化Ｍｘ（単位は無次元）である。図３１から分かるように、外部磁界Ｈｅｘｔを印加し、外部磁界Ｈｅｘｔの絶対値を大きくすることで、第３強磁性層３０における初期応答が早まる。
【０２１１】
図３２は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、外部磁界Ｈｅｘｔが−２１０Ｏｅ〜−３００Ｏｅのときの特性を詳しく例示している。横軸は、外部磁界Ｈｅｘｔを印加してからの時間ｔ（ｐｓ：ピコ秒）であり、縦軸は、第３強磁性層３０における規格化磁化Ｍｘである。図３２から分かるように、外部磁界Ｈｅｘｔにより、第３強磁性層３０における立ち上がり時間が短縮される。
【０２１２】
図３３は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、図３０と同じであり、横軸は、外部磁界Ｈｅｘｔであり、縦軸は、第３強磁性層３０における発振の周波数ｆである。図３３に示したように、特定の大きさの外部磁界Ｈｅｘｔの領域Ｈｅｘｔｖ（この例では、外部磁界Ｈｅｘｔが−２１０Ｏｅ〜−３００Ｏｅの領域）において、一定の周波数ｆが得られる。この領域Ｈｅｘｔｖにおいては、周波数ｆを変えずに、位相を変化させることができる。すなわち、印加する外部磁界Ｈｅｘｔの大きさを適切な値に設定することで、第３強磁性層３０における発振の周波数ｆを一定に保ったまま、第３強磁性層３０における発振の初期応答が早まる。すなわち、発振が安定するまでの時間を短縮できる。この方法により、発振が安定するまでの時間は、０．６ｎｓ程度にできる。この場合には、読み出し動作ＲＯの時間は、１ｎｓ未満となる。
【０２１３】
磁気記憶素子の特性の例について説明する。
以下説明する磁気記憶素子においては、積層体ＳＢ０は、図１に例示した第１積層構成を有する。第３強磁性層３０は、厚さが２ｎｍのＦｅＣｏＢ層であり、第２非磁性層２０ｎは、厚さが２ｎｍのＣｕ層であり、第４強磁性層４０は、厚さが６ｎｍのＦｅＣｏＢ層である。積層体ＳＢ０の形状は円筒形であり、Ｘ−Ｙ平面に射影したときの直径φが３０ｎｍである。このようなセンサ部に外部から磁界を印加しない状態で電流Ｉｃを通電した時の発振周波数は、５．４ＧＨｚである。
【０２１４】
図３４は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、上記のセンサ部に外部磁界Ｈｅｘｔを印加したときの、センサ部における発振状態を例示している。
図３４の横軸は、センサ部における発振の周波数ｆである。縦軸は、発振の強度Ｉｎｔである。図３４に表したように、センサ部に、０．５ｋＯｅ、０Ｏｅ、−０．５ｋＯｅ及び−１．０ｋＯｅの異なる外部磁界Ｈｅｘｔを印加することで、発振の周波数ｆは変化する。この外部磁界Ｈｅｘｔは、第３強磁性層３０の位置に印加される第２強磁性層２０から漏洩磁界を含む。すなわち、第２強磁性層２０の磁化の向きにより、第３強磁性層３０における発振の周波数ｆが変化する。
【０２１５】
図３５は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、センサ部に外部磁界Ｈｅｘｔを印加したときの、センサ部における発振状態を例示している。
図３５の横軸は、センサ部に供給される電流Ｉｓｔｏ（規格化された値）であり、縦軸はセンサ部における発振の周波数ｆである。図３１に表したように、センサ部に、０．５ｋＯｅ、０Ｏｅ及び−０．５ｋＯｅの異なる外部磁界Ｈｅｘｔ（第２強磁性層２０の磁化の状態に相当する）を印加することで、発振の周波数ｆは変化する。例えば、外部磁界Ｈｅｘｔが＋５００Ｏｅのときと、−５００Ｏｅのときと、において、それぞれ数１００ＭＨｚの周波数シフトが得られている。この特性に基づいて、第３強磁性層３０における発振の周波数ｆを検出することで、第２強磁性層２０における磁化の状態を把握することができる。
【０２１６】
以下説明する磁気記憶素子の例においては、積層体ＳＢ０は、図１に例示した第１積層構成を有する。まず、センサ部の特性について説明する。第４強磁性層４０は、厚さ＝６ｎｍ、Ｍｓ＝７００ｅｍｕ／ｃｃ、Ｋｕ＝１０Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。第２非磁性層２０ｎは、厚さ＝２ｎｍのＣｕ層とした。第３強磁性層３０は、厚さ＝２ｎｍ、Ｍｓ＝８００ｅｍｕ／ｃｃ、Ｋｕ＝５０００ｅｒｇ／ｃｍ３の面内磁化膜とした。このようなセンス部について、マイクロマグネティクスにより、電流Ｉｃに対する発振周波数を解析した。
【０２１７】
図３６は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図の横軸は、電流Ｉｃであり、縦軸は、第３強磁性層３０における発振の周波数ｆである。図３６に表したように、電流Ｉｃの絶対値が４μＡ以上の領域において、発振が生じる。そして、電流Ｉｃが−１１μＡのときに、非発振である（図３６においてプロットが表示されていない）。第７式を基に、このようなセンサ部の発振周波数の上限を求めると、５ＧＨｚである。
【０２１８】
次に、磁気記憶部の特性について説明する。第２強磁性層２０は、厚さ＝２ｎｍ、Ｍｓ＝９００ｅｍｕ／ｃｃ、Ｋｕ＝６Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。第１非磁性層１０ｎは、厚さ１ｎｍのＭｇＯ膜とした。第１強磁性層１０は、厚さ＝６ｎｍ、Ｍｓ＝７００ｅｍｕ／ｃｃ、Ｋｕ＝１０Ｍｅｒｇ／ｃｍ３の垂直磁化膜とした。このような磁気記憶部について、マイクロマグネティクスにより、磁化反転を解析した。
【０２１９】
この磁気記憶部における共鳴周波数ｆｏは、１０ＧＨｚである。磁気記憶部の共鳴周波数ｆｏ近傍の磁界が、磁気記憶部に外部から印加されると、共鳴効果によって、より磁化反転が生じ易くなる。
【０２２０】
図３７は、実施形態に係る磁気記憶素子の特性を示すグラフ図である。
同図は、上記の磁気記憶部に−３０μＡの電流を供給しつつ、外部からの磁界を印加したときの、第２強磁性層２０における時間反転速度を解析した結果を示している。ここでは、外部からの磁界の強度は１３３Ｏｅとし、外部からの磁界の周波数を変化させた。同図の横軸は、第２強磁性層２０に外部から印加した磁化の周波数ｆｅｘｔ（ＧＨｚ）である。縦軸は、第２強磁性層２０における磁化反転時間ｔｒ（ｎｓ）である。
【０２２１】
図３７から分かるように、共鳴周波数（１０ＧＨｚ）±１ＧＨｚ以内の周波数帯域の磁界が印加された時に、磁化反転がアシストされる。
【０２２２】
本願発明者が見出した知見によれば、共鳴周波数ｆｏ±１ＧＨｚ以内の周波数帯域の磁界を印加すると、第２強磁性層２０における磁化反転はアシストされる。
【０２２３】
図３６に関して説明したセンサ部と、図３７に関して説明した磁気記憶部と、を積層させた場合、センサ部が発振する電流値は、磁気記憶部における磁気反転の電流値よりも小さい。従って、磁気記憶部に格納された情報（第２強磁性層２０の磁化の状態）を読み出す時に、センサ部は発振する。そして、その発振の周波数ｆの違いにより、記憶状態を判別することができる。また、磁気記憶部の共鳴周波数ｆｏ（この例では１０ＧＨｚ）と、センサ部の発振の周波数ｆと、の差は１ＧＨｚ以上であるため、読み出し時において誤書き込みが発生しない。
【０２２４】
以下、実施形態に係る磁気記憶素子の製造方法の例について説明する。以下の製造方法は、処理工程の条件や順番などを変更することで、第１〜第４の実施形態に係る磁気記憶素子及びそれらの変形の磁気記憶素子などに適用される。
【０２２５】
以下の説明において、「材料Ａ＼材料Ｂ」は、材料Ａの上に材料Ｂが積層されていることを指す。
【０２２６】
ウェーハ上に下部電極（図示せず）を形成した後、超高真空スパッタ装置を用いて、下部電極上に、Ｔａ層（電極とのコンタクト層、兼下地層）、ＣｏＦｅＢ層（第２強磁性層２０）、ＭｇＯ（第１非磁性層１０ｎ）、ＣｏＦｅＢ＼ＦｅＰｔ層（第１強磁性層１０）の順に積層させる。ここで、磁界中でアニールすることによって、ＣｏＦｅＢ層とＣｏＦｅＢ＼ＦｅＰｔ層との膜面垂直方向の磁気異方性の強さを調節することもできる。続いて、Ｔａ＼Ｒｕ層（第３非磁性層）、ＦｅＰｔ＼ＣｏＦｅＢ＼Ｃｕ＼Ｐｙ層（センス部）、及び、Ｔａ（コンタクト層）をこの順に積層する。これにより、加工体が形成される。
【０２２７】
次に、ＥＢ（Electron Beam：電子線）レジストを塗布してＥＢ露光を行い、直径２０ｎｍのレジストマスクを形成する。加工体のうちで、レジストで被覆されていない部分を、下部電極が露出するまで、イオンミリングによって削る。次に、埋め込み絶縁層となるＳｉＯ２膜を成膜する。この後、ＣＭＰ（Chemical Mechanical Polishing）等で平坦化する。この後、ＲＩＥ（Reactive Ion Etching）等で全面をエッチングすることで、電極とのコンタクト層を露出させる。
【０２２８】
さらに全面にレジストを塗布し、レジストの開口部が上部電極の位置に対応するように、ステッパ露光装置を用いてレジストをパターニングする。上部電極に対応する開口を埋め込むようにＴａ／Ｃｕ膜を形成し、リフトオフ法により不要部分のＴａ／Ｃｕ膜及びレジストを除去することで上部電極が形成される。さらに、上部電極に電気的に接続される配線（図示しない）が設けられる。
【０２２９】
以下、磁気シールド５１を有する磁気記憶素子（例えば磁気記憶素子１１２ｂｓ）の製造方法の例を説明する。
上記で説明した製造方法と同様に、下部電極上に、Ｔａ＼Ｒｕ層（電極とのコンタクト層、兼下地層）、磁気記憶部、及び、第３非磁性層３０ｎ、第１強磁性層１０、第１非磁性層１０ｎ、第２強磁性層２０、及び、電極とのコンタクト層をこの順に積層し、直径２０ｎｍのサイズに加工する。そして、保護層５２となるＳｉＮ層を形成した後、磁気シールド５１となるＰｙ層を形成する。エッチバックにより、Ｐｙ層を積層体ＳＢ０の側壁に残す。さらに、埋め込み絶縁層となるＳｉＯ２膜を形成し、加工し、上部電極を形成する。これにより、磁気記憶素子１１２ｂｓが作製される。
【０２３０】
上記において、保護層５２となるＳｉＮ層及び磁気シールド５１となるＰｙ層の形成の順序を変えることで、磁気シールド５１を含む種々の構成の磁気記憶素子が作製できる。
【０２３１】
（第７の実施形態）
本実施形態においては、複数の磁気記憶素子がマトリクス状に配置される。
図３８は、第７の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図３８に表したように、本実施形態に係る不揮発性記憶装置６７１は、記憶セルアレイ部ＭＣＡを備える。記憶セルアレイ部ＭＣＡは、マトリクス状に配列された複数の記憶セルＭＣを有する。
【０２３２】
各記憶セルＭＣは、第１〜第４の実施形態に係る磁気記憶素子のいずれかを記憶部として有する。この例では、磁気記憶素子１１０が用いられている。
【０２３３】
記憶セルアレイ部ＭＣＡには、複数のビット配線対（ビット配線ＢＬ及びビット配線バー＼ＢＬ）及び、複数のワード配線ＷＬが配置されている。複数のビット配線対のそれぞれは、列（カラム）方向に延在する。複数のワード配線ＷＬのそれぞれは、行（ロウ）方向に延在する。
【０２３４】
ビット配線ＢＬとワード配線ＷＬとの交差部分に、記憶セルＭＣが配置される。各記憶セルＭＣは、磁気記憶素子（例えば磁気記憶素子１１０）と選択トランジスタＴＲとを有する。磁気記憶素子１１０の一端は、ビット配線ＢＬに接続されている。磁気記憶素子１１０の他端は、選択トランジスタＴＲのドレイン端子に接続されている。選択トランジスタＴＲのゲート端子は、ワード配線ＷＬに接続されている。選択トランジスタＴＲのソース端子は、ビット配線バー＼ＢＬに接続されている。
【０２３５】
ワード配線ＷＬには、ロウデコーダ７５１が接続されている。ビット配線対のうちの一方（例えばビット配線バー＼ＢＬ）の一端は、読み出し部５１０に接続されている。ビット配線対のうちの一方（例えばビット配線バー＼ＢＬ）の他端は、スイッチ７５６を介して第１の電源ソース／シンク回路７５７に接続されている。ビット配線対のうちの他方（例えばビット配線ＢＬ）は、スイッチ７５４を介して第２の電源ソース／シンク回路７５５に接続されている。
【０２３６】
このような構成により、記憶セルアレイ部ＭＣＡの任意の記憶セルＭＣ（例えば磁気記憶素子１１０）にデータを書き込み、また、磁気記憶素子１１０に書き込まれたデータを読み出すことができる。
【０２３７】
（第８の実施形態）
本実施形態に係る不揮発性記憶装置における制御部５５０は、上記で説明した構成を有することができるので説明を省略する。以下では、記憶セルアレイ部ＭＣＡに関して説明する。以下では、磁気記憶素子を「積層構造体Ｍ−Ｓ」と表記する。積層構造体Ｍ−Ｓは、磁気記憶部（ＭＴＪ）と、センス部（ＳＴＯ）と、これらの間に設けられた中間配線８３（３ｒｄ−Ｗｉｒｅ：第３非磁性層３０ｎ）と、の積層構造を含む。
【０２３８】
図３９（ａ）及び図３９（ｂ）は、第８の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。
図４０（ａ）〜図４０（ｅ）は、第８の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図４０（ａ）〜図４０（ｅ）は、それぞれ、図３９（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。
【０２３９】
これらの図においては、図を見やすくするために、配線部及び素子部を図示しており、層間絶縁膜、保護膜、配線、及び、トランジスタの活性化領域などの内部の細かい構造（例えば積層構造など）は、省略している。また、これらの図においては、図を見やすくために、配線の幅などは適宜変更して描かれている。
【０２４０】
これらの図には、不揮発性記憶装置６８１の記憶セルアレイ部ＭＣＡの例が示されている。図３９（ｂ）は、図３９（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。
【０２４１】
図３９（ａ）に表したように、不揮発性記憶装置６８１においては、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、が、交互に並んでいる。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の幅、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の幅、及び、これらの間の部分の幅は、例えば、幅Ｆにほぼ等しい。
【０２４２】
書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）と読み出し用ビット配線ＢＬ（Ｒｅａｄ）との間に、ビット配線バー＼ＢＬが、１つおきに配置されている。ビット配線バー＼ＢＬの幅は、幅Ｆにほぼ等しい。ビット配線バー＼ＢＬの層は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の層、及び、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の層と、は異なる。
【０２４３】
この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線であり、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、ビット配線バー＼ＢＬは、例えば、第１ビット配線である。これらのビット配線（ビットライン）は、例えばＸ軸に沿って延在する。すなわち、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２４４】
すなわち、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、それらの間の１本のビット配線バー＼ＢＬと、が１組（ビットライン）となる。その組が、複数繰り返し配置されている。これらの組の間隔は、例えば、幅Ｆである。ここで、幅Ｆは、例えば、この不揮発性記憶装置６８１において、設計・作製する際の最小線幅である。
【０２４５】
これらのビット配線（ビットライン）の延在方向に対して交差する方向（例えば直交する方向）に、ワード配線ＷＬ（ワードライン）が並ぶ。ワード配線ＷＬは、例えばＹ軸に沿って延在する。ワード配線ＷＬの幅は、幅Ｆにほぼ等しい。ワード配線ＷＬは複数設けられ、複数のワード配線ＷＬのうちで、近接して並ぶ２本のワード配線ＷＬどうしの間隔は、幅Ｆにほぼ等しい。複数のワード配線ＷＬのうちで、互いの距離が長い２本のワード配線どうしの間隔は、幅Ｆの３倍（３Ｆ）にほぼ等しい。
【０２４６】
このワード配線ＷＬは、トランジスタのゲート電極となる。互いの距離が遠い２本のＷＬの間には、トランジスタの、ソース領域（ソース）及びドレイン領域（ドレイン）が形成されている。ソース領域のＹ軸に沿う長さは、例えば３Ｆである。ドレイン領域のＹ軸に沿う長さは、例えば３Ｆである。
【０２４７】
すなわち、間隔が略３Ｆのゲート電極の間に、ドレイン領域が形成されている。このドレイン領域は、ビットライン方向には、略Ｆの幅で分離されている。
【０２４８】
トランジスタの活性化領域（ＡＡ）のビットライン方向の長さは約５Ｆで、ワード配線方向の長さは約３Ｆである。複数のトランジスタの活性化領域（ＡＡ）どうしの間隔は、ビットライン方向において約Ｆであり、ワード配線方向において約Ｆである。トランジスタの活性化領域（ＡＡ）に重なるように、上記の３種類のビットライン（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、及び、ビット配線バー＼ＢＬ）が配置されている。
【０２４９】
ドレイン領域と、ＢＬ（Ｗｒｉｔｅ）と、が重なる位置には、磁気記憶素子の積層構造体Ｍ−Ｓが配置されている。
【０２５０】
図３９（ａ）及び図３９（ｂ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とドレイン領域とが重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）との接続ビアＶｉａ２が配置されている。接続ビアＶｉａ２の直径は、例えば、約Ｆである。この接続ビアＶｉａ２と、積層構造体Ｍ−Ｓと、をつなぐように、中間配線８３（３ｒｄ−Ｗｉｒｅ）が配置されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、例えば約Ｆであり、長さ（Ｙ軸方向に沿う長さ）は例えば３Ｆである。
【０２５１】
ビット配線バー＼ＢＬとソースとが重なる位置には、接続ビアＶｉａ１が配置されている。接続ビアＶｉａ１の直径は、例えば約Ｆである。
【０２５２】
このような構成を有する記憶セルアレイ部ＭＣＡにおいては、ビットライン方向には６Ｆ周期で同じ構造が繰り返され、ビットラインと直交する方向には４Ｆ周期で同じ構造が繰り返されている。記憶セルアレイ部ＭＣＡの繰り返し単位である６Ｆ×４Ｆの領域の中に、２つの記憶セルＭＣが設けられる。従って、不揮発性記憶装置６８１は、１２Ｆ２セル構成を有する。
【０２５３】
図４０（ａ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は、下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、下方に延びる接続ビアを介して、積層構造体Ｍ−Ｓから横方向に延びる中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続される。
【０２５４】
この中間配線８３（３ｒｄ−Ｗｉｒｅ）の上方には、ビット配線バー＼ＢＬが配置されている。この図に描かれた領域内においては、ビット配線バー＼ＢＬは、他の部分とは直接は接続していない。この例では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と、同じ層に設けられている。そして、これらよりも下方に、ビット配線バー＼ＢＬが配置されている。ただし、実施形態はこれに限らず、これらの部材の上下関係は任意である。例えば、３つのビット配線の高さがすべて異なり、ビット配線バー＼ＢＬが最上層でも良い。
【０２５５】
図４０（ｂ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が下方に延びており、ソースと接続している。この図に描かれた領域内では、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及び読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、他の部分と直接は接続していない。
【０２５６】
図４０（ｃ）に表したように、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続する接続ビアＶｉａ２は下方に延び、積層構造体Ｍ−Ｓと接続される。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、接続ビアＶｉａＭを介して、ドレイン領域と接続される。複数の積層構造体Ｍ−Ｓは、近い方の間隔が約Ｆで、遠い方の間隔が約３Ｆで配置されている。遠い方の間隔（間隔が約３Ｆ）の領域には、２つのゲートと、それらに挟まれた１つのソース領域と、が設けられている。
【０２５７】
図４０（ｄ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続する接続ビアＶｉａ２が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）に接続している。さらに下方に、トランジスタ部分（ゲート、ドレイン及びソース）が配置されているが、この図に描かれた領域内においては、これらのトランジスタ部分と、読み出し用ビット配線ＢＬ（Ｒｅａｄ）、接続ビアＶｉａ２及び中間配線８３（３ｒｄ−Ｗｉｒｅ）とは、直接には接続していない。
【０２５８】
図４０（ｅ）に表したように、ビット配線バー＼ＢＬに接続する接続ビアＶｉａ１が、下方に延びており、ソース領域と接続される。ソース領域の両側にはゲートが配置され、さらに、その横にはドレイン領域が配置されている。
【０２５９】
なお、上記の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線（Ｒｅａｄ）、ビット配線バー＼ＢＬ、及び、ワード配線ＷＬは、制御部５５０（図示しない）に、直接または間接に接続される。
【０２６０】
この例では、１個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続している。ただし、実施形態はこれに限らない。
【０２６１】
図４１（ａ）及び図４１（ｂ）は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。
図４１（ｂ）は、図４１（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。なお、これらの図では、制御部５５０は省略されている。
図４１（ａ）及び図４１（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置６８１ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気記憶素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２６２】
図４２は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。 図４２に表したように、実施形態に係る不揮発性記憶装置６８１ｂにおいては、１つの選択トランジスタＴＲに対し、１つのＭＴＪと、１つのＳＴＯと、が接続され、これらが、１つの記憶セルＭＣに対応する。ＳＴＯとＭＴＪとが接続されている部分には、さらに、中間配線８３（３ｒｄ−Ｗｉｒｅ）が接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の他端は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続されている。ＭＴＪの他端は、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）に接続されている。選択トランジスタＴＲの一方の端は、ＳＴＯに接続されており、他方の端は、ビット配線バー＼ＢＬに接続されている。
【０２６３】
選択トランジスタＴＲのゲートは、ワード配線ＷＬと接続されている。書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）、読み出し用ビット配線ＢＬ（Ｒｅａｄ）及びビット配線バー＼ＢＬは、いずれもこの図では横方向に、平行に配置されている。これらのビット配線のそれぞれが、複数の記憶セルＭＣのそれぞれと接続される。これらのビット配線のそれぞれの端（例えば両端）は、制御部５５０（この図では図示しない）に接続される。これらのビット配線に対して直交する方向に、複数のワード配線ＷＬが延在する。複数のワード配線ＷＬのそれぞれは、複数の記憶セルＭＣの選択トランジスタＴＲのゲートと接続される。複数のワード配線ＷＬのそれぞれの端（例えば両端）は、制御部５５０(この図では図示せず)に接続される。
【０２６４】
なお、図３９（ａ）〜図４０（ｅ）に関して説明した不揮発性記憶装置６８１の構成は、不揮発性記憶装置６８１ｂにおいて、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置を互いに入れ替えたものに相当する。
【０２６５】
図４３は、第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。 同図は、不揮発性記憶装置６８１ｂにおける書き込み動作ＷＯを例示している。
図４３に表したように、データを書き込む記憶セルＭＣ（ここでは選択ビットＳＢと呼ぶ）のゲートをオンするために、選択ビットＳＢに接続するワード配線ＷＬをオンにする。さらに、選択ビットＳＢに接続する書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、ＳＴＯ及びＭＴＪに書き込み電流Ｉｗが流れ、データの書き込みが行われる。
【０２６６】
この時、非選択ビットのＭＴＪ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、読み出しビット配線ＢＬ（Ｒｅａｄ）を介して回り込み電流が発生するが、中間配線８３（３ｒｄ−Ｗｉｒｅ）に比べて書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の配線抵抗を低くすることで、回り込み電流を抑制し、書き込み動作ＷＯには影響が出ない。これをより効果的にするために、中間配線８３（３ｒｄ−Ｗｉｒｅ）にダイオードを接続しても良い。
【０２６７】
図４４は、第８の実施形態に係る不揮発性記憶装置の動作を示す模式的回路図である。同図は、不揮発性記憶装置６８１ｂにおける読み出し動作を例示している。
図４４に表したように、選択ビットＳＢのゲートをオンするために、選択ビットＳＢに接続するワード配線ＷＬをオンにする。さらに、選択ビットＳＢに接続する読み出し用ビット配線ＢＬ（Ｒｅａｄ）をＨｉｇｈ状態にし、選択ビットＳＢに接続するビット配線バー＼ＢＬをＬｏｗ状態にする。これにより、選択ビットＳＢでは、読み出し電流ＩｒはＳＴＯに流れ、データの読み出しが行われる。
【０２６８】
この時、非選択ビットのＭＴＪ部、中間配線８３（３ｒｄ−Ｗｉｒｅ）、及び、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）を介して回り込み電流が発生し、選択ビットＳＢのＭＴＪにも電流が流れるが、その電流は微小なため、誤書き込みが生じることなく読み出すことができる。
【０２６９】
図４５は、第８の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図４５に表したように、実施形態に係る不揮発性記憶装置６８１ｃにおいては、中間配線８３の一端が、ＭＴＪの一端とＳＴＯの一端とに接続されている。ＭＴＪの他端は、第１トランジスタＴＲａ１のソース及びドレインの一方に接続されている。第１選択トランジスタＴＲａ１のソース及びドレインの他方は、ビット配線バー＼ＢＬに接続されている。第１選択トランジスタＴＲａ１のゲートはワード配線ＷＬに接続されている。ＳＴＯの他端は、ＢＬ（Ｗｒｉｔｅ）に接続されている。中間配線８３の他端は、第２選択トランジスタＴＲａ２のソース及びドレインの一方に接続されている。第２選択トランジスタＴＲａ２のソース及びドレインの他方に接続されている。第２選択トランジスタＴＲａ２のゲートは、ワード配線バー＼ＷＬに接続されている。ワード配線バー＼ＷＬは、例えばワード配線ＷＬの延在方向に沿って延在する。
【０２７０】
この例では、第１ビット配線（ビット配線バー＼ＢＬ）は、磁気記憶素子の一端と制御部５５０とを直接または間接に接続する。第２ビット配線（書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ））は、磁気記憶素子の他端と制御部５５０とを直接または間接に接続する。第３ビット配線（読み出し用ビット配線ＢＬ（Ｒｅａｄ））は、第３非磁性層８３と制御部５５０とを直接または間接に接続する。第１トランジスタＴＲａ１は、第１ビット配線と上記の一端との間、及び、第２ビット配線と上記の他端との間の少なくともいずれかに設けられる（この例では、第１ビット配線と上記の一端との間に設けられる）。第２選択トランジスタＴｒａ２は、第３ビット配線と第３非磁性層８３と間に設けられる。第１ワード線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと制御部５５０とを直接または間接に接続する。第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと制御部５５０とを直接または間接に接続する。
【０２７１】
このような構成においても、ＭＴＪの磁化の方向の際に基づいたＳＴＯの発振の周波数ｆを検出する読み出し動作が行われる。
【０２７２】
（第９の実施形態）
本実施形態においても、第１〜第４の実施形態に係る磁気記憶素子のいずれかが用いられる。
図４６（ａ）及び図４６（ｂ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。
図４７（ａ）〜図４７（ｅ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図４７（ａ）〜図４７（ｅ）は、それぞれ、図４６（ａ）のＡ１−Ａ２線、Ｂ１−Ｂ２線、Ｃ１−Ｃ２線、Ｄ１−Ｄ２線及びＥ１−Ｅ２線断面図である。図４６（ｂ）は、図４６（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いた模式的平面図である。これらの図においては、制御部５５０は省略されている。
【０２７３】
図４６（ａ）に表したように、不揮発性記憶装置６８２においては、幅が約Ｆの複数の兼用ビット配線ＢＬが、約Ｆの間隔で並んでいる。兼用ビット配線ＢＬと交差する方向（この例では直交する方向）に、幅が約Ｆの複数のワード配線ＷＬが、約Ｆの間隔で並んで配置されている。
【０２７４】
さらに、幅が約Ｆの読み出し用ビット配線ＢＬ（Ｒｅａｄ）が、兼用ビット配線ＢＬの延在方向に対して平行に、兼用ビット配線ＢＬどうしの間に、１つおきに配置されている。
【０２７５】
読み出し用ビット配線ＢＬ（Ｒｅａｄ）と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続される接続ビアＶｉａ１が設けられている。接続ビアＶｉａ１の直径は、例えば約Ｆである。接続ビアＶｉａ１は複数設けられる。複数の接続ビアＶｉａ１の間隔は、例えば３Ｆである。
【０２７６】
図４６（ａ）及び図４６（ｂ）に表したように、接続ビアＶｉａ１と重なる位置に、中間配線８３（３ｒｄ−Ｗｉｒｅ）が設けられる。中間配線８３（３ｒｄ−Ｗｉｒｅ）の幅は、約Ｆである。中間配線８３（３ｒｄ−Ｗｉｒｅ）の長辺は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と交差（例えば直交）する方向に延在し、約３Ｆの長さを有している。接続ビアＶｉａ１は、中間配線８３（３ｒｄ−Ｗｉｒｅ）のほぼ中央に配置されている。
【０２７７】
中間配線８３（３ｒｄ−Ｗｉｒｅ）の両端には、磁気記憶素子（第１磁気記憶素子ＭＲ１及び第２磁気記憶素子ＭＲ２）の積層構造体Ｍ−Ｓが配置されている。積層構造体Ｍ−Ｓは、兼用ビット配線ＢＬと重なるように配置されている。兼用ビット配線ＢＬとほぼ重なる様に、トランジスタ活性化領域（ＡＡ）が配置される。トランジスタ活性化領域の幅は、例えば約Ｆである。トランジスタ活性化領域は、ワード配線ＷＬと交差（例えば直交）している。ワード配線ＷＬは、トランジスタのゲートになっている。
【０２７８】
ゲートの隣には、ドレインとソースとがそれぞれ交互に配置される。ドレインと磁気記憶素子の積層構造体Ｍ−Ｓと重なって配置されている。
【０２７９】
ソースと重なる位置には、ソースと接続される接続ビアＶｉａ０と、兼用ビット配線ＢＬと接続される接続ビアＶｉａ２と、が、配置される。接続ビアＶｉａ０及び接続ビアＶｉａ２は、兼用ビット配線ＢＬと平行な方向、及び、兼用ビット配線ＢＬに対して直交する方向と、において、それぞれ交互に配置されている。兼用ビット配線ＢＬと直交する方向に配置された接続ビアＶｉａ０及び接続ビアＶｉａ２は、近接する２つを１組として、セル内局所配線ＵＥで接続される。セル内局所配線ＵＥの幅は、例えば約Ｆであり、長さは、約３Ｆである。セル内局所配線ＵＥは、読み出し用ビット配線ＢＬ（Ｒｅａｄ）とは重ならないように配置されている。
【０２８０】
このような構成を有する記憶セルアレイ部ＭＣＡは、兼用ビット配線ＢＬ方向においては、８Ｆ周期で同じ構造が繰り返され、兼用ビット配線ＢＬと直交する方向において、４Ｆ周期で同じ構造が繰り返されている。８Ｆ×４Ｆの繰り返し単位の中には、４つの記憶セルＭＣが設けられている。不揮発性記憶装置６８２は、８Ｆ２セル構成を有する。
【０２８１】
図４７（ａ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、セル内局所配線ＵＥの一端と接続している。セル内局所配線ＵＥの他端からは、接続ビアＶｉａ０が延び、セル内局所配線ＵＥは、ソースと接続される。読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、セル内局所配線ＵＥの上方には配置されず、セル内局所配線ＵＥのない部分に配置されている。この図に描かれた領域内では、接続ビアＶｉａ２の下のソースは、他の部分とは直接は接続されていない。この例では、兼用ビット配線ＢＬよりも下方に読み出し用ビット配線ＢＬ（Ｒｅａｄ）が配置されているが、これらの配置における上下関係は、任意である。
【０２８２】
図４７（ｂ）に表したように、兼用ビット配線ＢＬに接続する接続ビアＶｉａ２が下方に延びており、積層構造体Ｍ−Ｓと接続される。兼用ビット配線ＢＬは、さらに、その下方の接続ビアＶｉａＭを介して、ドレインに接続される。横方向（例えばＸ軸方向）において隣り合う２つの積層構造体Ｍ−Ｓが、中間配線８３（３ｒｄ−Ｗｉｒｅ）により接続される。中間配線８３（３ｒｄ−Ｗｉｒｅ）の中央部に接続され、上方に延びた接続ビアＶｉａ１が、読み出し用ビット配線ＢＬ（Ｒｅａｄ）と接続される。
【０２８３】
第１磁気記憶素子ＭＲ１は、第１積層部ＳＢ１と第２積層部ＳＢ２と第１中間配線（中間配線８３の一部）と、を含む。第２磁気記憶素子ＭＲ２は、第３積層部ＳＢ３と第４積層部ＳＢ４と第２中間配線（中間配線８３の別の一部）と、を含む。第３積層部ＳＢ３は、第５強磁性層１０ａ、第６強磁性層２０ａ及び第３非磁性層１０ｎａを含む。第５強磁性層１０ａ、第６強磁性層２０ａ及び第３非磁性層１０ｎａのぞれぞれの構成は、第１強磁性層１０、第２強磁性層２０及び第１非磁性層１０ｎのぞれぞれの構成に対応する。第４積層部ＳＢ４は、第７強磁性層３０ａ、第８強磁性層４０ａ及び第４非磁性層２０ｎａを含む。第７強磁性層３０ａ、第８強磁性層４０ａ及び第４非磁性層２０ｎａのぞれぞれの構成は、第３強磁性層３０、第４強磁性層４０及び第２非磁性層２０ｎのぞれぞれの構成に対応する。
【０２８４】
図４７（ｃ）に表したように、兼用ビット配線ＢＬに接続される接続ビアＶｉａ２が、下方に延びており、積層構造体Ｍ−Ｓまたはセル内局所配線ＵＥと接続される。積層構造体Ｍ−Ｓと、セル内局所配線ＵＥと、は、横方向（例えばＸ軸方向）において交互に配置されている。セル内局所配線ＵＥのうちの一部は、上方に延びる接続ビアＶｉａ２を介して、兼用ビット配線ＢＬと接続される。セル内局所配線ＵＥのうちで別の一部は、下方に延びる接続ビアＶｉａ０を介してソースと接続される。これらの２種類のセル内局所配線ＵＥは、交互に配置される。この例では、セル内局所配線ＵＥよりも下方に積層構造体Ｍ−Ｓが配置されているが、これらの配置における上下関係は、任意である。
【０２８５】
図４７（ｄ）に表したように、セル内局所配線ＵＥに接続されている接続ビアＶｉａ０及び接続ビアＶｉａ２の配置は、図４７（ｃ）に例示した接続ビアＶｉａ０及び接続ビアＶｉａ２の配置と、が互いに入れ替わっている。図４６（ａ）のＣ１−Ｃ２断面の構造は、Ｄ１−Ｄ２断面の構造に対して、横方向（Ｘ軸方向）において４Ｆの距離だけ平行移動した関係を有する。
【０２８６】
図４７（ｅ）に表したように、読み出し用ビット配線ＢＬ（Ｒｅａｄ）に接続された接続ビアＶｉａ１が、下方に延びており、中間配線８３（３ｒｄ−Ｗｉｒｅ）と接続されている。中間配線８３（３ｒｄ−Ｗｉｒｅ）の下方には、ドレインが配置されている。この図に描かれた領域においては、ドレイン、ゲート及びソースは、それらの上方の配線とは直接は接続されていない。
【０２８７】
この例では、２個の積層構造体Ｍ−Ｓに１個の中間配線８３（３ｒｄ−Ｗｉｒｅ）が直接接続した構造を有する。ただし、実施形態はこれに限らない。
【０２８８】
図４８（ａ）及び図４８（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置の構成を示す模式的平面図である。
図４８（ｂ）は、図４８（ａ）に例示した構成のうちで、中間配線８３を抜き出して描いたものである。
図４８（ａ）及び図４８（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置６８２ａにおいては、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向（Ｘ軸方向）において、隣り合う磁気記憶素子に含まれる中間配線８３（３ｒｄ−Ｗｉｒｅ）どうしが接続される。
【０２８９】
図４９（ａ）及び図４９（ｂ）は、第９の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。
図４９（ｂ）は、上記の不揮発性記憶装置６８２の模式的回路図である。この構成においては、２種類の兼用ビット配線ＢＬ(兼用ビット配線ＢＬ−Ａ及び兼用ビット配線ＢＬ−Ｂ）が、接続される記憶セルＭＣごとに、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬの役目を担う。
【０２９０】
図４９（ｂ）に表したように、不揮発性記憶装置６８２ｂの構成は、上記の不揮発性記憶装置６８２において、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置を互いに入れ替えたものに相当する。本実施形態に係る不揮発性記憶装置６８２ｂにおいても、２種類の兼用ビット配線ＢＬ(兼用ビット配線ＢＬ−Ａ及び兼用ビット配線ＢＬ−Ｂ）が、接続される記憶セルＭＣごとに、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）及びビット配線バー＼ＢＬの役目を担う。
【０２９１】
すなわち、第１の記憶セルＭＣ１に対しては、兼用ビット配線ＢＬ−Ａが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能し、兼用ビット配線ＢＬ−Ｂがビット配線バー＼ＢＬとして機能する。第２の記憶セルＭＣ２に対しては、兼用ビット配線ＢＬ−Ａがビット配線バー＼ＢＬとして機能し、兼用ビット配線ＢＬ−Ｂが書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）として機能する。
【０２９２】
この構成においても実施形態における関して説明した上記の書き込み動作ＷＯ及び読み出し動作ＲＯが行われる。
【０２９３】
この例では、１つの記憶セルＭＣ（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第２ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第１ビット配線となる。別の記憶セルＭＣ（ＭＴＪとＳＴＯとの組）において、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線であり、兼用ビット配線ＢＬ−Ａは、第１ビット配線であり、兼用ビット配線ＢＬ−Ｂは、第２ビット配線となる。
【０２９４】
なお、この例においても、第１ビット配線の延在方向は、第２ビット配線の延在方向及び第３ビット配線の延在方向に対して平行である。
【０２９５】
図５０（ａ）及び図５０（ｂ）は、第９の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図５０（ａ）に表したように、実施形態に係る不揮発性記憶装置６８２ｃにおいては、不揮発性記憶装置６８２ｂの構成において、ＭＴＪ（第１積層部ＳＢ１）とＳＴＯ（第２積層部ＳＢ２）との配置が互いに入れ替えられ、さらにスイッチＴＲＡが設けられている。スイッチＴＲＡに含まれる第２トランジスタＴＲａ２のゲートが、ワード配線バー＼ＷＬに接続される。不揮発性記憶装置６８２ｃにおいては、一部のビット配線が兼用される。
【０２９６】
すなわち、不揮発性記憶装置６８２ｃは、第１磁気記憶素子ＭＲ１、第２磁気記憶素子ＭＲ２、第１〜第５ビット配線ＢＬａ１〜ＢＬａ５、第１〜第４選択トランジスタＴＲａ１〜ＴＲａ４、並びに、第１及び第２ワード配線ＷＬａ１及びＷＬａ２を備える。
【０２９７】
第１磁気記憶素子ＭＲ１は、第１積層部ＳＢ１と、第２積層部ＳＢ２と、第１中間配線８３ａ（例えば中間配線８３の一部）と、を含む。
【０２９８】
第１積層部ＳＢ１は、第１方向に磁化が固定された第１強磁性層１０と、第１強磁性層１０と積層され、磁化の方向が可変である第２強磁性層２０と、第１強磁性層１０と第２強磁性層２０との間に設けられた第１非磁性層１０ｎと、を含む。
【０２９９】
第２積層部ＳＢ２は、第１強磁性層１０から第２強磁性層２０に向かう積層方向ＳＤ１に沿って第１積層部ＳＢ１と積層される。第２積層部ＳＢ２は、磁化の方向が可変である第３強磁性層３０と、積層方向ＳＤ１に沿って第３強磁性層３０と積層され、第２方向に磁化が固定された第４強磁性層４０と、第３強磁性層３０と第４強磁性層４０との間に設けられた第２非磁性層２０ｎと、を含む。
第１中間配線８３ａは、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。
【０３００】
第２磁気記憶素子ＭＲ２は、積層方向ＳＤ１に対して直交する軸に沿って第１磁気記憶素子ＭＲ１と並置される。第２磁気記憶素子ＭＲ２の構成は、第１磁気記憶素子ＭＲ１と同様である。すなわち、第２磁気記憶素子ＭＲ２は、第３積層部ＳＢ３と、第４積層部ＳＢ４と、第２中間配線８３ｂと、を含む。
【０３０１】
第３積層部ＳＢ３は、第３方向に磁化が固定された第５強磁性層１０ａと、第５強磁性層１０ａと積層方向ＳＤ１に沿って積層され、磁化の方向が可変である第６強磁性層２０ａと、第５強磁性層１０ａと第６強磁性層２０ａとの間に設けられた第３非磁性層１０ｎａと、を含む。
【０３０２】
第４積層部ＳＢ４は、積層方向ＳＤ１に沿って第３積層部ＳＢ３と積層される。第４積層部ＳＢ４は、磁化の方向が可変である第７強磁性層３０ａと、積層方向ＳＤ１に沿って第７強磁性層３０ａと積層され、第４方向に磁化が固定された第８強磁性層４０ａと、第７強磁性層３０ａと第８強磁性層４０ａとの間に設けられた第４非磁性層２０ｎａと、を含む。
第２中間配線８３ｂは、第３積層部ＳＢ３と第４積層部ＳＢ４との間に設けられる。
【０３０３】
第１ビット配線ＢＬａ１は、第１積層部ＳＢ１の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２は、第２積層部ＳＢ２の第１中間配線８３ａとは反対側の第２端部に直接または間接に接続される。
第３ビット配線ＢＬａ３は、第１中間配線８３ａ及び第２中間配線８３ｂに（直接または）間接に接続される。
第４ビット配線ＢＬａ４は、第３積層部ＳＢ３の第２中間配線８３ｂとは反対側の第３端部に（直接または）間接に接続される。
第５ビット配線ＢＬａ５は、第４積層部ＳＢ４の第２中間配線８３ｂとは反対側の第４端部に直接または間接に接続される。
【０３０４】
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第２選択トランジスタＴＲａ２は、第１中間配線８３ａと第３ビット配線ＢＬａ３との間に接続される。
第３選択トランジスタＴＲａ３は、第４ビット配線ＢＬａ４と第３端部との間に配置される。
第４選択トランジスタＴＲａ４は、第２中間配線８３ｂと第３ビット配線ＢＬａ３との間に接続される。
【０３０５】
第１ワード配線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと、第３選択トランジスタＴＲａ３のゲートと、に直接または間接に接続される。
第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと、第４選択トランジスタＴＲａ４のゲートと、に直接または間接に接続される。
【０３０６】
制御部５５０の読み出し部５１０は、第１〜第５ビット配線ＢＬａ１〜ＢＬａ５に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。また、読み出し部５１０は、第６強磁性層２０ａの磁化の向きに応じた第７強磁性層３０ａの発振の周波数の変化を検出することで、第６強磁性層２０ａの磁化の向きを読み出す。
【０３０７】
図５０（ｂ）に表したように、不揮発性記憶装置６８２ｄにおいては、不揮発性記憶装置６８２ｃの構成において、第３選択トランジスタＴｒａ３のゲートが第１ワード配線ＷＬａ１の隣の別のワード配線ＷＬ（隣接ワード配線ＷＬａｊ１）に接続されている。この場合も、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きが読み出される。
【０３０８】
（第１０の実施形態）
本実施形態においても、第１〜第４の実施形態に係る磁気記憶素子のいずれかが用いられる。
図５１は、第１０の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。
図５１は、本実施形態に係る不揮発性記憶装置６８３の記憶セルアレイ部ＭＣＡの構成を例示している。同図においては、制御部５５０は省略されている。
図５１に表したように、不揮発性記憶装置６８３においては、書き込み用ビット配線（Ｗｒｉｔｅ）の延在方向は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルＭＣにおいて、１本の書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、横方向（例えばＸ軸方向）に沿って配列した記憶セルＭＣと接続される。１本の読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、斜め方向に配列した記憶セルＭＣと接続される。
【０３０９】
不揮発性記憶装置６８３は、以下の構成を有する。
第１ビット配線ＢＬａ１（例えばビット配線バーＢＬ）は、第１積層部ＳＢ１（ＭＴＪ）の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２（例えば書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ））は、第２積層部ＳＢ２（ＳＴＯ）の第１中間配線８３ａとは反対側の第２端部に（直接または）間接に接続される。
第３ビット配線ＢＬａ３（例えば読み出し用ビット配線ＢＬ（Ｒｅａｄ））は、第１中間配線８３ａと直接または間接に接続される。
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第２選択トランジスタＴＲａ２は、第１中間配線８３ａと第３ビット配線ＢＬａ３との間に接続される。
第１ワード配線ＷＬａ１は、第１選択トランジスタＴＲａ１のゲートと直接または間接に接続される。
第２ワード配線ＷＬａ２は、第２選択トランジスタＴＲａ２のゲートと直接または間接に接続される。
【０３１０】
この場合も、制御部５５０の読み出し部５１０は、第１〜第３ビット配線ＢＬａ１〜ＢＬａ３に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３１１】
図５２は、第１０の実施形態に係る別の不揮発性記憶装置の構成を示す模式的回路図である。
図５２に表したように、実施形態に係る不揮発性記憶装置６８３ｂにおいても、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）の延在方向は、読み出し用ビット配線ＢＬ（Ｒｅａｄ）の延在方向に対して平行ではない。
【０３１２】
この例では、読み出し用ビット配線ＢＬ（Ｒｅａｄ）は、例えば、第３ビット配線ＢＬａ３であり、書き込み用ビット配線ＢＬ（Ｗｒｉｔｅ）は、例えば、第２ビット配線ＢＬａ２であり、ビット配線バー＼ＢＬは、例えば第１ビット配線ＢＬａ１である。
【０３１３】
この例では、第３ビット配線ＢＬａ３の延在方向は、第１ビット配線ＢＬａ１の延在方向及び第２ビット配線ＢＬａ２の延在方向と交差する。
【０３１４】
不揮発性記憶装置６８３ｂは、以下の構成を有する。
第１ビット配線ＢＬａ１は、第２積層部ＳＢ２の第１中間配線８３ａとは反対側の第１端部に（直接または）間接に接続される。
第２ビット配線ＢＬａ２は、第１積層部ＳＢ１の第１中間配線８３ａとは反対側の第２端部に（直接または）間接に接続される。
第３ビット配線ＢＬａ３は、第１中間配線８３ａと直接または間接に接続される。
第１選択トランジスタＴＲａ１は、第１ビット配線ＢＬａ１と第１端部との間に配置される。
第１ワード配線ＷＬａ１（ワード配線ＷＬ）は、第１選択トランジスタＴＲａ１のゲートと直接または間接に接続される。
この場合も、制御部５５０の読み出し部５１０は、第１〜第３ビット配線ＢＬａ１〜ＢＬａ３に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３１５】
このように、第８〜第１０の実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルＭＣと、複数のトランジスタと、を備える。
【０３１６】
複数のワード配線の延在方向は、複数のビットラインの延在方向と交差する。複数の記憶セルＭＣのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとが交差する部分に設けられる。各記憶セルＭＣは、第１〜第４の実施形態に係るいずれかの磁気記憶素子を含む。複数のトランジスタは、複数の磁気記憶素子の第１配線８１及び第２配線８２の間の少なくともいずれかと、複数のビットラインのいずれか、または、複数のワード配線のいずれかと、の間に接続される。
【０３１７】
例えば、複数のビットラインのそれぞれは、磁気記憶素子のＭＴＪの一端に直接または間接に接続される第１ビット配線と、その磁気記憶素子のＳＴＯの一端に直接または間接に接続される第２ビット配線と、その磁気記憶素子の中間配線８３に直接または間接に接続される第３ビット配線と、を含むことができる。
【０３１８】
例えば、磁気記憶素子において、ＭＴＪの一端がトランジスタと接続され、ＭＴＪの他端がＳＴＯと接続されている。トランジスタは、第１ビット配線とＭＴＪとの間、及び、第２ビット配線とＳＴＯとの間、の少なくともいずれかに設けられる。ただし、実施形態はこれに限らず、ＭＴＪとＳＴＯとの位置関係が逆でも良い。ＳＴＯの一端がトランジスタと接続され、ＳＴＯの他端がＭＴＪと接続されても良い。または、ＭＴＪとＳＴＯの双方にトランジスタが接続されていても良い。
【０３１９】
実施形態に係る不揮発性記憶装置は、複数のビットラインと、複数のワード配線と、複数の記憶セルＭＣと、を備える。複数の記憶セルＭＣのそれぞれは、複数のビットラインのそれぞれと複数のワード配線のそれぞれとの交差部に設けられる。
【０３２０】
複数の記憶セルＭＣのそれぞれは、第１積層部ＳＢ１と、第２積層部ＳＢ２と、中間配線８３と、選択トランジスタと、を含む。中間配線８３は、第１積層部ＳＢ１と第２積層部ＳＢ２との間に設けられる。選択トランジスタは、ゲートを含み、ゲートをオンにすることで通電可能となる。すなわち、選択トランジスタは、ソースとドレインとをさらに含み、ゲートをオンにすることでソースとドレインとが通電する。
【０３２１】
第１積層部ＳＢ１は、上記の第１強磁性層１０、第２強磁性層２０、及び、第１非磁性層１０ｎと、を含む。第２積層部ＳＢ２は、上記の第３強磁性層３０、第４強磁性層４０、第２非磁性層２０ｎ、を含む。既に説明したように、これらの積層順は種々の変形が可能である。
【０３２２】
複数のビットラインのそれぞれは、第１〜第３ビット配線を有する。第１〜第３ビット配線のそれぞれは、複数のビットラインのいずれかと複数のワード配線のいずれかとの交差部に設けられた複数の記憶セルＭＣのいずれかに接続される。
【０３２３】
第１ビット配線は、記憶セルＭＣの前記いずれかの第１積層部ＳＢ１の中間配線８３とは反対側の第１端部に直接または間接に接続される。第２ビット配線は、記憶セルＭＣの前記いずれかの第２積層部ＳＢ２の中間配線８３とは反対側の第２端部に直接または間接に接続される。第３ビット配線は、記憶セルＭＣの前記いずれかの中間配線８３に直接または間接に接続される。
【０３２４】
記憶セルＭＣの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間、及び、第２ビット配線と第２端部との間の少なくともいずれかに配置される。複数のワード配線の前記いずれかは、記憶セルＭＣの前記いずれかの選択トランジスタのゲートと接続される。
【０３２５】
例えば、記憶セルＭＣの前記いずれかの選択トランジスタは、第１ビット配線と第１端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第１ビット配線及びその第１端部のいずれか一方に直接または間接に接続される。そのトランジスタのドレインは、その第１ビット配線及びその第１端部のいずれか他方に直接または間接に接続される。
【０３２６】
例えば、記憶セルＭＣの前記いずれかの選択トランジスタは、第２ビット配線と第２端部との間に配置され、前記いずれかの選択トランジスタのソースは、その第２ビット配線及びその第２端部のいずれか一方に直接にまたは間接に接続される。そのトランジスタのドレインは、その第２ビット配線及びその第２端部のいずれか他方に直接または間接に接続される。
【０３２７】
制御部５５０の読み出し部５１０は、複数のビットライン（具体的には第１〜第３ビット配線）に接続される。読み出し部５１０は、第２強磁性層２０の磁化の向きに応じた第３強磁性層３０の発振の周波数ｆの変化を検出することで、第２強磁性層２０の磁化の向きを読み出す。
【０３２８】
実施形態によれば、安定した動作が可能な不揮発性記憶装置が提供される。
【０３２９】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【０３３０】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、磁気記憶素子に含まれる強磁性層、非磁性層、電極など、並びに、不揮発性記憶装置に含まれる配線、トランジスタ、読み出し部及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【０３３１】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０３３２】
その他、本発明の実施形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０３３３】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０３３４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０３３５】
１０…第１強磁性層、 １０ａ…第５強磁性層、 １０ｎ…第１非磁性層、 １０ｎａ…第３非磁性層、 １０ｎｔ…並置第１非磁性層（第４非磁性層）、 １０ｔ…並置第１強磁性層（第５強磁性層）、 １２ａ…磁化、 ２０…第２強磁性層、 ２０ａ…第６強磁性層、 ２０ｎ…第２非磁性層、 ２０ｎａ…第４非磁性層、 ２０ｎｒ…非磁性層、 ２０ｔ…並置第２強磁性層（第６強磁性層）、 ２１ｎ…参照層用中間層、 ３０…第３強磁性層、 ３０ａ…第７強磁性層、 ３０ｎ…第３非磁性層、 ３０ｒ…強磁性層、 ３１ｆ…第１面、 ３２…磁化、 ３２ｆ…第２面、 ４０…第４強磁性層、 ４０ａ…第８強磁性層、 ４０ｒ…強磁性層、 ４１…参照層、 ５１…磁気シールド、 ５２…保護層、 ６０…電子電流、 ７２…磁化、 ７２ａ、７２ｂ…磁化成分、 ８１…第１配線、 ８２…第２配線、 ８３…中間配線、 ８３ａ、８３ｂ…第１及び第２中間配線、 ８４…並置積層部用配線、 ８５〜８７…導電層、 １１０、１１１ａ、１１１ｂ、１１２ａ〜１１２ｄ、１１２ｂｓ、１２１ａ、１２１ｂ、１３１ａ、１３１ｂ、１４１ａ、１４１ｂ、１５１〜１５４、１６１、１６２、２１０〜２１２、２２１、２５０、２６０…磁気記憶素子、 ５１０…読み出し部、 ５１１…高周波フィルタ、 ５１２…積分回路、 ５１３…信号遅延回路、 ５１４…パワーリミッタ、 ５１５…ローパスフィルタ、 ５１６…差動バッファ回路、 ５１７…論理回路、 ５５０…制御部、 ６１０、６１０ａ、６１０ｂ、６２０、６３０、６３１、６４０、６４２、６５１〜６５３、６６１〜６６５、６７１、６８１、６８１ａ、６８１ｂ、６８１ｃ、６８２、６８２ａ、６８２ｂ、６８２ｃ、６８２ｄ、６８３、６８３ｂ…不揮発性記憶装置、 ７５１…ロウデコーダ、 ７５４…スイッチ、 ７５５…第２の電源ソース／シンク回路、 ７５６…スイッチ、 ７５７…第１の電源シース／シンク回路、 Ａｎｒ…膜面直方向割合、 ／ＢＬ…ビット配線バー、 ＢＬ…ビット配線（兼用ビット配線）、 ＢＬ（Ｒｅａｄ）…読み出し用ビット配線、 ＢＬ（Ｗｒｉｔｅ）…書き込み用ビット配線、 ＢＬａ１〜ＢＬａ５…第１〜第５ビット配線、 Ｈ１ｄ、Ｈ１ｕ、Ｈ２ｄ、Ｈ２ｕ…漏れ磁界、 Ｈｅｘｔ…外部磁界、 Ｈｅｘｔｖ…領域、 ＩＲ…読み出し電流、 Ｉｃ…電流、 Ｉｎｔ…強度、 Ｉｓｔｏ…電流、 ＩＷ…書き込み電流、 Ｍ−Ｓ…積層構造体、 ＭＣ、ＭＣ１、ＭＣ２…記憶セル、 ＭＣＡ…記憶セルアレイ部、 ＭＲ１、ＭＲ２…第１及び第２磁気記憶素子、 ＭＴＪ…記憶部、 ＲＯ…読み出し動作、 ＳＢ…選択ビット、 ＳＢ０…積層体、 ＳＢ１〜ＳＢ４…第１〜第４積層部、 ＳＢｒ…積層型発振器、 ＳＢｔ…並置積層部（第３積層部）、 ＳＤ１…積層方向、 ＳＤ２…面内軸、 ＳＴＯ…センス部、 ＳＷ…スイッチ、 Ｓａｐ…反平行状態、 Ｓｐｐ…並行状態、 ＴＲ…選択トランジスタ、 ＴＲＡ、ＴＲＢ…スイッチ、 ＴＲａ１〜ＴＲａ４…第１〜第４選択トランジスタ、 ＵＥ…セル内局所配線、 Ｖｉａ０、Ｖｉａ１、Ｖｉａ２、ＶｉａＭ…接続ビア、 ＷＬ…ワード配線、 ＷＬａ１、ＷＬａ２…第１及び第２ワード配線、 ＷＬａｊ１…隣接ワード配線、 ＷＯ…書き込み動作、 ｆ…周波数、 ｆａｐ…反平行状態周波数、 ｆｅｘｔ…周波数、 ｆｍａｘ…上限値、 ｆｏ…共鳴周波数、 ｆｐｐ…並行状態周波数、 ｔ…時間、 ｔｒ…磁化反転時間
【特許請求の範囲】
【請求項１】
第１方向に磁化が固定された第１強磁性層と、
磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第１積層部と積層される第２積層部であって、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記第３強磁性層と前記積層方向に沿って積層され第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
を含む積層体を含む磁気記憶素子と、
前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項２】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び、バナジウム（Ｖ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含むことを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含み、
前記第３非磁性層の厚さは、３ナノメートル以下であることを特徴とする請求項１記載の不揮発性記憶装置。
【請求項４】
第１方向に磁化が固定された第１強磁性層と、
磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第３強磁性層と積層され第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
前記積層方向に対して垂直な第１面と前記第１面とは反対側の第２面とを有し、前記第１面の少なくとも一部は前記第１積層部に面し、前記第２面の少なくとも一部は前記第２積層部に面する第３非磁性層と、
を含む磁気記憶素子と、
前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項５】
前記第３非磁性層の少なくとも一部は、前記第１積層部と前記第２積層部との間に配置されることを特徴とする請求項４記載の不揮発性記憶装置。
【請求項６】
前記磁気記憶素子は、前記第１面に面し前記第１積層部と並置された第３積層部をさらに含み、
前記第３積層部は、
第３方向に磁化が固定された第５強磁性層と、
前記積層方向に沿って前記第５強磁性層と積層され、磁化の方向が可変である第６強磁性層と、
前記第５強磁性層と前記第６強磁性層との間に設けられた第４非磁性層と、
を含むことを特徴とする請求項４記載の不揮発性記憶装置。
【請求項７】
前記読み出し部は、前記第２強磁性層の磁化の向きと前記第６強磁性層の磁化の向きとに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出すことを特徴とする請求項６記載の不揮発性記憶装置。
【請求項８】
前記第１方向は、前記第２方向に対して逆向きであることを特徴とする請求項１〜７のいずれか１つに記載の不揮発性記憶装置。
【請求項９】
前記第３強磁性層のダンピング定数α、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の体積Ｖ（ｃｍ３）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、並びに、前記第２強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流ＩＷ（Ａ）は、
【数８】
の関係（ｅは電荷素量であり、ｈはプランク定数であり、θ（ラジアン）は、前記第３強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、ｇ（θ）は、前記第３強磁性層のスピン偏極効率である。）を満たすことを特徴とする請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
【請求項１０】
前記第３強磁性層のダンピング定数α、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の体積Ｖ（ｃｍ３）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、並びに、前記第２強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流ＩＷ（Ａ）は、
【数９】
の関係（ｅは電荷素量であり、ｈはプランク定数であり、θ（ラジアン）は、前記第３強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、ｇ（θ）は、前記第３強磁性層のスピン偏極効率である。）を満たすことを特徴とする請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
【請求項１１】
前記第３強磁性層のジャイロ定数γ（Ｈｚ／Ｏｅ）、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、前記第２強磁性層のジャイロ定数γ’（Ｈｚ／Ｏｅ）、前記第２強磁性層の磁化Ｍｓ’（ｅｍｕ／ｃｃ）、前記第２強磁性層の反磁界係数Ｎｚ’、前記第２強磁性層の異方性磁界Ｈｋ（Ｏｅ）、並びに、前記第２強磁性層の位置における、前記第１強磁性層、前記第３強磁性層及び前記第４強磁性層４０からの漏れ磁界Ｈｓ’（Ｏｅ）は、
【数１０】
のいずれかの関係を満たすことを特徴とする請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
【請求項１２】
前記磁気記憶素子と前記読み出し部とを接続する読み出し用配線と、
前記読み出し用配線に沿って設けられた導電層と、
をさらに備えたことを特徴とする請求項１〜１１のいずれか１つに記載の不揮発性記憶装置。
【請求項１３】
前記磁気記憶素子は、前記積層体の少なくとも一部の側面に対向する磁気シールドをさらに含むことを特徴とする請求項１〜１２のいずれか１つに記載の不揮発性記憶装置。
【請求項１４】
前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第１配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第２配線と、
前記第１配線と前記一端との間、前記第２配線と前記他端との間の少なくともいずれかに設けられたトランジスタをさらに備えたことを特徴とする請求項１〜１３のいずれか１つに記載の不揮発性記憶装置。
【請求項１５】
前記磁気記憶素子は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第１ビット配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第２ビット配線と、
前記第３非磁性層と前記制御部とを直接または間接に接続する第３ビット配線と、
前記第１ビット配線と前記一端との間、及び、前記第２ビット配線と前記他端との間の少なくともいずれかに設けられた第１選択トランジスタと、
前記第３ビット配線と前記第３非磁性層と間に設けられた第２選択トランジスタと、
前記第１選択トランジスタのゲートと前記制御部とを直接または間接に接続する第１ワード配線と、
前記第２選択トランジスタのゲートと前記制御部とを直接または間接に接続する第２ワード配線と、
をさらに備えたことを特徴とする請求項１〜１４のいずれか１つに記載の不揮発性記憶装置。
【請求項１６】
前記第１ビット配線の延在方向は、前記第２ビット配線の延在方向及び前記第３ビット配線の延在方向に対して平行であることを特徴とする請求項１５記載の不揮発性記憶装置。
【請求項１７】
前記第３ビット配線の延在方向は、前記第１ビット配線の延在方向及び前記第２ビット配線の延在方向と交差することを特徴とする請求項１５記載の不揮発性記憶装置。
【請求項１８】
複数のビットラインと、
複数のワードラインと、
前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、
前記複数のビットラインに接続された読み出し部を含む制御部と、
を備え、
前記複数の記憶セルのそれぞれは、
第１積層部と、
第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた中間配線と、
ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、
を含み、
前記第１積層部は、
第１方向に磁化が固定された第１強磁性層と、
前記第１積層部から前記第２積層部に向かう積層方向に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含み、
前記第２積層部は、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記積層方向に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含み、
前記複数のビットラインのそれぞれは、第１〜第３ビット配線を有し、
前記第１〜第３ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、
前記第１ビット配線は、前記記憶セルの前記いずれかの前記第１積層部の前記中間配線とは反対側の第１端部に直接または間接に接続され、
前記第２ビット配線は、前記記憶セルの前記いずれかの前記第２積層部の前記中間配線とは反対側の第２端部に直接または間接に接続され、
前記第３ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第１ビット配線と前記第１端部との間、及び、前記第２ビット配線と前記第２端部との間の少なくともいずれかに配置され、
前記複数のワード配線の前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されており、
前記読み出し部は、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出すことを特徴とする不揮発性記憶装置。
【請求項１９】
第１方向に磁化が固定された第１強磁性層と、
前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１強磁性層から前記第２強磁性層に向かう積層方向に沿って前記第１積層部と積層された第２積層部であって、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記積層方向に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた第１中間配線と、
を含む第１磁気記憶素子と、
前記積層方向に対して直交する軸に沿って前記第１磁気記憶素子と並置された第２磁気記憶素子であって、
第３方向に磁化が固定された第５強磁性層と、
前記第５強磁性層と前記積層方向に沿って積層され、磁化の方向が可変である第６強磁性層と、
前記第５強磁性層と前記第６強磁性層との間に設けられた第３非磁性層と、
を含む第３積層部と、
前記積層方向に沿って前記第３積層部と積層された第４積層部であって、
通電される電流によって磁化が回転して発振が生じる第７強磁性層と、
前記積層方向に沿って前記第７強磁性層と積層され、第４方向に磁化が固定された第８強磁性層と、
前記第７強磁性層と前記第８強磁性層との間に設けられた第４非磁性層と、
を含む第４積層部と、
前記第３積層部と前記第４積層部との間に設けられた第２中間配線と、
を含む第２磁気記憶素子と、
前記第１積層部の前記第１中間配線とは反対側の第１端部に直接または間接に接続された第１ビット配線と、
前記第２積層部の前記第１中間配線とは反対側の第２端部に直接または間接に接続された第２ビット配線と、
前記第１中間配線及び前記第２中間配線に直接または間接に接続された第３ビット配線と、
前記第３積層部の前記第２中間配線とは反対側の第３端部に直接または間接に接続された第４ビット配線と、
前記第４積層部の前記第２中間配線とは反対側の第４端部に直接または間接に接続された第５ビット配線と、
前記第１ビット配線と前記第１端部との間に配置された第１選択トランジスタと、
前記第１中間配線と前記第３ビット配線との間に接続された第２選択トランジスタと、
前記第４ビット配線と前記第３端部との間に配置された第３選択トランジスタと、
前記第２中間配線と前記第３ビット配線との間に接続された第４選択トランジスタと、
前記第１選択トランジスタのゲートと、前記第３選択トランジスタのゲートと、に直接または間接に接続された第１ワード配線と、
前記第２選択トランジスタのゲートと、前記第４選択トランジスタのゲートと、に直接または間接に接続された第２ワード配線と、
前記第１〜第５ビット配線に接続され、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで前記第２強磁性層の前記磁化の向きを読み出す、または、前記第６強磁性層の磁化の向きに応じた前記第７強磁性層の前記発振の周波数の変化を検出することで前記第６強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項１】
第１方向に磁化が固定された第１強磁性層と、
磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第１積層部と積層される第２積層部であって、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記第３強磁性層と前記積層方向に沿って積層され第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
を含む積層体を含む磁気記憶素子と、
前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項２】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び、バナジウム（Ｖ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含むことを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
前記積層体は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記第３非磁性層は、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、及び、イリジウム（Ｉｒ）よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも２つ以上を含む合金を含み、
前記第３非磁性層の厚さは、３ナノメートル以下であることを特徴とする請求項１記載の不揮発性記憶装置。
【請求項４】
第１方向に磁化が固定された第１強磁性層と、
磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記第１強磁性層、前記第２強磁性層及び前記第１非磁性層が積層される積層方向に沿って前記第３強磁性層と積層され第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
前記積層方向に対して垂直な第１面と前記第１面とは反対側の第２面とを有し、前記第１面の少なくとも一部は前記第１積層部に面し、前記第２面の少なくとも一部は前記第２積層部に面する第３非磁性層と、
を含む磁気記憶素子と、
前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項５】
前記第３非磁性層の少なくとも一部は、前記第１積層部と前記第２積層部との間に配置されることを特徴とする請求項４記載の不揮発性記憶装置。
【請求項６】
前記磁気記憶素子は、前記第１面に面し前記第１積層部と並置された第３積層部をさらに含み、
前記第３積層部は、
第３方向に磁化が固定された第５強磁性層と、
前記積層方向に沿って前記第５強磁性層と積層され、磁化の方向が可変である第６強磁性層と、
前記第５強磁性層と前記第６強磁性層との間に設けられた第４非磁性層と、
を含むことを特徴とする請求項４記載の不揮発性記憶装置。
【請求項７】
前記読み出し部は、前記第２強磁性層の磁化の向きと前記第６強磁性層の磁化の向きとに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出すことを特徴とする請求項６記載の不揮発性記憶装置。
【請求項８】
前記第１方向は、前記第２方向に対して逆向きであることを特徴とする請求項１〜７のいずれか１つに記載の不揮発性記憶装置。
【請求項９】
前記第３強磁性層のダンピング定数α、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の体積Ｖ（ｃｍ３）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、並びに、前記第２強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流ＩＷ（Ａ）は、
【数８】
の関係（ｅは電荷素量であり、ｈはプランク定数であり、θ（ラジアン）は、前記第３強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、ｇ（θ）は、前記第３強磁性層のスピン偏極効率である。）を満たすことを特徴とする請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
【請求項１０】
前記第３強磁性層のダンピング定数α、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の体積Ｖ（ｃｍ３）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、並びに、前記第２強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流ＩＷ（Ａ）は、
【数９】
の関係（ｅは電荷素量であり、ｈはプランク定数であり、θ（ラジアン）は、前記第３強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、ｇ（θ）は、前記第３強磁性層のスピン偏極効率である。）を満たすことを特徴とする請求項１〜８のいずれか１つに記載の不揮発性記憶装置。
【請求項１１】
前記第３強磁性層のジャイロ定数γ（Ｈｚ／Ｏｅ）、前記第３強磁性層の磁化Ｍｓ（ｅｍｕ／ｃｃ）、前記第３強磁性層の反磁界係数Ｎｚ、前記第３強磁性層の位置における、前記第１強磁性層、前記第２強磁性層及び前記第４強磁性層からの漏れ磁界Ｈｓ（Ｏｅ）、前記第２強磁性層のジャイロ定数γ’（Ｈｚ／Ｏｅ）、前記第２強磁性層の磁化Ｍｓ’（ｅｍｕ／ｃｃ）、前記第２強磁性層の反磁界係数Ｎｚ’、前記第２強磁性層の異方性磁界Ｈｋ（Ｏｅ）、並びに、前記第２強磁性層の位置における、前記第１強磁性層、前記第３強磁性層及び前記第４強磁性層４０からの漏れ磁界Ｈｓ’（Ｏｅ）は、
【数１０】
のいずれかの関係を満たすことを特徴とする請求項１〜１０のいずれか１つに記載の不揮発性記憶装置。
【請求項１２】
前記磁気記憶素子と前記読み出し部とを接続する読み出し用配線と、
前記読み出し用配線に沿って設けられた導電層と、
をさらに備えたことを特徴とする請求項１〜１１のいずれか１つに記載の不揮発性記憶装置。
【請求項１３】
前記磁気記憶素子は、前記積層体の少なくとも一部の側面に対向する磁気シールドをさらに含むことを特徴とする請求項１〜１２のいずれか１つに記載の不揮発性記憶装置。
【請求項１４】
前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第１配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第２配線と、
前記第１配線と前記一端との間、前記第２配線と前記他端との間の少なくともいずれかに設けられたトランジスタをさらに備えたことを特徴とする請求項１〜１３のいずれか１つに記載の不揮発性記憶装置。
【請求項１５】
前記磁気記憶素子は、前記第１積層部と前記第２積層部との間に設けられた第３非磁性層をさらに含み、
前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第１ビット配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第２ビット配線と、
前記第３非磁性層と前記制御部とを直接または間接に接続する第３ビット配線と、
前記第１ビット配線と前記一端との間、及び、前記第２ビット配線と前記他端との間の少なくともいずれかに設けられた第１選択トランジスタと、
前記第３ビット配線と前記第３非磁性層と間に設けられた第２選択トランジスタと、
前記第１選択トランジスタのゲートと前記制御部とを直接または間接に接続する第１ワード配線と、
前記第２選択トランジスタのゲートと前記制御部とを直接または間接に接続する第２ワード配線と、
をさらに備えたことを特徴とする請求項１〜１４のいずれか１つに記載の不揮発性記憶装置。
【請求項１６】
前記第１ビット配線の延在方向は、前記第２ビット配線の延在方向及び前記第３ビット配線の延在方向に対して平行であることを特徴とする請求項１５記載の不揮発性記憶装置。
【請求項１７】
前記第３ビット配線の延在方向は、前記第１ビット配線の延在方向及び前記第２ビット配線の延在方向と交差することを特徴とする請求項１５記載の不揮発性記憶装置。
【請求項１８】
複数のビットラインと、
複数のワードラインと、
前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、
前記複数のビットラインに接続された読み出し部を含む制御部と、
を備え、
前記複数の記憶セルのそれぞれは、
第１積層部と、
第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた中間配線と、
ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、
を含み、
前記第１積層部は、
第１方向に磁化が固定された第１強磁性層と、
前記第１積層部から前記第２積層部に向かう積層方向に沿って前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含み、
前記第２積層部は、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記積層方向に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含み、
前記複数のビットラインのそれぞれは、第１〜第３ビット配線を有し、
前記第１〜第３ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、
前記第１ビット配線は、前記記憶セルの前記いずれかの前記第１積層部の前記中間配線とは反対側の第１端部に直接または間接に接続され、
前記第２ビット配線は、前記記憶セルの前記いずれかの前記第２積層部の前記中間配線とは反対側の第２端部に直接または間接に接続され、
前記第３ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第１ビット配線と前記第１端部との間、及び、前記第２ビット配線と前記第２端部との間の少なくともいずれかに配置され、
前記複数のワード配線の前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されており、
前記読み出し部は、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで、前記第２強磁性層の前記磁化の向きを読み出すことを特徴とする不揮発性記憶装置。
【請求項１９】
第１方向に磁化が固定された第１強磁性層と、
前記第１強磁性層と積層され、磁化の方向が可変である第２強磁性層と、
前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
を含む第１積層部と、
前記第１強磁性層から前記第２強磁性層に向かう積層方向に沿って前記第１積層部と積層された第２積層部であって、
通電される電流によって磁化が回転して発振が生じる第３強磁性層と、
前記積層方向に沿って前記第３強磁性層と積層され、第２方向に磁化が固定された第４強磁性層と、
前記第３強磁性層と前記第４強磁性層との間に設けられた第２非磁性層と、
を含む第２積層部と、
前記第１積層部と前記第２積層部との間に設けられた第１中間配線と、
を含む第１磁気記憶素子と、
前記積層方向に対して直交する軸に沿って前記第１磁気記憶素子と並置された第２磁気記憶素子であって、
第３方向に磁化が固定された第５強磁性層と、
前記第５強磁性層と前記積層方向に沿って積層され、磁化の方向が可変である第６強磁性層と、
前記第５強磁性層と前記第６強磁性層との間に設けられた第３非磁性層と、
を含む第３積層部と、
前記積層方向に沿って前記第３積層部と積層された第４積層部であって、
通電される電流によって磁化が回転して発振が生じる第７強磁性層と、
前記積層方向に沿って前記第７強磁性層と積層され、第４方向に磁化が固定された第８強磁性層と、
前記第７強磁性層と前記第８強磁性層との間に設けられた第４非磁性層と、
を含む第４積層部と、
前記第３積層部と前記第４積層部との間に設けられた第２中間配線と、
を含む第２磁気記憶素子と、
前記第１積層部の前記第１中間配線とは反対側の第１端部に直接または間接に接続された第１ビット配線と、
前記第２積層部の前記第１中間配線とは反対側の第２端部に直接または間接に接続された第２ビット配線と、
前記第１中間配線及び前記第２中間配線に直接または間接に接続された第３ビット配線と、
前記第３積層部の前記第２中間配線とは反対側の第３端部に直接または間接に接続された第４ビット配線と、
前記第４積層部の前記第２中間配線とは反対側の第４端部に直接または間接に接続された第５ビット配線と、
前記第１ビット配線と前記第１端部との間に配置された第１選択トランジスタと、
前記第１中間配線と前記第３ビット配線との間に接続された第２選択トランジスタと、
前記第４ビット配線と前記第３端部との間に配置された第３選択トランジスタと、
前記第２中間配線と前記第３ビット配線との間に接続された第４選択トランジスタと、
前記第１選択トランジスタのゲートと、前記第３選択トランジスタのゲートと、に直接または間接に接続された第１ワード配線と、
前記第２選択トランジスタのゲートと、前記第４選択トランジスタのゲートと、に直接または間接に接続された第２ワード配線と、
前記第１〜第５ビット配線に接続され、前記第２強磁性層の磁化の向きに応じた前記第３強磁性層の前記発振の周波数の変化を検出することで前記第２強磁性層の前記磁化の向きを読み出す、または、前記第６強磁性層の磁化の向きに応じた前記第７強磁性層の前記発振の周波数の変化を検出することで前記第６強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【公開番号】特開２０１３−６９８２１（Ｐ２０１３−６９８２１Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０６６６７（Ｐ２０１１−２０６６６７）
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２１日（２０１１．９．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]