【課題】ＭＴＪ素子内における層間の短絡を抑制し、かつ、ＭＴＪ素子を構成する磁性層の劣化を抑制した半導体記憶装置およびその製造方法を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板を備える。磁気トンネル接合素子は、２つの磁性層と該２つの磁性層間に設けられたトンネル絶縁膜とを含み、半導体基板の上方に設けられている。側壁膜は、磁気トンネル接合素子の側面の上部に設けられている。フェンス層は、導電性材料を含み、側壁膜の側面および磁気トンネル接合素子の側面の下部に設けられている。フェンス層の頂点は、側壁膜の頂点よりも低く、かつ、トンネル絶縁膜よりも高い位置にある。 （もっと読む）

【課題】磁気記憶素子を構成する層を、周辺回路部内で有効に活用する。
【解決手段】実施形態によれば、半導体磁気記憶装置は、セルトランジスタを含むセル部と、周辺トランジスタを含む周辺回路部とが形成された半導体基板を備える。さらに、前記装置は、前記セル部内に配置され、下部電極と、前記下部電極上に形成された電極間層と、前記電極間層上に形成された上部電極とを含む磁気記憶素子を備える。さらに、前記装置は、前記周辺回路部内に配置され、前記下部電極を形成している第１の層と、前記電極間層を形成している第２の層と、前記上部電極を形成している第３の層とを含む構造体を備える。さらに、前記装置は、前記第１の層に電気的に接続された第１及び第２のプラグを備える。さらに、前記第１の層は、前記第１のプラグと前記第２のプラグを電気的に接続する配線として機能する。 （もっと読む）

【課題】４個のトランジスタと２個のＭＴＪ素子からなり、電源を印加しないでも不揮発性メモリとして動作するＳＲＡＭからなる半導体記憶装置を提供する。
【解決手段】第１及び第２のインバータ２，４と第１及び第２の転送用ＭＯＳＦＥＴ３，５とを含むメモリセル１からなるＳＲＡＭにおいて、第１及び第２のインバータ２，４はスピン注入型のＭＴＪ素子６，８と駆動用ＭＯＳＦＥＴ７，９とからなり、これらのインバータ２，４からフリップフロップ回路が構成され、第１及び第２のインバータ２，４の出力端子は、それぞれ第１及び第２の転送用ＭＯＳＦＥＴ３，５を介してビットライン及びビットラインバーに接続され、第１及び第２の転送用ＭＯＳＦＥＴ３，５のゲートは、同一のワードラインに接続される。従来のＳＲＡＭに比較してメモリセルの面積が小さく、高速で低消費電力の不揮発性メモリが得られる。 （もっと読む）

【課題】磁壁移動型ＭＲＡＭのメモリセルの面積を低減する。
【解決手段】メモリセル２００−１が、固定層１１と磁気記録層２１とリファレンス層４１とトンネルバリア膜３１とＭＯＳトランジスタ５１とを備えており、メモリセル２００−２が、固定層１３と磁気記録層２２とリファレンス層４２とトンネルバリア膜３２とＭＯＳトランジスタ５２とを備えている。固定層１１、１３は、第１方向に固定された磁化を有している。第１方向と反対の第２方向に固定された磁化を有する固定層１２が磁気記録層２１、２２に接合されている。固定層１２と共通ビット線ＣＢＬとが、それらの間の電気的接続が分離不能であるように接続される。 （もっと読む）

【課題】磁気トンネル接合素子を用いた構造において、製造工程の簡素化を達成することができる記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、第１信号線と、第２信号線と、トランジスタと、記憶領域と、導通領域と、を備える。トランジスタは、第１信号線と、第２信号線と、のあいだを流れる第１方向の電流及びこれと反対の第２方向の電流の導通を制御する。記憶領域は、第１信号線と、トランジスタの一方端と、のあいだに接続され、第１の平行閾値以上の電流が第１方向に流れると磁化の向きが平行になり、第１の反平行閾値以上の電流が第２方向に流れると磁化の向きが反平行になる第１磁気トンネル接合素子を有する。導通領域は、第２信号線と、トランジスタの他方端と、のあいだに接続される。 （もっと読む）

【課題】多値化にあたり素子構造及び製造工程の簡素化を達成する。
【解決手段】記憶装置は、第１信号線、第２信号線、トランジスタ、第１記憶領域、第２記憶領域、を備える。トランジスタは、第１、第２信号線間を流れる第１方向及びこれと反対の第２方向の電流の導通を制御する。第１記憶領域は、第１信号線とトランジスタの一方端とのあいだに接続される。第１記憶領域は、第１の平行閾値以上の電流が第１方向に流れると磁化の向きが平行になり、第１の反平行閾値以上の電流が第２方向に流れると反平行になる第１磁気トンネル接合素子を有する。第２記憶領域は、第２信号線とトランジスタの他方端とのあいだに接続される。第２記憶領域は、第１の平行閾値よりも大きな第２の平行閾値以上の電流が第２方向に流れると平行になり、第１の反平行閾値よりも大きな第２の反平行閾値以上の電流が第１方向に流れると反平行になる第２磁気トンネル接合素子を有する。 （もっと読む）

【課題】界面磁化膜を固定磁化層及び自由磁化層として有するＭＴＪを積層し、エッチング工程のダメージのない所期の多値化を確実に実現することのできる信頼性の高い磁気抵抗素子及び磁気記憶装置を提供する。
【解決手段】多値メモリ１０Ａは、ＭＴＪ１０ａと、ＭＴＪ１０ａの上方に設けられたＭＴＪ１０ｂと、ＭＴＪ１０ａ，１０ｂ間に設けられた接続層１３とを含み、ＭＴＪ１０ａ，１０ｂは、夫々、Ｔａからなる挿入層１ａ，１ｂと、挿入層１ａ，１ｂ上で当該挿入層１ａ，１ｂに接し、主面に垂直方向の磁気異方性を有する下部磁化層２ａ，２ｂと、主面に垂直方向の磁気異方性を有する上部磁化層４ａ，４ｂと、下部磁化層２ａ，２ｂと上部磁化層４ａ，４ｂとの間に設けられたトンネルバリア層３ａ，３ｂとを有しており、上部磁化層２ａ，２ｂ及び下部磁化層４ａ，４ｂは、一方が固定磁化層であり、他方が自由磁化層である． （もっと読む）

【課題】記憶素子の加工が容易であり、かつ、記憶素子が安定した特性を有するメモリを提供する。
【解決手段】本実施形態によるメモリは、半導体基板を備える。複数のアクティブエリア列は、半導体基板上に設けられ第１の方向に配列された複数のアクティブエリアをそれぞれが含む複数のアクティブエリア列であり、第１の方向に対して直交する第２の方向に隣接するアクティブエリアは互いに半ピッチずつずれて配置されている。複数のセルトランジスタは、アクティブエリアのそれぞれに対応して設けられている。複数の記憶素子は、複数のセルトランジスタの一端に電気的に接続されている。上部電極は、複数のアクティブエリア列のうち第２の方向に隣接する第１および第２のアクティブエリア列に対応する複数の記憶素子に交互に接続されている。ビット線は、第１および第２のアクティブエリア列に含まれる複数のセルトランジスタの他端に電気的に接続されている。 （もっと読む）

【課題】磁気トンネル接合素子のＭＲ比を向上させることが可能なスパッタリングターゲット、及びそれを用いた磁気メモリの製造方法を提供する。
【解決手段】ＭｇＯを主成分とし、厚さが３ｍｍ以下であるターゲット本体１０を備えることを特徴とするスパッタリングターゲット、及びそれを用いた、ＭＲ比を向上させることができる磁気メモリの製造方法である。 （もっと読む）

【課題】小さいバンドギャップを持つ障壁膜を岩塩構造の（００１）方向に高配向させて、低抵抗かつ高効率なスピン注入素子を提供する。
【解決手段】下地膜３００、非磁性シード膜３１０、強磁性膜３０５、障壁膜３０７、強磁性膜３０８、保護膜３０９を積層してトンネル磁気抵抗効果素子１を形成する。非磁性シード膜３１０として、格子定数が強磁性膜３０５の格子定数の√２倍よりも小さい面心立方格子の物質を用いる。 （もっと読む）

【課題】より容易な方法で集積度を向上させた情報格納装置を提供する。
【解決手段】本発明の情報格納装置は、基板と、基板上のゲートライン構造体を含むトランジスターと、少なくとも一部が基板内に埋め込まれてトランジスターの活性領域を定義する導電性分離パターン（ｃｏｎｄｕｃｔｉｖｅ ｉｓｏｌａｔｉｏｎ ｐａｔｔｅｒｎｓ）と、を有し、導電性分離パターンは、互いに電気的に連結される。 （もっと読む）

【課題】記録層に作用する参照層からの漏洩磁界を低減しつつ、トンネルバリア層の絶縁不良を低減する。
【解決手段】実施形態による磁気ランダムアクセスメモリは、膜面に垂直方向の磁気異方性を有し、磁化方向が可変である記録層１８と、膜面に垂直方向の磁気異方性を有し、磁化方向が不変である参照層１６と、記録層及び参照層間に設けられた第１の非磁性層１５と、をそれぞれ具備する複数の磁気抵抗素子１０を備え、記録層は、複数の磁気抵抗素子毎に物理的に分離され、参照層及び第１の非磁性層は、複数の磁気抵抗素子を跨いで連続的に延在する。 （もっと読む）

【課題】チップ面積の縮小を図る。
【解決手段】磁気ランダムアクセスメモリは、メモリセル部の素子領域１０ａ上に形成された第１の拡散層１７ａと、第１の拡散層に接続された第１のコンタクトＣＢ１と、第１のコンタクト上に形成された第１の下部電極層２１ａと、第１の下部電極層上に形成された第１の抵抗変化層２２ａ及び第１の上部電極層２３ａと、周辺回路部において互いに異なる素子領域に形成された第２乃至第４の拡散層１７ｄ、１７ｅと、第２乃至第４の拡散層に接続された第２乃至第４のコンタクトＣＳ１、ＣＳ２と、第１の下部電極層、第１の抵抗変化層、第１の上部電極層と同じ高さに形成された第２の下部電極層２１ｂ、第２の抵抗変化層２２ｂ、第２の上部電極層２３ｂとを具備する。第２の下部電極層は、第２及び第３のコンタクトを接続する第１のローカル配線Ｌ１として機能する。 （もっと読む）

【課題】磁壁移動型ＭＲＡＭのメモリセルの面積を小さくする。
【解決手段】磁気ランダムアクセスメモリが、メモリセルＣ１〜Ｃ３が形成されたメモリセルライン１と、書き込みビット線１２−１〜１２−４とを具備する。メモリセルライン１は、磁気記録層４と、磁化固定層３−１〜３−４と、リファレンス層６−１〜６−３と、スペーサ層５−１〜５−３と、ｎＭＯＳトランジスタ２−１〜２−４とを備えている。スペーサ層５−ｉとリファレンス層６−ｉとは、磁化固定層３−ｉと磁化固定層３−（ｉ＋１）の間に位置している。磁化固定層３−１、３−３と、磁化固定層３−２、３−４は、互いに逆の方向に固定された磁化を有している。リファレンス層６−１〜６−３も、固定された磁化を有している。ｎＭＯＳトランジスタ２−ｉは、書き込みビット線１２−ｉと磁化固定層３−ｉの間に設けられている。 （もっと読む）

【課題】磁気トンネリング接合装置を具備する半導体メモリ装置、メモリ、メモリシステム及び電子装置が提供される。
【解決手段】磁気トンネリング接合装置が提供される。この装置は磁性膜を含む第１構造体と、少なくとも２つの外因性垂直磁化構造体を含み、前記外因性垂直磁化構造体の各々は磁性膜及び前記磁性膜上の垂直磁化誘導膜を含む、第２構造体と、前記第１及び第２構造体の間のトンネルバリアと、を包含できる。前記第２構造体は追加的な外因性垂直磁化構造体をさらに含み、その各々が磁性膜及び前記磁性膜上の垂直磁化誘導膜を含んでもよい。 （もっと読む）

【課題】選択されない磁気抵抗素子の磁化状態が誤って書き換えられる現象の発生が確実に抑制される半導体装置の制御方法を提供する。
【解決手段】当該制御方法は、半導体基板と、半導体基板の主表面上に位置する、固定層ＭＰＬと、トンネル絶縁層と、磁化容易軸を有する自由層ＭＦＬとを含む磁気抵抗素子と、磁気抵抗素子に隣接する第１の配線とを備える半導体装置における磁化状態を書き換える制御方法である。上記制御方法は以下の工程を備えている。まず上記自由層ＭＦＬの磁化状態を変更する前の初期磁化状態が判定される。上記判定する工程において、自由層ＭＦＬの磁化状態を変更する必要があると判定された場合に、第１の配線にパルス電流が流される。上記パルス電流により、自由層ＭＦＬの磁化容易軸と交差する方向に発生するパルス磁場を磁気抵抗素子に印加することにより自由層ＭＦＬの磁化状態が変更される。 （もっと読む）

【課題】書込電流と熱安定性をバランスさせた記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層とを有する。そして記憶層、絶縁層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さくなっている。 （もっと読む）

【課題】従来のＭＲＡＭセルに比べて向上された切替効率とより低い電力消費と切替磁場の改善された分散を呈するＭＲＡＭセルを提供する。
【解決手段】磁気トンネル接合２が、第１強磁性層２１、所定の高温閾値の下で第２強磁性層２３の異方性軸６０に合わせて指向され得る第２磁化方向２３１を呈する第２強磁性層２３、及びトンネル障壁２２から構成される。第１電流ライン４が、第１方向７０に沿って延在し且つ前記磁気トンネル接合２とやりとりし、この第１電流ライン４は、界磁電流４１の通電時に前記第２磁化方向２３１を指向させるための磁場４２を提供するために形成されている。前記磁場４２の少なくとも或る成分が、この磁場４２の供給時に前記異方性軸６０に対してほぼ垂直にあるように、ＭＲＡＭセル１が、前記第１電流ライン４に関連して形成されている。 （もっと読む）

【課題】磁気ランダムアクセスメモリの読み出しマージンを増大させる。
【解決手段】メモリセル２００は、磁気記録層２と、磁気記録層２に接合された固定層１１、１２と、磁気記録層２に対向するように設けられたリファレンス層４１、４２と、リファレンス層４１、４２と磁気記録層２との間にそれぞれに挿入されたトンネルバリア膜３１、３２とを備えている。固定層１１、１２は、互いに逆の方向に固定された磁化を有している。リファレンス層４１、４２とトンネルバリア膜３１、３２とは、固定層１１、１２の間の位置に設けられている。リファレンス層４１、４２は、互いに逆の方向に固定された磁化を有している。 （もっと読む）

【課題】高集積化に適した不揮発性半導体記憶装置を提供する。
【解決手段】実施形態に係わる不揮発性半導体記憶装置は、第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３を有する。第１乃至第３のフィン型積層構造Ｆｉｎ１〜Ｆｉｎ３は、第１の方向に積み重ねられる第１及び第２の半導体層Ｓｍ１，Ｓｍ２を備える。第１及び第２のアシストゲート電極ＡＧ１，ＡＧ２は、第３の方向に並んで配置され、第３のフィン型積層構造Ｆｉｎ３の第１の方向にある表面上で互いに分断される。第１のアシストゲートトランジスタＡＧＴ１は、第１及び第３のフィン型積層構造Ｆｉｎ１，Ｆｉｎ３内に形成され、第２のアシストゲートトランジスタＡＧＴ２は、第２及び第３のフィン型積層構造Ｆｉｎ２，Ｆｉｎ３内に形成される。 （もっと読む）