【課題】高速な読み出し動作に適しながらメモリセルの面積を低減することができる磁壁移動型の磁気ランダムアクセスメモリを提供する。
【解決手段】メモリセル１０が、磁気記録層２と、固定層１１、１２と、磁気記録層２に対向するように設けられたリファレンス層４１、４２、４３と、トンネルバリア膜３１、３２、３３とを備えている。固定層１１は上方向に固定された磁化を有し、固定層１２は、下方向に固定された磁化を有している。リファレンス層４１、４２、４３は、上方向に固定された磁化を有している。リファレンス層４１、４２、４３及びトンネルバリア膜３１、３２、３３は、固定層１１、１２の間の位置に設けられている。 （もっと読む）

【課題】方法及びシステムは磁気デバイスにおいて使用可能な磁気接合を提供する。
【解決手段】磁気接合は、ピンド層と、非磁性スペーサ層と、自由層とを含む。非磁性スペーサ層はピンド層と自由層との間に存在する。磁気接合は、書き込み電流がその磁気接合に流された際に自由層が複数の安定磁気状態の間でスイッチング可能であるように構成される。自由層及びピンド層のうち少なくとも一方は少なくとも一つの半金属を含む。 （もっと読む）

【課題】微細化されても、ＭＴＪ素子がコンタクトプラグ内のシームまたはボイドの影響を受けることなく、ＭＴＪ素子の特性の劣化を抑制した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板を備える。複数のセルトランジスタは、半導体基板上に設けられている。コンタクトプラグは、隣接するセルトランジスタ間に埋め込まれ、該隣接するセルトランジスタ間にある拡散層に電気的に接続されている。層間絶縁膜は、複数のコンタクトプラグ間を埋め込む。記憶素子は、コンタクトプラグの上方に設けられておらず、層間絶縁膜の上方に設けられている。側壁膜は、記憶素子の側面の少なくとも一部を被覆し、半導体基板の表面上方から見たときに、コンタクトプラグに重複するように設けられている。下部電極は、記憶素子の底面と層間絶縁膜との間、および、側壁膜とコンタクトプラグとの間に設けられ、記憶素子とコンタクトプラグとを電気的に接続する。 （もっと読む）

【課題】ＣＣＰ−ＣＰＰ素子のＭＲ変化率を向上させる。
【解決手段】磁化が実質的に一方向に固着された磁化固着層と、前記磁化固着層と対向するようにして形成され、磁化が外部磁界に対して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に位置し、絶縁層、及びこの絶縁層を層方向に電流を通過させる導電体とを有する電流狭窄層を含むスペーサ層と具える磁気抵抗効果素子において、前記磁化固着層の層中、前記磁化自由層の層中、前記磁化固着層及び前記スペーサ層の界面、並びに前記磁化自由層及び前記スペーサ層の界面の少なくとも一か所に、Ｓｉ、Ｍｇ、Ｂ、Ａｌを含む機能層を設ける。 （もっと読む）

【課題】難エッチング材料を、高速、高精度及び低ダメージでエッチングする。
【解決手段】実施形態に係わるエッチング装置は、上面側に披処理基板１９が搭載されるステージ１１と、ステージ１１の上面側を覆うチャンバー１２と、ステージ１１の下面側に付加され、開口部を有する下部電極１３ａと、チャンバー１２内にエッチングガスを供給するガス供給部１４と、下部電極１３ａに高周波を印加することにより、チャンバー１２内のエッチングガスをプラズマ化する高周波電源部１７と、下部電極１３ａの開口部を介して被処理基板１９にマイクロ波を印加することにより、披処理基板１９の温度を最適範囲内に設定するマイクロ波発生部１５と、ガス供給部１４、高周波電源部１７及びマイクロ波発生部１５を制御する制御部１８とを備える。 （もっと読む）

【課題】素子特性の劣化なしにリデポ現象による電気的ショートを防止する。
【解決手段】実施形態に係わる磁気抵抗効果素子は、磁化方向が可変の記憶層１１と、記憶層１１上のトンネルバリア層１２と、トンネルバリア層１２上の磁化方向が不変の参照層１３と、参照層１３上のハードマスク層１４と、参照層１３及びハードマスク層１４の側壁上の側壁スペーサ層１７とを備える。記憶層１１及び参照層１３は、垂直磁化を有し、参照層１３の平面サイズは、記憶層１１の平面サイズよりも小さい。記憶層１１及び参照層１３のサイズ差は、２ｎｍ以下であり、側壁スペーサ層１７は、ダイアモンド、ＤＬＣ、ＢＮ、ＳｉＣ、Ｂ_４Ｃ、Ａｌ_２Ｏ_３及びＡｌＮのうちの１つを備える。 （もっと読む）

【課題】ＴＡＴの短縮及び製造コストの低下を図る。
【解決手段】実施形態に係わる半導体装置の製造方法は、下地層上にピラーを形成する工程と、ＧＣＩＢ法を用いて、下地層上に、ピラーを覆い、かつ、上面の最も低い部分がピラーの上面よりも下にある絶縁層を形成する工程と、ＣＭＰ法を用いて、絶縁層及びピラーを、絶縁層の上面の最も低い部分まで研磨する工程とを備える。 （もっと読む）

【課題】高熱安定性を有する高速超低消費電力不揮発性メモリを提供する。
【解決手段】不揮発性磁気メモリに、高い熱安定性をもつ自由層を適用した高出力なトンネル磁気抵抗効果素子を装備し、スピントランスファートルクによる書込み方式を適用する。トンネル磁気抵抗効果素子１は、ＣｏとＦｅとＢを含有する体心立方構造の第一の強磁性膜３０６と第二の強磁性膜３０８と第一の非磁性膜３０７で構成される自由層を持ち、自由層に（１００）配向した岩塩構造のＭｇＯ絶縁膜３０５を介して固定層３０２１を積層した構造を有する。 （もっと読む）

【課題】低電流で記憶層の磁化を反転させることができるスピン注入書き込み方式の磁気抵抗素子を提供する。
【解決手段】膜面に垂直方向の磁化容易軸を有し、磁化方向が可変の記憶層３と、膜面に垂直方向の磁化容易軸を有し、磁化方向が不変の固定層２と、記憶層３と固定層２との間に設けられた非磁性層４と、記憶層３の、非磁性層４が配置された面と反対の面側に配置された配線層１０を有する。記憶層３は、磁性材料３１、３３と非磁性材料３２、３４とが交互に積層された構造を有する。非磁性材料３２、３４がＴａ、Ｗ、Ｎｂ、Ｍｏ、Ｚｒ、Ｈｆの少なくとも１つの元素を含む。磁性材料３１、３３はＣｏとＦｅを含む。磁性材料のうちの１つは非磁性層４と接し、非磁性材料のうちの１つは配線層と接している。 （もっと読む）

【課題】熱的に安定であると共に、磁気抵抗比の低下が抑制できるスピン注入書き込み方式の磁気抵抗素子を提供する。
【解決手段】固定層２は、非磁性層４に接するように設けられた第１磁性材料膜２ａと、第１磁性材料膜２ａに接するように設けられた非磁性材料膜２ｂと、非磁性材料膜２ｂに接するように設けられた第２磁性材料膜２ｃと、第２磁性材料膜２ｃに接するように設けられた第３磁性材料膜２ｄとが積層された構造を備える。第２磁性材料膜２ｃは第１磁性材料膜２ａよりも高いＣｏ濃度を有する。固定層２と記憶層３との間に非磁性層４を介して電流を流すことにより、記憶層３の磁化の向きを可変する。 （もっと読む）

【課題】磁気抵抗素子の微細化に伴って増大する漏洩磁界をキャンセルする。
【解決手段】実施形態に係わる磁気抵抗素子は、垂直及び可変の磁化を持つ記憶層２と、垂直及び不変の磁化を持つ参照層４と、垂直、不変及び参照層３の磁化に対して逆向きの磁化を持つシフト調整層６と、記憶層２及び参照層４間の第１の非磁性層３と、参照層４及びシフト調整層６間の第２の非磁性層５とを備える。参照層４の反転磁界は、記憶層２の反転磁界と同じ又はそれよりも小さく、参照層４の磁気緩和定数は、記憶層２の磁気緩和定数よりも大きい。 （もっと読む）

【課題】ソース及びドレインにハーフメタルを用いたトランジスタを提供する。
【解決手段】一方のスピンに対し金属的スピンバンド構造を、他方のスピンに対し半導体的スピンバンド構造をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、注入されたスピン偏極した伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、強磁性ソースと強磁性ドレインとの間に設けられた半導体層と、強磁性ソースと半導体層との間及び強磁性ドレインと半導体層との間に設けられた金属層と、半導体層に対して形成されるゲート電極と、ソース及びドレインに対して形成された非磁性コンタクトと、を有し、金属層は、半導体層との界面において、ショットキー接合を形成し、非磁性コンタクトのフェルミエネルギーは、それぞれ強磁性ソース及び強磁性ドレインの半導体的スピンバンドのバンドギャップ中を横切るトランジスタ。 （もっと読む）

【課題】記憶層にかかる参照層からの漏れ磁場をキャンセルするシフト調整層の膜厚を低減することできる磁気抵抗素子を提供する。
【解決手段】磁化の向きが一方向に固定された参照層３と、磁化の向きが可変である記憶層２と、参照層３と記憶層２との間に設けられた非磁性層４と、参照層３の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する上部シフト層６と、記憶層２の、非磁性層４が配置された面と反対の面側に配置され、参照層３が有する磁化の向きと反平行な磁化の向きを有する下部シフト層８と、参照層３と上部シフト層６との間に配置された非磁性層５と、記憶層２と下部シフト層８との間に配置された非磁性層７とを備える。下部シフト層８の膜厚は、上部シフト層６の膜厚より薄い。 （もっと読む）

【課題】配線基板に半導体素子を形成する場合において、配線基板の製造工程数を少なくする。
【解決手段】コア層２００の一面上には、第１配線２３２が設けられている。第１配線２３２上、及びその周囲に位置するコア層２００の一面上には、半導体層２３６が形成されている。第１配線２３２及び半導体層２３６は、半導体素子を形成している。本実施形態において半導体素子は、第１配線２３２をゲート電極としたトランジスタ２３０であり、半導体層２３６と第１配線２３２の間に、ゲート絶縁膜２３４を有している。 （もっと読む）

【課題】微細化に伴って増大する固定層からの漏れ磁場を低減でき、記憶層における磁化の平行と反平行の２つの状態を安定に存在できるようにした磁気抵抗素子を提供する。
【解決手段】磁気抵抗素子１は、固定層２、記憶層３、及び非磁性層４を備える。固定層２は、非磁性層４に接する第１強磁性材料３１、第２強磁性材料３２、第１強磁性材料３１と第２強磁性材料３２との間に設けられた第１非磁性材料３３を有する。第１強磁性材料３１は、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのうちの少なくとも１つの元素と、Ｃｏとを含む。 （もっと読む）

【課題】高速かつ消費電力が極めて小さい不揮発性メモリを提供する。
【解決手段】不揮発性磁気メモリに、高出力なトンネル磁気抵抗効果素子を装備し、スピントランスファートルクによる書込み方式を適用する。トンネル磁気抵抗効果素子１は、ＣｏとＦｅとＢを含有する体心立方構造の強磁性膜３０４と、（１００）配向した岩塩構造のＭｇＯ絶縁膜３０５と、強磁性膜３０６とを積層した構造を有する。 （もっと読む）

【課題】抵抗変化メモリの製造プロセスにおけるＰＥＰ数を削減する。
【解決手段】実施形態に係わる抵抗変化メモリは、第１の方向及びこれに直交する第２の方向にそれぞれ交互に配置される複数の抵抗変化素子ＭＴＪ及び複数のビアＶ０と、複数の抵抗変化素子ＭＴＪの側壁上に配置される複数の側壁絶縁層ＰＬとを備える。複数の抵抗変化素子ＭＴＪは、一定ピッチで格子状に配置され、複数の側壁絶縁層ＰＬの側壁に垂直な方向の厚さは、複数の側壁絶縁層ＰＬが互いに部分的に接触し、複数の側壁絶縁層ＰＬ間に複数のホールが形成される値に設定される。複数のビアＶ０は、これら複数のホール内に配置される。 （もっと読む）

【課題】書き込み電流を低減させたまま、リテンション、特に固定磁化層の大きなリテンションを十分に確保することができ、熱的に安定な動作を可能とする信頼性の高い磁気抵抗素子を実現する。
【解決手段】ＭＴＪ１０は、下部磁性層１と上部磁性層３とでトンネルバリア層２を挟持し、上部磁性層３上にキャップ層４が形成されてなり、下部磁性層１は、トンネルバリア層２と接するＣｏＦｅＢからなる第１自由層１ａと、第１自由層１ａに接するＴａからなる挿入層１ｂと、挿入層１ｂに接するＲｕからなるスペーサ層１ｃと、スペーサ層１ｃに接するＣｏＰｔからなる第２自由層１ｄとを有して構成される。 （もっと読む）

【課題】磁気記録素子のＭＲ比の向上を図る。
【解決手段】実施形態に係わる磁気記録素子は、磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層１１と、磁化が膜面に垂直となる方向に固定される磁気固着層１２と、磁気記録層１１と磁気固着層１２との間の非磁性バリア層１３と、磁気記録層１１と非磁性バリア層１３との間の挿入層１４とを備える。挿入層１４は、軟磁性材料、ホイスラー合金、ハーフメタル酸化物、及び、ハーフメタル窒化物のうちの１つを含む。 （もっと読む）

【課題】参照セルにおける誤書き込みの発生を抑制し、より高精度にデータを読み出すことが可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置１００の参照セルは、第３のビット線ＢＬ３に一端が接続され且つ第２のワード線ＲＷＬにゲートが接続された第３の選択トランジスタＴｒ３と、第３の選択トランジスタの他端に一端が接続され且つ第３の電圧端子Ｇ３に他端が接続された第３の抵抗変化素子Ｒ３とを有する第３のメモリセルＭ３と、第４のビット線ＢＬ４に一端が接続された第４の抵抗変化素子Ｒ４と、第４の抵抗変化素子の他端と第４の電圧端子Ｇ４との間に接続され且つ第２のワード線ＲＷＬにゲートが接続された第４の選択トランジスタＴｒ４とを有する第４のメモリセルＭ４から構成される。さらに第３のビット線ＢＬ３と前記第４のビット線ＢＬ４との間に接続され、読み出し動作時に電位とを等価にするための第１の電位制御回路Ｔｉ１を備える。 （もっと読む）